KR20030045954A - 터보 디코딩 방법 및 이를 위한 장치 - Google Patents

Abstract

본 발명은 이동통신 시스템에 관한 것으로, 특히 효율적인 터보 디코딩 방법 및 이를 위한 장치에 관한 것이다. 이와 같은 본 발명에 따른 터보 디코더는 수신되어 디인터리빙된 비트 스트림을 원래의 코드워드들로 복원하여 주소별로 저장하는 버퍼; 상기 한 주소에 저장된 코드워드 단위를 읽어와서 디코딩을 수행하는 터보 디코더를 포함하여 구성된다.

Description

터보 디코딩 방법 및 이를 위한 장치{turbo decoding method and Apparatus for the same}

본 발명은 이동통신 시스템에 관한 것으로, 특히 효율적인 터보 디코딩 방법 및 이를 위한 장치에 관한 것이다.

일반적으로 차세대 이동통신 시스템은 수 Mpbs까지의 고속 데이터 전송을 지원할 수 있어야 한다. 데이터 통신은 음성 통신과는 달리 10^-5~10^-6정도의 아주 낮은 패킷 에러 확률을 요구하기 때문에, 고속 데이터 통신에서, 종래 사용되던 컨벌루셔널 코딩(Convolutional Coding) 방법으로는 한계에 부딪칠 수밖에 없다.

그러나, 최근에 급속도로 널리 알려진 터보 코딩(turbo coding) 방법을 사용하면 열악한 이동통신 환경 하에서도 상기에서 요구하는 정도의 아주 낮은 패킷 에러 확률을 유지할 수 있기 때문에 터보 코딩 방법은 최근 이동통신 시스템에 대한 표준으로 널리 채택되고 있다.

터보 디코더의 구조에 따르면, 입력되는 코드워드들이 두 개의 컨벌루셔널 디코더들을 교대로 통과하므로 상기 터보 디코더의 구성은 복잡도 측면에서, 한번에 코드워드 단위로 디코딩하는 것에 비해 상당히 단순화된다.

그러나, 전술한 바와 같이, 상기 입력되는 코드워드들이 반복적으로(iterative1y) 상기 두 개의 컨벌루셔널 디코더들을 통과하기 위해서는상기 두 개의 컨벌루션 디코더들의 출력들이 "0" 또는 "1"과 같은 경판정(hard decision)한 값들이 아니라 "0" 이거나 "1" 일 확률의 비에 해당하는 연판정(soft decision)한 값이어야 한다.

상기 연판정값을 얻기 위해서 정보 비트의 사후(A Posteriori) 확률 값을 계산하고, 상기 사후 확률 값이 최대가 되도록 상기 정보 비트를 디코딩 하는 최대 사후(Maximum A Posteriori;이하 MAP) 디코딩 기법이 제안되었다.

도 1은 종래 기술에 따른 터보 디코더의 구조를 나타낸 도면이다.

도 1을 참조하면, 상기 MAP 알고리즘을 이용한 두 개의 구성 MAP 디코더들(101,102)과, 터보 인터리버(103)와, 터보 디인터리버(104)와, 판정기(105)로 구성된다.

상기 구성 MAP 디코더(101)는 시스테메틱 비트들, 제1 패리티 비트들과, 외부 정보 비트들을 이용하여 1차로 디코딩 한다. 상기 외부 정보 비트들은 상기 제2 구성 MAP 디코더(102)의 출력 비트이다.

상기 1차 디코딩 비트들(제2 구성 MAP 디코더 입장에서 외부 정보 비트들이 된다)은 터보 인터리버(103)에 의해 인터리빙되어 상기 제2 구성 MAP 디코더(102)에 입력된다.

상기 제2 구성 MAP 디코더(102)는 상기 1차 디코딩 비트들과, 제2 패리티 비트들과, 테일 비트들을 이용하여 2차로 디코딩한다.

여기서, 상기 시스테메틱 비트들은 정보 비트들이고, 상기 제1, 제2 패리티 비트들은 송신단에서의 부호화 과정에서 오류 정정을 위해 두 개의 구성 MAP 인코더에서 각각 부가된 리던던시 비트들이다. 또한, 상기 테일 비트는 트렐리스 종단(Trellis Termination)을 위해 추가로 부가되는 비트들이다.

그리고, N번째 반복된 디코딩에서 상기 판정기(107)는 상기 터보 인터리버(103)의 출력 신호와, 상기 터보 디인터리버(104)의 출력 신호를 판정기(105)가 경판정하여 디코딩 비트를 추출한다.

도 2는 종래 기술에 따른 블록 디인터리빙 및 터보 디코딩 과정을 위한 상세 구성을 나타낸 도면이다.

도 2를 참조하면, 디인터리버(201)와, 심볼 생성 블록(202)과, 터보 디코더(203)와, 제어기(204)로 구성된다.

도 3은 도 2에 도시된 디인터리버의 메모리 포맷을 나타낸 도면이다.

먼저, 수신된 신호는 디인터리버(201)에 의해 디인터리빙되어 디인터리버 메모리에 저장된다. 도 3에 도시된 바와 같이, 한 심볼이 5비트이고, 네 개의 심볼들을 한 주소에 저장할 수 있는 상기의 디인터리버 메모리에서는 펑처링된 하나의 코드워드를 예를 들어, x5~x8(x7은 펑처링 비트)은 두 클락에 걸쳐 읽어올 수 있도록 되어 있다.

즉, 상기 심볼 생성 블록(202)은 상기 디인터리버(201)의 출력 심볼을 입력으로 하여 터보 디코더(203)의 입력 심볼을 생성하게 되는데, 상기의 디인터리버 메모리의 데이터 포맷 때문에, 심볼 생성 블록(202)은 한 클락에 상기 디인터리버 메모리로부터 하나의 코드워드 단위를 읽어올 수 없다. 참고적으로, x는 시스테메틱 비트(systematic bit)와, y0와, y1은 제1, 제2 패리티 비트(parity bit)이고,xx는 테일 비트일 경우, 2번째 시스테메틱 비트를 나타낸다.

따라서, 상기 터보 디코더(203)는 디코딩을 수행하기 위해 한 클락 이상 동안에 걸쳐, 상기 심볼 생성 블록(202)으로부터 시스테메틱 비트와, 제1, 제2 패리티 비트, 0(송신단에서 펑처링된 비트)을 포함하거나, 제1, 제2 시스테메틱 비트, 제1, 제2 패리티 비트(테일 비트인 경우)를 포함하는 코드워드 단위로 심볼들을 읽어와서 디코딩을 수행해야 한다.

상기에서 펑처링된 하나의 코드워드(x5,x6,x8)는 다른 메모리 번지에 저장되어 있어 한 클락에 읽을 수 없게 되므로, 디코딩 시간이 길어지게 된다.

따라서, 본 발명은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 디코딩 시간을 줄이기 위한 터보 디코딩 방법 및 이를 위한 장치를 제공하기 위한 것이다.

이상과 같은 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 수신되어 디인터리빙된 비트 스트림을 원래의 코드워드들로 복원하여 주소별로 저장하는 버퍼; 상기 한 주소에 저장된 코드워드 단위를 읽어와서 디코딩을 수행하는 터보 디코더를 포함하여 구성된다.

바람직하게, 상기 버퍼는 4배의 깊이(depth)를 가지고 코드워드들을 저장하고, 여기서 L은 터보 디코더의 프로세싱 단위시간 L 인 것을 특징으로 한다.

바람직하게 상기 한 주소에 저장된 코드워드들을 하나의 기준 클럭당 하나의 코드워드를 출력하는 제어 수단을 더 포함하여 구성된다.

이상과 같은 목적을 달성하기 위한 본 발명의 다른 특징에 따르면, 수신되어 디인터리빙된 비트 스트림을 원래의 코드워드 단위로 복원하여 한 주소에 저장하는 단계; 상기 한 주소에 저장된 코드워드 단위를 읽어와서 터보 디코딩을 수행하는 단계를 포함하여 이루어진다.

바람직하게, 상기 한 주소에 저장된 코드워드를 하나의 기준 클럭당 하나의 코드워드를 출력하는 단계를 더 포함하여 이루어진다.

도 1은 종래 기술에 따른 터보 디코더의 구조를 나타낸 도면.

도 2는 종래 기술에 따른 블록 디인터리빙 및 터보 디코딩 과정을 위한 상세 구성을 나타낸 도면.

도 3은 도 2에 도시된 디인터리버의 메모리 포맷을 나타낸 도면.

도 4는 본 발명에 이용되는 MAP 디코더의 상세 구성을 나타낸 도면.

도 5는 도 4에 도시된 MAP 디코더의 상세 구성에 따른 슬라이딩 윈도우 기법을 도시한 타이밍도.

도 6은 본 발명에 따른 블록 디인터리빙 및 터보 디코딩 과정을 위한 상세 구성을 나타낸 도면.

도 7은 도 6에 도시된 터보 입력 버퍼의 데이터 포맷을 나타낸 도면.

*도면의 주요 부분에 대한 부호의 설명*

301 : 디인터리버

302 : 터보 입력 버퍼

303 : 심볼 생성 블록

304 : 터보 디코더

305 : 제어기

이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.

도 4는 본 발명에 이용되는 MAP 디코더의 상세 구성을 나타낸 도면이다.

도 5는 도 4에 도시된 MAP 디코더의 상세 구성에 따른 슬라이딩 윈도우 기법을 도시한 타이밍도이다.

상기 MAP 디코더는 순방향 프로세서(106), 제1 역방향 프로세서(107)와, 제2 역방향 프로세서(108)와, 이들(106,107,108) 출력을 이용하여 듀얼 맥시마를 수행하는 듀얼 맥시마 프로세서(109)로 구성된다. 상기 구성에 따른 각 프로세서의 동작은 도 5에 타이밍도를 참조하여 이하에서 보다 상세하게 설명하기로 한다.

도 5에서 x축은 시간의 흐름을 나타내며, 상기 각 프로세서(106,107,108)가 시간의 흐름에 따라 어느 심볼을 처리하는가를 나타낸 것이다. 순방향 프로세서(106)의 심볼의 번호는 증가하며, 역방향 프로세서(107,108)의 심볼 번호는 감소한다. 그리고, 파선 구간에서 역방향 프로세서(107,108)는'학습(learning)' 중임을 나타낸다. 그리고, 곡선의 화살표는 MAP 디코더의 비트 결정에 필요한 순방향 재귀 값과, 역방향 재귀 값들의 상관관계를 보이고 있다.

즉, 상기 순방향 프로세서(106)의 처리 시간은 순방향 재귀 상태 메트릭을 계산하는 시간이고, 상기 제1, 제2 역방향 프로세서(107,108)의 처리 시간은 각각 제1 역방향 재귀 상태 메트릭과, 제2 역방향 재귀 상태 메트릭을 계산하는 시간이다. 상기 제1, 제2 역방향 재귀 값은 2L만큼씩 계산하여 마지막 L 부분만 교대로 듀얼 맥시마 프로세서(109)의 입력이 된다.

역방향 프로세서 두 개를 사용하여 하나의 역방향 프로세서(107)가 "학습(learning)"을 하는 동안, 다른 역방향 프로세서(108)가 MAP 디코더의 비트 결정에 필요한 역방향 재귀 값들을 계산한다.

즉, 하나의 MAP 디코딩이 시작되면 제1 역방향 프로세서(107)가 2L부터 (1L+1)까지 "학습" 과정을 수행한다. 이 학습 과정 동안 제2 역방향 프로세서(108)는 정지 상태로 있다. 여기서 L은 슬라이딩 윈도우 길이 즉, 터보 디코더에 포함된 각 프로세서의 프로세싱 단위 시간을 나타낸다.

이후에 제1 역방향 프로세서(107)는 1L부터 1까지의 역방향 재귀 값을 계산하며, 이미 계산되어 저장된 1~1L까지의 순방향 재귀 값을 함께 사용하여 듀얼 맥시마 프로세서(109)는 1L부터 1까지의 듀얼 맥시마를 실행하여 연판정 값인 외부 정보를 생성하여 출력한다. 외부 정보 비트 결정 시간동안 제2 역방향 프로세서(108)는 3L부터 (2L+1)까지의 심볼을 이용하여 "학습"을 수행한다.

다음 구간에서는 제2 역방향 프로세서(108)가 2L부터 1L까지의 역방향 재귀값을 계산하며, 듀얼 맥시마 프로세서(109)는 2L부터 (1L+1)까지의 듀얼 맥시마를 실행하여 연판정 값인 외부 정보를 생성하여 출력한다. 이 외부 정보 비트의 생성 시간동안 제1 역방향 프로세서는 4L부터 3L까지의 심볼을 이용하여 "학습"을 수행한다.

상기 듀얼 맥시마 프로세서(108)의 출력인 외부 정보 출력은 제1, 제2 역방향 재귀 값과 같은 인덱스를 가지며, L 단위로 생성되고, 각각의 L 단위에서는 정보 비트들의 역순으로 발생된다.

또한, 상기 3개의 순방향 및 역방향 재귀 값들은 해당 재귀 값에 필요한 심볼들을 블록 인터리버로부터 입력받게 되고, 재귀 값의 한 스텝(3L 길이)을 계산하기 위해서는 해당 디코더의 코드워드를 이루는 심볼들이 모두 필요하다.

예를 들어, 송신단에서 코드 레이트가 1/4일 경우, 제1 인코더와, 제2 인코더로부터 각 3개의 심볼들이 펑처링 및 연접(concatenation)되어 4개의 심볼들이 새로운 코드워드를 생성하고, 테일 비트인 경우는 제1 인코더와, 제2 인코더로부터 교대로 4 심볼들이 출력되어 새로운 코드워드를 생성한다. 그러므로, 수신단에서 상기의 순방향 프로세서(106), 제1,제2 역방향 프로세서(107,108) 각각의 재귀 값은 최대 4개의 심볼로 구성된 코드워드를 입력으로 하여 한 스텝(3L 길이) 계산을 행할 수 있다.

도 6은 본 발명에 따른 블록 디인터리빙 및 터보 디코딩 과정을 위한 상세 구성을 나타낸 도면이다.

도 7은 도 6에 도시된 터보 입력 버퍼의 데이터 포맷을 나타낸 도면이다.

도 6을 참조하면, 디인터리버(301)와, 터보 입력 버퍼(302)와, 심볼 생성 블록(303)과, 터보 디코더(304)와, 제어기(305)로 구성된다.

먼저, 수신된 신호는 디인터리버(301)에 의해 디인터리빙되어 디인터리버 메모리(미도시)에 저장된다. 도 3에 도시된 바와 같이, 상기 디인터리버 메모리는 네 개의 심볼들을 한 주소에 저장할 수 있는 데이터 포맷을 갖는다.

터보 디코딩의 디코딩 시간을 단축시키기 위하여, 상기 터보 입력 버퍼(302)는 상기 디인터리버 메모리로부터, 송신단에서 하나의 코드워드로부터 펑처링된 심볼들을 읽어와, 펑처링 비트는 0으로 패딩하여, 원래의 코드워드를 한 주소의 메모리에 저장한다. 상기 터보 입력 버퍼(302)는 CDMA 2000 시스템인 경우는 코드 레이트가 최대 1/4이므로, 4 개의 심볼을 한 주소에 저장하고, 저장 단위(depth)는 슬라이딩 윈도 사이즈 L의 4배인 4L을 갖는다.

상기 제어기(305)는 한 주소에 저장된 코드워드들을 하나의 기준 클럭당 하나의 코드워드를 출력하도록 상기 디인터리버(301) 및 터보 입력 버퍼(302)를 제어한다.

도 5에 도시된 바와 같이, MAP 디코더는 상기 각 프로세서의 프로세싱 단위시간 L 구간 동안에, 연속적인 3L 개의 터보 코드워드를 필요로 하게 된다. 그러므로, 상기 터보 입력 버퍼(302)는 3L의 저장 단위와 더불어 다음 L 구간의 연산을 위하여, 미리 디인터리버 메모리로부터 L 개의 터보 코드워드를 저장해야 한다. 즉, 터보 입력 버퍼(302)는 (3L+L)의 저장 깊이를 가지고 있어야 한다.

예를 들어, 도 5에서 처리 시간 (L+1)~2L 사이에는 순방향 재귀 값이(L+1)~2L 구간 동안 구해지고, 제1 역방향 재귀 값은 L~1에서, 제2 역방향 재귀 값은 3L~(2L+1)의 구간에서 구해지므로, 이 구간의 터보 코드워드가 필요하게 된다. 총 1~3L의 연속적인 3L 구간의 터보 코드워드가 필요하게 된다. 그리고, 다음 구간의 연산을 위하여 (3L+1)~4L의 터보 코드워드를 미리 디인터리버 메모리에서 읽어와서 저장해야 한다. 그리고, 다음 (2L+1)~3L 구간에서는 순방향 재귀 값이 구해지고, 제2 역방향 재귀 값은 각각 (2L+1)~L과, 4L~(3L+1), 2L~(L+1)의 터보 코드워드가 필요하게 된다. 이 구간에서는 1~L의 터보 코드워드가 필요 없으므로, 터보 입력 버퍼의 이 영역을 다음 구간(4L+1~5L)에 필요한 터보 코드워드를 미리 메모리로부터 읽어와서 저장한다.

이와 같이, 매 L 구간 실행함으로 터보 입력 버퍼는 총 4L 개의 터보 코드워드를 저장할 수 있는 4L의 저장 깊이(depth)를 가지고 있어야 한다.

도 7은 상기 기술한 예인 코드 레이트가 1/4 이고, 심볼 펑처링 패턴이 '1101-1101-1010'인 경우에 터보 입력 버퍼에 저장되는 심볼 포맷을 나타내고 있다.

도 3과 같은 데이터 포맷을 갖는 디인터리버 메모리로부터 연속적으로 2개(8심볼)의 데이터를 읽어와서 도 7과 같은 포맷으로 3번 기록 동작이 발생하여 터보 입력 버퍼에 저장된다. 이렇게 하면, MAP 디코더는 매 클락마다 각 재귀에 필요한 터보 코드워드를 읽어와서 디코딩을 수행할 수 있고, 3 클락(총 3개의 재귀에 터보 코드워드가 읽어오는 시간)마다 듀얼 맥시마를 수행하여 연판정 값인 외부 출력을 생성할 수 있다. 즉 도 3의 처리 시간 1은 3 클락으로 이루어질 수 있다.

그리고, 디코딩 처음 시점에서는 디인터리버로부터 2L 개의 터보 코드워드를 터보 입력 버퍼에 저장시키고, 그 후 디코딩이 수행된다.

이상의 설명에서와 같이 본 발명은 터보 디코더에서 학습 기간의 4배의 저장 단위(4L)를 갖는 터보 입력 버퍼를 사용하여 MAP 디코더의 입력 신호인 터보 코드워드를 매 클락 발생시키므로, 총 3개의 재귀에 필요한 터보 코드워드를 3 클락 동안 발생시켜 3 클락당 외부 출력 정보를 생성시켜 터보 디코딩 시간을 단축시킬 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.

Claims (5)

1. 수신되어 디인터리빙된 비트 스트림을 원래의 코드워드들로 복원하여 주소별로 저장하는 버퍼;

   상기 한 주소에 저장된 코드워드 단위를 읽어와서 디코딩을 수행하는 터보 디코더를 포함하여 구성되는 것을 특징으로 하는 터보 디코딩 장치.
2. 제 1 항에 있어서,

   상기 버퍼는 4배의 깊이(depth)를 가지고 코드워드들을 저장하고, 여기서 L은 터보 디코더의 프로세싱 단위시간 L 인 것을 특징으로 하는 터보 디코딩 장치.
3. 제 1 항에 있어서, 상기 한 주소에 저장된 코드워드들을 하나의 기준 클럭당 하나의 코드워드를 출력하는 제어 수단을 더 포함하여 구성되는 것을 특징으로 하는 터보 디코딩 장치.
4. 수신되어 디인터리빙된 비트 스트림을 원래의 코드워드 단위로 복원하여 한 주소에 저장하는 단계;

   상기 한 주소에 저장된 코드워드 단위를 읽어와서 터보 디코딩을 수행하는 단계를 포함하여 이루어지는 것을 특징으로 하는 터보 디코딩 방법.
5. 제 4 항에 있어서,

   상기 한 주소에 저장된 코드워드를 하나의 기준 클럭당 하나의 코드워드를 출력하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 터보 디코딩 방법.