CN102396158A - 一种lte中并行turbo译码的方法及装置 - Google Patents
一种lte中并行turbo译码的方法及装置 Download PDFInfo
- Publication number
- CN102396158A CN102396158A CN2009801587138A CN200980158713A CN102396158A CN 102396158 A CN102396158 A CN 102396158A CN 2009801587138 A CN2009801587138 A CN 2009801587138A CN 200980158713 A CN200980158713 A CN 200980158713A CN 102396158 A CN102396158 A CN 102396158A
- Authority
- CN
- China
- Prior art keywords
- chu
- sheep
- information
- deposit
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/45—Soft decoding, i.e. using symbol reliability information
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3972—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using sliding window techniques or parallel windows
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6525—3GPP LTE including E-UTRA
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6561—Parallelized implementations
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
一种LTE中并行Turbo译码的方法及装置,能够缩短译码延时,提高译码峰值数据速率。方法包括:保存输入的校验软比特和待译码帧,在保存待译码帧时,将待译码帧分块,分别保存每个分块作为系统软比特;对一个待译码帧的若干个分块同时进行一次分量译码,在一次分量译码的过程中,按照滑窗算法将每个分块分成若干滑窗,根据系统软比特、校验软比特和先验信息进行以下参数的计算:分支度量值γ、前向状态向量α、后向状态向量β、LLR、先验信息,保存先验信息待下一次分量译码时使用,进行若干次分量译码后完成一次译码过程,对LLR进行硬判决,判断硬判决结果满足迭代截止条件,则输出译码结果,否则继续进行下一次迭代译码过程。
Description
T 中 T bo 的方法及裝置
木領域
本 涉及 、 理及集成 領域,特別涉及 T ( GPP長期 ) 統中 T bo 的 方法和硬件 裝置。
背景 木
T bo 型的 ,其 ,其 著特 是在 性高 道中, 的 比特性能十分接近 。
統的T bo BCJR算法 (或 算法) , 了減少 , 工程 上普遍 og- 算法, 它是 ( ob北 y, 最大 概率)算法的 。 1所示 T bo 的原理 。 T bo的 由 (S ) 和 2 組成, 器中 使用的 相同。 分量 R (R C 反 統 , 因 1 中的 、 R ) 最佳 , 戶生 于信息 序列 中每 比特的似然比信息, 將其中的"新信息" 2,
2將此信息作力先 信息, 分量 R 2 ( 1中的 、 R 2) 最佳 ,戶生 于 的信息序列中每 比特的似然比信息, 然 將其中的 "外信息" , 行下 次 。
多次 , 2的外信息 于穩定, 似然比漸近 逼近于 的最大似然 , 然 此似然比 判決, 即可得到信息序列 的 每 比特的最佳 序列 , 即最終的 比特。 og- 算法可以用以下 公式表示 用符 分別代表 的 然 , 則有
下面 公式,
C化 十
e +cp) m "他
其中 力前向 向量, 向 向量, 力分支度量 。
于是, 度量 特
九 S ax k+\L k Xk k Sk )}
. S S )
將 上 , 即可 相 的 似然比 下 ) ma "
X
) 0他 S )+p . S+)+ . S S+) ma "
X 他 S )
S S ) 1 +g . S )+「 . S S+ 其中 些 下
表示k 比特 k 2 。
S 是指 忖刻的寄存器 。 前 是S , 比特 , 寄存器 特移至S 。 k是指4k的先 概率, 力 統 比特, 比特, 力 統 比特, 比特, AWG 。
先 信息, m. .) 前向 向量, ) 向 向量, )力分支度量 。 由于 / 、 向 度量 等 理的存在, 于 og- AP算法 的 T bo 需要收到完整的 分組 才可以 行 次 , 和 深度和RSC 增 而增 , 而 並各 和 可支持的最大並各教 速率。 就 T 而言, 要求支持
1 bb/s以上的 速率, 的 速度提出了更高的要求, 果 T 沿用 3GPPRe 6 中的T bo 及其 算法,是 到上 速率要求的。 了滿足 要求, T 中的 T bo 必須
算法, 而 T 中 T bo 的 的 方法是特別 以支持
的。 內容
本 所要解決的 木 是提供 T 中 T bo 的方法及 裝置, 縮 , 提高 速率。
解決上 木 , 本 提供了 T 中 T bo 的 裝置, 包括 瑜 存儲 、 、 控制 和 , 其中
存儲 , 于根 控制 的控制完成以下操作 的 , 分別存儲各 作力 統 比特 存儲 的 比 特 接收 存儲 羊 出的先 信息 在 次分量 的 中,
羊 所需要的先驗信息、 統 比特和 比特
, 于 介 的若干 同 行 次分量 , 在 次分量 的 中, 按照 算法將 分成若干 , 統 比特、 比特和先 信息 以下 的 分支度量 Y 、 前向 向量 向 向量 、 似然比 R、 先 信息, 先 信息至 存儲 行保存, 若干次分量 完成 次 , 將 似然比 R 送至
控制 , 于控制及 各 的操作, 戶生 分量 、 的控制 , 戶生 存儲 控制 、 控制 , 以及 的反 存儲 和
或停止
, 于 似然比 R 判決, 判決結果是 否滿足 截止 , 向控制 反 , 在 結果滿足截止 將 結果作力 結果 。
步 , 存儲 包括 存儲器控制器羊 、 先 信息存儲 器羊 、 統 比特存儲器羊元和 比特存儲器羊 , 其中
存儲器控制器羊 于戶生各存儲器的 控制 , 控制
比特存儲器羊 于存儲 的 比特, 包括第 比 特存儲器、 第二 比特存儲器和第 多 , 第 比特存 儲器 第 比特至第 多 的 , 第二 比特 存儲器 第二 比特至第 多 的另 , 第 多
的控制 連接至控制 第 多 控制 的控制 控制 第 次分量 和第二次分量 分別 第 比特、 第二 比特作力 包括 統 比特存儲器、 第 器和第二多 , 統 比特 存儲器有 , 直接至第二多 的 , 另 第 第二多 的另 , 第二多 的控制 連接至控制 第二多 器用于 根 控制 的控制 在第 次分量 向 統 比特, 在第二次分量 向 的 統 比特
先 信息存儲器羊 于分別存儲 次分量 的結果, 包括第 先 信息存儲器、 第二先 信息存儲器、 第 器和第三多 , 第 先 信息存儲器 出的第 先 信息 到第三多 的 第二先 信息存儲器 第二先 信息到第三多 的 另 第三多 的控制 連接至控制 第三多
于根 控制 的控制 向 第二先 信息和 的 第 先 信息。
步 , 統 比特存儲器、 第 比特存儲器、 第二 比特存儲器分別由可 , 的多 的小存儲器組成, 各 小存儲器 地址 第 先 信息存儲器和第二先 信息存儲
分別由可 的多 的小存儲器組成,各 小存儲器 地址 。 步 , 統 比特存儲器、 第 比特存儲器、 第二 比特存儲器、 第 先 信息存儲器和第二先 信息存儲器 支持支持 操作, 存儲器由 8 小存儲器組成, 小存儲器大小 1536 。
步 , 包括 羊 、 第 多 器和第 二 , 羊 接收 存儲 出的 若干次分量 、 , 完成 結果至第 多 的 , 第 多 的控制 連接至控制 , 第 多
控制 的控制 控制在第 次分量 第 先 信息至第 先臉信息存儲器, 在第二次分量 , 第二先 信息至第二 , 第二 將 的第二先 信息 路 至第二先 信息存儲器, 另 路 至 。
步 , 羊 包括若干 的 于完成 分量 的 A 羊 , A 羊 由 Y 羊 , 羊 , 存儲器, 第二Y 羊 , 羊 , 羊元組成, 其中
羊 行力 的分支度量 , 將 得到的 向 用分支度量 羊 第二Y 羊 行力以 的分支度量 , 將 得到的前向用分支度量 羊 羊 于 向 向量 存儲器用于存儲 得到的 O 羊 于 前向 向量 R 羊 于 似然比和先 信息。
步 , R 羊 包括 組 16 3 法器, 以及第 組8 m 羊 , 第二組4 m 羊 , 第三組2 m 羊 , 及 減法器 其中, 相 的 3 法器 組 法 , 共 8 和值分別至第 組m 羊 中的 8 m 羊 第 組m 羊 中, 相 的 m 羊 小組 m , 共 4 結果分別至第二組m 羊 中的 4 m 羊 第二組 m 羊 中, 相 m 羊 小組 m , 2 結果至減法器, 得到 似然比 R, 似然比、 本 的 統信息和先 信息得到新的先 信息。
步 , 包括 判決羊 、 截止 羊元和 存 儲器控制器羊 , 其中 判決羊 接收 出的先 信息, 將 其分別送 截止 羊元和 存儲器控制器羊 , 截止 羊 判決結果是否滿足截止 , 向控制 滿足 的反 或不滿足 的反 滿足截止 控制 向 存儲器控 制器羊 , 由 存儲器控制器羊元瑜 結果。
步 , 截止 羊 結果滿足下列任 , 則 滿足 截止 到 的 的
的 余 CRC 結果 。
解決上 , 本 近提供了 T 中 T「bO 的 方 法, 包括
保存 的 比特和 , 在保存 , 將
, 分別保存 作力 統 比特 介 的若干 同 行 次分量 , 在 次分量 的 中, 按照 算法將
分成若干 , 統 比特、 比特和先 信息 以下 的 分支度量 Y 、 前向 向量 向 向量 、 似然比 R 先 信息, 保存先 信息 下 次分量 使用, 若干次分量 完成 次 , 似然比 R 判決, 判決結果是否滿 足 截止 , 果是, 則 結果, 否則 行下 次
。
步 , 次 包含 次分量 , 在 次 中第 次 分量 統 比特、 上 次分量 得到的第二先 信息和第
比特 第二次分量 統 比特、 上 次分量 得到的第 先臉信息和第二 比特 在 的第 次 中的第 次分量 先 信息 0。
步 , 只要 結果滿足下列任 , 則 滿足 截止 , 截止 到 的 的 的 余 CRC 結果 。
步 , 長度 512 , 512< 1024 , 2 1024< 2048 , 4 2048< 6144 , 8。
步 , 在按照 算法 某 介 的 中, 將核分 分成若干 , 其中
在汁 第 介 窗的 向 向量 以 0
的 , 將 作力 , 依次得到 , 作力 第 介 窗的 在 最 介 窗的 向 向量 , 果核 所在的分 最 介 , 則以 0 得到 最 介滑窗的 果核 所在的分決不是最 介 , 則先以 0 的 , 再將 作力 得到 最 介 窗的 在 第 介 窗的前向 向量以 , 果核 所在的分 第 介 , 則以 0 得到 第 介 窗的以 果核 所在的分決不是第 介 , 則先以 (+
的以 , 再將 以 作力 得到 第 介 窗的以 在 最 介 窗的前向 向量以 , 以 0
的以 , 將 以 作力 ,依次得到 , 作力第 介 窗的以 其中, gL
步 , 32
步 , 在 前向 向量以的同 似然比
本 提出的 分段 og- AP算法 T bo 方 法以及硬件裝置 著提高 速率, 降低 , 以很少的硬件 資源消耗, 滿足 T 統 T bo 的吞 和 要求。 休 , 本 有以下
1、 大大減小羊 的 同, 即大幅提高 能力, 降 低
2、 減小 的存儲器消耗, 使 不 長度增 而不 膨脹
3、 于硬件 (比 FPGA A C) 高速T bo
4、 高吞 的T bo , 滿足 T 統性能要求
5、 綜合 硬件 、 理和流水域 等 木, 可分別 減少 硬件資源消耗, 縮 等有益效果。
T bo 原理
2 內 示意
3 T bo 硬件裝置示意
4 T bo 硬件裝置
5 羊元結
6 A 羊元結
7 T bo 特
8 R 羊 硬件
9 內 窗 示意
10 內 示意 。 本 的較佳 方式
算法是由 .Be ede o等 提出的 具有固定 的 算法, og- AP算法將 分力若干長度 的子 , 以子 羊 , 算法仍 og- AP算法, 不同 在 介子 尾部多 用以 向 度量 。 然而 和 表明, 直 接 1o9小山 算法的 T bo , 到 T 規定的 1 bbps 的 速率近有巨大的差距。
此本 提出 神通 分段 1og- AP 算法 T bo 的方法。
本 的 是 將 先 順序均分成 ( 可
1、 2、 4、 8), 在 同以及 內部分別 算法, , 且將 同的 內 , 將 內部的 內 。 由于 介 內的 同 內 , 而各 也在 內 , 因此可以大大縮 , 提高吞 。 其中 內 方法和普通 算法 似, 長度w + , 同
內 , 了 內 , 在 內 , 不 向 向量 內 ,近同 前向 向量 內 , 2所示。 其中, 向 向量 最 介窗的 以及前向 向量 第 介窗的 值通 內 得到。
本 的 裝置 3所示, 包括 瑜 存儲 、 、 控制 和 , 其中
存儲 , 于根 控制 的控制完成以下操作 的
, 分別存儲各 作力 統 比特 存儲 的 比特 接收 存儲 羊元瑜出的先 信息, 下 次分量 羊 在 次分量 的 中, 羊 所需要的先 信息、 統 比 特和 比特
, 于 介 的若干 同 行 次分量 , 在 次分量 的 中, 按照 算法將 分成若干 ,
比特、 比特和先 信息 以下 的 分支度量 Y 、 前 向 向量 向 向量 、 似然比 R、 先 信息, 先 信 息至 存儲 行保存, 若干次分量 完成 次 , 將 似然比 R 送至 例 次 包含 以上分量 , 則 可分 完成至少 次分量 。 其中, 次 中的第 次分量 存儲 的 統 比特、 第二先 信息 (即上 次 中最 次分量 的結果)和第 比特 第二次分量 存儲 的 統 比特、 第 先 信息 (即第 次分量 也就是上 次分量 的結果)和第二 比特
控制 , 于控制及 各 同的操作, 戶生 分量
、 的控制 , 戶生 存儲 控制 、 控制 , 以及 的反 存儲 和 或停止 , 于 似然比 判決, 判決結果是否滿 足 截止 , 向控制 反 , 在 結果滿足截止 將 結果作力 結果 。
下面具休 本 提出的 于 分段 og- AP算法 的T bo 裝置。
存儲
存儲 包括 存儲器控制器羊 、 先 信息存儲器羊 、 統 比特存儲器羊元和 比特存儲器羊 , 其中
先 信息存儲器羊 于分別存儲 次分量 的結果, 3所示, 步包括先 信息存儲器1、先 信息存儲器2、 1和多 3, 先 信息存儲器 1瑜出的第 先 信息 到多
3的 先 信息存儲器2瑜 第二先 信息到多 3的另 多 3的控制 連接至控制 。 先 信息存儲器 1用 于存儲第 次分量 的分量 結果 第 先 信息, 以及在第 二次分量 C2 的第 先 信息 先 信息存儲器2用 于存儲第二次分量 C2的分量 結果 第二先 信息, 以及在第 次分量 第二先 信息 (即上 次分量 的結果) 多 3, 于根 控制 的控制 向 第二先 信息 (在第 次分量 )和 的第 先 信息 (在第二次分 量 C2 ) 。
統 比特存儲器羊 于存儲 的 分割 的各 , 3所示, 步包括 統 比特存儲器、 1和多 2, 統 比特存儲器有 , 直接至多 2的 , 另 多 2的另
, 多 2的控制 連接至控制 。 統 比特存儲器用于存 儲 分割 的各 , 力 統 比特 多
2, 于根 控制 的控制 在第 次分量 向
統 比特, 在第二次分量 C2 向 的 統 比特。 統 比特存儲器羊 中的 了先 信息存儲羊 中的 , 然, 在其他 中, 也可以另 3 。
比特存儲器羊 于存儲 的 比特, 3所示, 步包括 比特存儲器1、 比特存儲器2和多 1,
比特存儲器 1瑜 第 比特至多 1的 , 比 特存儲器2瑜 第二 比特至多 1的另 , 多
1 的控制 連接至控制 。 比特存儲器 1 用于存儲 存儲器 控制器羊元瑜 的第 比特 比特存儲器 2用于存儲 存儲器控制器羊元瑜 的第二 比特。 多 1 控制 的控 制 控制第 次分量 C 和第二次分量 C2 分別 第 比特、 第二 比特作力 。
存儲器控制器羊 , 控制 的控制 , 戶生各存儲器的 控制 , 控制 的分 將 ( ) 存 儲至 統 比特存儲器羊 。
上 統 比特存儲器、 比特存儲器 1、 比特存儲器 2的 方法相同。 了配合本 分段 og- AP算法的 要求, 將 3 存儲器 成分別由 8 可以 , 的 的小存儲器組成, 8 存儲器 地址 , 依次 , 8 小 存儲器地址 。 8 小存儲器組合成 1 大的存儲器, 即 統 比特 或者 比特存儲器1, 或者 比特存儲器2。 了提高 的 吞 , 近可將存儲器 操作的存儲器, 即將 小存儲器的容量 支持 操作需要的大小, T 中最大 長度 6144, 平均分成8 , 大小 768, 小存儲器保存 1 大小 768的 , 了支持 操作, 將 小存儲器 7682即 1536 市大小, 存儲
的寬度由 的 統 比特或 比特 或先 信息 的 決 定。 統 比特存儲器時, 由控制 的長度決定將 的 等分, 不同的 長度可 1、 2、 4或 8。 由 存儲器控制器羊 將 分別 統 比特存儲器的 小存儲器 中, 存儲器中保存相同大小的等分 的數 。
先 信息存儲器 1和先 信息存儲器2的 上述 存儲器 似, 存儲器都由 8 小存儲器組成, 支持 操作, 小存儲器的大小 7682即 1536 , 存儲器的寬度等于先 信息 。 但 在于 先 信息存儲器 1和先 信息存儲器2支持8 的 , 組成先 信息存儲器的 8 小存儲器 和地址 , 能信 也 。
統 比特存儲器的 控制規則 時, 組成 統 比特存儲器 的 8 小存儲器共享地址和數 , 各 小存儲器依次 , 使能信 依次生成, 即 等分 , 先 第 介小存儲器, 將第 小 第 介小存儲器, 第二 小存儲器, 第二小 , 依次 , 直到 。 地址 的生成分基地址 ( 于 存 儲器和 存儲器)和偏移地址 ( 于定位 或 存儲器內部 ) , 地址 基地址 偏移地址 依次 的小存儲器的 偏移地址 增 , 地址0 1 小存儲器的0地址 , 到 小存儲器的最 1 地址截止。 基地址生成 操作 操作 能信 由控 制 , 存儲器控制器羊 操作 能信 生成 存儲器 的基地址, 操作時基地址 0, 操作時基地址 768。 , 控制 的生成需要 前 的執行 決定, 在 第 次 分量 的 (即通常所說的 ) , 地址 直接地址 (即不需要 ) 在 第二次分量 C2的
(即通常所說的 A 2 ) , 地址力交 的地址。 活的小存儲 器 , 各 小存儲器 能信 相同, 地址和數 , 直接地 址生成 , 基地址 操作控制 決定, 操作時基地址 0, 操 作時基地址 768,偏移地址各介子存儲器相同, 0 - (
長度, 等分 ) , 地址 基地址 偏移地址。 直接地 址送 , 戶生交 的地址。
比特存儲器 1和 比特存儲器2昌 操作和 統 比特存儲 器相同, 但 取時都是按照直接地址 。 在 第 次分量 C
, 使 比特存儲器 1迸行教 的 , 在 第二次分量 C2 , 使 比特存儲器2迸行教 的 。
存儲器控制器羊 近 責生成先 信息存儲器 1、 2 的 控制 。 先驗信息存儲器 1的 第 次分量 C 出的結果, 按照直接地址 , 活的 算子羊 生成的 先 信息 分別 相 的先 信息存儲器1的小存儲器。先 信息存儲器1的 取時, 地址力交 地址, 即 先 信息存儲器 1 的數 第二次分量
C2 A 2 。 操作和 統 比特存儲器相同。 先 信息存儲 器2的 第二次分量 C2 出的結果, 時, 地址力 交 地址,即 , 取時, 直接地址 , 第 次分量 C 。 操作和 統 比特存儲器相同。
控制
即 3 中的 控制器, 于戶生 的控制 , 控制 主要用于控制 執行的 ( 前、 向 向量
、 R 能信 等) 于生成 存儲器控制器羊 的控制 ( 操作控制等)和 存儲器控制器羊 的控制 分別送 存 儲 和 以及用于生成各多 的控制 近 于根
中 截止 羊 的反 生成 能信 , 是 算是否 的控制 , 是控制 生成其它上 控制 的 能信 。 收到 截止 羊 反 的 結果滿足截止 的反 , 控制 控制 結果, 向 存儲 、 停止 理的信 , T bo ,即 A
收到 截止 羊 反 的 結果不滿足截止 的反 , 控 制 控制 將赴理結果反 存儲 ,
。
器控制器的 和 的 相 , 不 控制羊 , 近控制多次 的 。
器控制器近 于生成 分段 控制 , 長度 , 生成 子羊 等。
e
包括 羊 、 多 4和 2, 其中 羊 接收 存儲 出的 (包括先 信息、 統 比特和 比特) , 次分量 、 , 完成
結果(包括第 先 信息和第二先 信息)至多 4的 。 多 4的控制 連接至控制 。 多 4 控制 的控制 控制第 次分量 C 和第二次分量 C2 分別 直 接 第 先 信息和 第二先 信息, 即在第 次分量 C 多 4 第 先 信息至先 信息存儲器 在第二次分量 C2 第二先 信息至交 2, 2將 的第二先 信息 路 至先 信息存儲器 2, 另 路 至 中的 判決羊 。
羊 1所示的第 分量 C 和第二分 C2的功能, 以 本 的 " 分段 og- A 算 法, 其中 C 和 C2 分量 同 套
羊 。 , 羊 的 力 統 比特、 第二先 信息、 第 比特, 結果 直接地址存 先 信息存儲器 1。 C2 , 羊 的 力交 的 統 比特、 的第 先 信息、 第二 比特, 結果 地址 先 信息存儲器2。 2 (即 C 和 C2 ) , 完成 T bo 。
下面 羊 的 和
羊 包含若干 的 A 羊 , A 羊 于完成分量 , 多 A 羊 可支持 。 例 包含8 羊 ( 5所示), 可以支持 最大力 8的情況下的 , 不力 8 , 則可以只 相座教目的 羊 。 活的若干 的 子 羊 相 的先 信息存儲器、 統 比特存儲器、 比特存儲 器上的若干 小存儲器。 取出的 送 子羊 。
6所示, A 羊 由 羊 1, 羊 , 存儲器, 羊 2, 羊 , R 羊元組成。 和 分別 前向 向量和 向 向量。 其中
羊 1 行力 的分支度量 得到的 向用分 支度量 羊 羊 2 行力 的分支度量 , 將 得到的前向用分支度量 羊 羊 于 向 向量 存儲器用于存儲 得到的 , 存儲器的深度等于 窗的長度 教 ,存儲器的 等于 結果的 , 存儲器的
RA 4組成, 存儲器由 8 小存儲器組成, 以支持8 量的 羊 于 前向 向量 R 羊 于 似然比和先 信息 (其中包括第 先 信息和第二先 信息)。 不 算法 , 保存 結果的存儲器大小和 的 大小相同, 大小增大而增大。 而 法的 可以控制 存儲器 的大小在 介期望的 量 內, 所需的存儲器只需要等于 中的 的長 度, 不 大小而 。
了 各,通 各共享。 于 介 A 羊 東 說, 需要 次分支度量 Y的 , 次是 的, 另 次是 力以 的, 因此在 同上將 , 6所示, 向 上可以看出, 的Y 羊 , 而力以 的Y
的 同 , 而 將 得到的 存儲 , 此同
得到第 介以后, 將以和 起 R 羊 , 似然比和先 信息的 。 在其他 中, 也可以先羊 似 , 再同 行力 的Y 和以 。
T bo 3 移位寄存器, 即 只有8 , 前和 各有8 , 而 特 是和 (可能力 0, 可能力 1)相 的, 不同 特 也不同, 即 7所示的特 , 2 , 則相 8 同就有 16 特 (特 分支), 但只 5 有4神分支度量 , 因此可以在 介 周期內 算出 4 分支 度量 , 分別 的 和 羊 。
7所示, 的 可 8 , 1 , 可 以在 介 周期內同 算出 的 8 。 同理, 的 也 此。
R 羊 的硬件 8所示, 包括 組16 3 法 器, 以及第 組 8 m 羊 , 第二組4 m 羊 , 第三組2 m 羊 , 及 減法器 其中, 相 的 3 法器 組 法 , 共 8 和值分別至第 組m 羊 中的 8 m 羊 第 組m 羊 中 的 m 羊 小組 m5 , 共 4 結果分別至第二組m 羊 中的4 m 羊 第二組m 羊 中, 相 m 羊 小組 m , 2 結果至減法器, 得到 似然比, 似然比減去本 的 統信息和先 信息得到新的先 信息。
og- A 算法的 公式, R 或者 近似0 。
e Cp) m "他
m "他 m )+ +c ) R 由下 得出 ) maX ) + S+)}
) 0
5 R 算在 前 窗的第 介 算出 即可 , 即比
延退 介 周期 。 由上面的公式可 R 下
第 組 Sk + 凡
} 和第 二組 {X + 凡 . }中的各8 、 和 的和,
, 即 8 16 3 法器 , 同 得出 各8 和 。
2)分別 的8 和 相 m ,也
, 即 需要4 m 羊 , 共 8 m 羊 。 步驟 得出 各4 結果。
3) 2 得出的 各4 結果再 組合 m ,則 各 得出 2介結果。 , 步驟需要 2 m 羊 , 共4 m 羊 。
4) 3 得出的 各2 結果 m ,得出 各1 。 , 需要 m 羊 , 共2套m 羊 。
5 上
) 4 得出的 組教 的值的 。 即得出最 的結果 。
其中步驟1到 5 流水域 , 步驟在 介 周期內 , 作力流水域 的 介 。 可保 R的羊 周期 。
e
包括 判決羊 、 截止 羊元和 存儲器控制器羊 , 判決羊 接收 出的第二先 信息, 將其分別送 截止 羊元和 存儲器控制器羊 , 截止 羊 判決結果是否滿 足截止 ,向控制 滿足 的反 或不滿足 的反
滿足截止 , 控制 向 存儲器控制器羊 , 由 羊元瑜 結果。
判決羊 第二次分量 C2 出的 R結果 , 大于 則判決 1, 否則 0。
截止 羊 每次 的 結果 , 只要滿 足下列 件 , 則 滿足截止 , 截止 到 的
的 的CRC( 余 ) 結果 。 T
特 , 由于 分割 的 都包含CRC 比特, 因此可以 的 的 CRC 決定是否截止, 果CRC 結果 , 則說明 結果已 , 可以截止。
了配合井 A 羊 , 截止 羊 也可 , CRC 截止 。
在上 T bo 器中 共3 用到 , 第 在第二次分量 C2 需要 統 比特, 第二 在第二次分量 C2 需要 第 先 信息, 第三 在第二次分量 C2
第二先 信息 到先 信息存儲器 2, 同 判決 判決 。 在硬件 , 第 和第二 的 可以 , 因 C2 統 比特存儲器和先 信息存儲器 1取教 地址完全 相同。
本 明中交 的 也配合井 羊 , 方法, 硬件上支持最多 8 , 控制器 得出的 ,
羊 , 同 得出 羊 需要的 。
本 提出的 T bo 的硬件裝置 上文 , 于本 提 出的 分段 og AP算法"和相 硬件裝置的T bo
下
保存 的 比特和 , 在保存 , 將
, 分別保存 作力 統 比特 介 的若干 同 行 次分量 , 在 次分量 的 中, 按照 算法將
分成若干 , 統 比特、 比特和先 信息 以下 的 分支度量 Y 、 前向 向量 向 向量 、 似然比 先 信息, 保存先 信息 下 次分量 使用, 若干次分量 完成 次 , 似然比 R 判決, 判決結果是否滿 足 截止 , 果是, 則 結果, 否則 行下 次
。
步 , 上 方法可包含以下步驟
1、 前 器工作 , 果 存儲器(包括 統 比特存儲器、 比特存儲器1、 2)可以接收新的 , 則 新 , 新 全 存儲器 相 有效 , 等待 。 支持 操作, 所以最多可以同 保存 不同 的
2、 前 羊 工作 , 果 且有待
有效, 則
3、 控制器 相 的 長度、 的 等 信息戶生 控制 , 相 的 A 羊元和相 的 存儲器 4、 第 次 中的第 次分量 C , 直接 先 信息 存儲器2、 統 比特存儲器, 比特存儲器1, 其中第 次 中 的第 次分量 第二先 信息 0,按照 A 羊 的工 作 A , 將得出的結果存 先 信息存儲器
5、 第 次 中的第二次分量 C2 , 統 比 特存儲器、 先 信息存儲器 1, 直接 比特存儲器2, 按照 A 羊 的工作 A ,將得出的結果 先 信息存儲器2, 將結果 判決
6、 判決 判決, 將結果 截止 羊
7、 截止 羊 結果 是否滿足截止 , 果是執行 步驟8, 否則, 第二次 , 4、 5步驟
只要滿足下列 件 , 則 滿足截止 , 截止 到 的 的 的CRC ( 余 ) 結果 。
8、 前 的 T bo , A 羊 力空 , 存儲器中是否有新 有效, 有則 新的 的 , 否則等 待。
休 , 因 T 中 ( )的長度 40 到 6144, 長度相差較大, 所以 的差別也很大, 于 長度較大的
的需求相比 長度較小的 更大。 所以在本 的 中充分考 慮了 不同 長度 不同的 策略, 即 長度
5 的大小。 例 長度 512 , 512 024 , 2 1024 2048 , 4 2048 6144 , 8, 其中 表示 長 度。
下面具休 本 方法中 分段 og- AP算法 T bo 的
表示窗的 , k表示 內 , k 是 + , 其 中1 , 表示 長度, 表示 理的分 , 表示 基本 , 所需的重疊 ( ve w do ) gL , 32, + 代表 介完整的 長度。 1) 第 介 長的 向 向量 。
5
1,先 初 , 果 等分 , 的長度 小于 的 + , 則 只包含 介 , 則 0, 依次逆 向 的 ,否則, 窗口長度等于 +
, 此 k + 完全未 , 等 于在k+1 , 可能 于在任何 神狀 , 所以, 把 . 。十。 0作力 的 。0 然 , , 由于 的置信 可能不移高, 不能用作
k (先 信息) 。 , 休 的置信 已 到較高水平, 可以用于 的 , 所以, 到 同 的所有 , 都可以 得。 + 園內 的 就是 向建立 , 是 內 法的 。 中只保存 長度部分的5 , 即 到 同 的所有 。 將 保存到 存儲器。
, 執行相同的 。
2) 第 介 長的前向 向量 和 似然比
第 介 ( 1) 的 , 果是 1 的第 介 , 則 0, k 到k 長度的%, 否則 ( 的第 介 , > )
其它 的 的第 介窗的%的 值不能 0, 即需要先 于 0 的 S , 可以 前 末尾 長度教 得 到, 把 0作力 %的 。 然 , %
, , 前 最 介 的 , 的置信 已 到較高水平,可以用于 下 0 的 5 , 是 內 法的 。 , 除了 不同, 執行相同的
。 在 前向 向量的同 似然比
3) 中同窗的 向 向量
中同窗的 向 向量 的 和第 介窗的算法相同, 先
, 即 + 園內 , 得出 + 的休 , 作力 長度 的 。然 到 同 的所有 的 ,保存 長度的 。 ,執行相同的 。 4) 中同窗的前向 向量 和 似然比
中同窗的前向 向量, 內 , 前 介窗的最 介 的 作力 前 Xk 的 , 即 - 窗的 ,作力
窗的 S 的 。依次 ,即k 到k 固內的%的 。 , 執行相同的 。
%的同步 似然比 R的 , , 執行 相同的 。
5) 最 介窗的 向 向量
最 1 窗的 向 向量 , 果是最 1 ( 第 決, 2 第二 , 4 第 , 8 8 ) , 則在 最 1 的最 介窗的 向 向量 , 0。 其它
的 的最 介窗的 方法力 值不能 0, 即需要先 于 的 , 可以 (
次 , 1 到 ) 長度數 得到, 把 S 0作力
到 )的 。 然 , ,
, 第 介 的 的置信 已 到較高水平,可以 用于 前 的 , 通 內 得到 前教 最 介窗的 的 , 然 ,依次得到 向 向量, 保存到相 存儲器中。
5 , 除了 , 執行相同的 。
6) 最 介窗的前向 向量 和 似然比
最 1 窗的前向 向量 比較 羊, 和中同窗的前向 向量 相同, 的最 介窗的前向 向量 , 執行相同的 。 同步 似然比 R的 。
10 上 步驟1)到6)的 , 完成了 的 次分量 的最 佳 , 得到下 次分量 所需的先 信息。 向 向量的 可
9 前向 向量的 1
了更清楚 本 提出的 T bo 的方法和硬件裝置的 15 原理, 下面結合 休的 說明。
下面以 T 中 長度分別 512和 1024的 的 程力 說明。
T bo 內部 存儲器 (包括 統 比特存儲器、 比特存儲器1、 2力空) 。 所以 存儲器和 存儲器都 力空, 則長度 20 512的 允許 , 長度512, , 則只 統 比特存儲器、 存儲器1、 2的 1 小存儲器, 即 全部 第 介小存儲器的 存儲器 同 (即基地址 0的 同 ) 。 完成 , 存儲器 有效, 且 核兵存儲器力不允許昌 , 等待 。 然 羊 力空 , 。 果此 第二
25 長度 1024的 到 , 此 存儲器的 , 因 存儲器力空, 允許昌 , 長度1024, 2, 統 比特存儲器、 比特存儲器1、 2的 1 和第2 小存儲器, 即 的前512
1 小存儲器的 存儲器 同 (即基地址 768的 同 ) , 的 512
2 小存儲器的 存儲器 同。 存儲器 有效, 且 核兵存儲器力不允許昌 , 等待 。
長度 512的 完成 存儲器有效 , 羊 力 空 的 , 羊 。 此 , 所以只 第 介 A 羊 。 按照 A 羊 工作
, 直到 到 的 或滿足截止 , 前 的 。
的 , 羊 力空 , 同 相 的 存儲器 允許昌 即 。
此 等待 中的第二 長度 1024的 , 因 存儲器 有 和 羊 同 滿足, 則 長度 1024的 的 , 功的同 更新 ( 長度, ) , 因 2, 所以 1 和第2 羊 , A 羊 存儲器、 先 信息存儲器 取教 A 。直到 到 的 或滿足截 止 , 前 的 。 的 ,
羊 力空 , 同 相 的 存儲器 允許昌 即 。
依此 , 果有新的 則 上面的 。 本
的長度 的大小, 相 的 羊元和相 的存 儲器 。同 A 羊 內部 充分 理和 流水域 木, 速 。 使得 可能的縮 , 而提高 的 吞 。
所以本 提出的 T bo 方法和相 的硬件裝置具有高 的 性能, 很好滿足 TE 統的低 高吞 的 理性能要求。
用性
本 分段 og- AP算法 T bo , 分段 og- AP算法是 1o9小 P算法和 算法的 和提高, 可以支持 , 而減少 , 增 速率, 通 和 , 分段 og- AP算法可以
以較小的 規模和存儲容量 換取 速率成倍提高, 特別 合于 FPGA/A C硬件 高速T「bO 碼器, 以滿足 T 統性能要求。
Claims (5)
- 要 求 1、 T 中 T bo 的 裝置, 包括 瑜 存儲 、 、 控制 和 , 其中存儲 , 于根 控制 的控制完成以下操作 的 , 分別存儲各 作力 統 比特 存儲 的 比 特 接收 存儲 羊元瑜出的先 信息 在 次分量 的 中,羊 所需要的先 信息、 統 比特和 比特, 于 介 的若干 同 行 次分量 , 在 次分量 的 中, 按照 算法將 分成若干 , 統 比特、 比特和先 信息 以下 的 分支度量 Y 、 前向 向量 向 向量 、 似然比 、 先 信息, 先 信息至 存儲 行保存, 若干次分量 完成 次 , 將 似然比 R 送至控制 , 于控制及 各 的操作, 戶生 分量 、 的控制 , 戶生 存儲 控制 、 控制 , 以及 的反 存儲 和或停止, 于 似然比 R 判決, 判決結果是 否滿足 截止 , 向控制 反 , 在 結果滿足截止 將 結果作力 結果 。 2、 要求1 的裝置,其中, 存儲 包括 存儲器控 制器羊 、 先 信息存儲器羊 、 統 比特存儲器羊元和 比特存儲 器羊 , 其中存儲器控制器羊 于戶生各存儲器的 控制 , 控制 比特存儲器羊 于存儲 的 比特, 包括第 比 特存儲器、 第二 比特存儲器和第 多 , 第 比特存 儲器 第 比特至第 多 的 , 第二 比特 存儲器 第二 比特至第 多 的另 , 第 多 的控制 連接至控制 第 多 控制 的控制 控制 第 次分量 和第二次分量 分別 第 比特、 第二 比特作力 包括 統 比特存儲器、 第 器和第二多 , 統 比特 存儲器有 , 直接至第二多 的 , 另 第 第二多 的另 , 第二多 的控制 連接至控制 第二多 器用于 根 控制 的控制 在第 次分量 向 統 比特, 在第二次分量 向 的 統 比特先 信息存儲器羊 于分別存儲 次分量 的結果, 包括第 先 信息存儲器、 第二先 信息存儲器、 第 器和第三多 , 第 先 信息存儲器 出的第 先 信息 到第三多的 第二先 信息存儲器 第二先 信息到第三多 的 另 第三多 的控制 連接至控制 第三多 器 用于根 控制 的控制 向 第二先 信息和 的 第 先 信息。
- 3、 要求2 的裝置, 其中,統 比特存儲器、 第 比特存儲器、 第二 比特存儲 器分別由可 , 的多 的小存儲器組成, 各 小存儲器 地址 第 先 信息存儲器和第二先 信息存儲器分別由可 的多 的小存儲器組成, 各 小存儲器 地址 。 4、 要求3 的裝置, 其中,統 比特存儲器、 第 比特存儲器、 第二 比特存儲 、 第 先 信息存儲器和第二先 信息存儲器 支持支持 操作, 存儲器由 8 小存儲器組成, 小存儲器大小 1536 。
- 5、 要求2 的裝置, 其中,包括 羊 、 第 多 器和第二 , 羊 接收 存儲 出的 若干次分量 、 , 完成 結果至第 多 的 , 第 多 的控制 連接至控制 , 第 多 控制 的控制 控制在第 次分量 第 先 信息至第 先 信息 , 在第二次分量 , 第二先 信息至第二 , 第二 將 的第二先 信息 路 至第二先 信息存儲器, 另 路 至 。 6、 要求5 的裝置, 其中,羊 包括若干 的 于完成 分量 的 羊 , 羊 由 Y 羊 , 羊 , 存 儲器, 第二Y 羊 , 羊 , 羊元組成, 其中第 羊 行力 的分支度量 , 將 得到的 向 用分支度量 羊 第二Y 羊 行力以 的分支度量 , 將 得到的前向用分支度量 羊 羊 于 向 向量 存儲器用于存儲 得到的 O 羊 于 前向 向量 R 羊 于 似然比和先 信息。 7、 要求6 的裝置, 其中,R 羊 包括 組16 3 法器,以及第 組8 m 羊 , 第二組4 m 羊 , 第三組2 m 羊 , 及 法器 其中, 相 的 3 法器 組 法 , 共 8 和 值分別至第 組m 羊 中的 8 m 羊 第 組m 羊 中, 相 的 m 羊 小組 m , 共 4 結果 分別至第二組m 羊 中的4 m 羊 第二組m 羊 中, 相 m 羊 小組 m , 2 結果至減法 , 得到 似然比 R, 似然比、 本 的 統信息和先 信息得到新的先 信息" 。
- 8、 要求1 的裝置, 其中,包括 判決羊 、 截止 羊元和 存儲器控制器 羊 , 其中 判決羊 接收 出的先 信息, 將其分別送 截止 羊元和 存儲器控制器羊 , 截止 羊 判 決結果是否滿足截止 , 向控制 滿足 的反 或不滿足 的反 滿足截止 , 控制 向 存儲器控制器羊 , 由 存儲器控制器羊元瑜 結果。 9、 要求8 的裝置, 其中,截止 羊 結果滿足下列任 , 則 滿足 截止 到 的 的 的 余 CRC 結果 。 10、 T 中 T bo 的 方法, 包括保存 的 比特和 , 在保存 , 將, 分別保存 作力 統 比特 介 的若干 同 行 次分量 , 在 次分量 的 中, 按照 算法將 分成若干 , 統 比特、 比特和先 信息 以下 的 分支度量 Y 、 前向 向量 向 向量 、 似然比 R 先 信息, 保存先 信息 下 次分量 使用, 若干次分量 完成 次 , 似然比 R 判決, 判決結果是否滿 足 截止 , 果是, 則 結果, 否則 行下 次。 11、 要求10所述的方法, 其中,次 包含 次分量 , 在 次 中第 次分量 統 比特、上 次分量 得到的第二先 信息和第 比特 第二次分量 統 比特、 上 次分量 得到的第 先 信息和第 二 比特 在 的第 次 中的第 次分量 先 信 息 0。 12、 要求10所述的方法, 其中,只要 結果滿足下列任 , 則 滿足 截止 , 截止 到 的 的 的 余 CRC 結果 。 13、 要求10 的方法, 其中,長度 512 , 512 1024 , 2 1024< 2048 , 4 2048< 6144 , 8。 14、 要求10 的方法, 其中,在按照 算法 某 介 的 中, 將核分 分成若干 , 其中在汁 第 介 窗的 向 向量 以 0的 , 將 作力 , 依次得到 , 作力 第 介 窗的在 最 介 窗的 向 向量 , 果核 所在的分 最 介 , 則以 0 得到 最 介 窗的 果核 所在的分決不是最 介 , 則先以 0的 , 再將 作力 得到 最 介 窗的 在 第 介 窗的前向 向量以 , 果核 所在的分 第 介 , 則以 0 得到 第 介 窗的以 果核 所在的分決不是第 介 , 則先以 的。 , 再將 以 作力 得到 第 介 窗的以在 最 介 窗的前向 向量以 , 以 0的以 , 將 以 作力 , 依次得到 以 , 作 力第 介 窗的以其中, gL a。 15、 要求14 的方法, 其中,
- 32 16、 要求10 的方法, 其中,
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2009/072339 WO2010145078A1 (zh) | 2009-06-18 | 2009-06-18 | 一种lte中并行turbo译码的方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102396158A true CN102396158A (zh) | 2012-03-28 |
Family
ID=43355683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009801587138A Pending CN102396158A (zh) | 2009-06-18 | 2009-06-18 | 一种lte中并行turbo译码的方法及装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20120106683A1 (zh) |
EP (1) | EP2429085B1 (zh) |
JP (1) | JP5479580B2 (zh) |
KR (1) | KR101225016B1 (zh) |
CN (1) | CN102396158A (zh) |
WO (1) | WO2010145078A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108702161A (zh) * | 2016-03-04 | 2018-10-23 | 华为技术有限公司 | 用于极化编码和解码的系统和方法 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9219956B2 (en) | 2008-12-23 | 2015-12-22 | Keyssa, Inc. | Contactless audio adapter, and methods |
US9960820B2 (en) | 2008-12-23 | 2018-05-01 | Keyssa, Inc. | Contactless data transfer systems and methods |
US9191263B2 (en) | 2008-12-23 | 2015-11-17 | Keyssa, Inc. | Contactless replacement for cabled standards-based interfaces |
US8811452B2 (en) * | 2009-12-08 | 2014-08-19 | Samsung Electronics Co., Ltd. | Method and apparatus for parallel processing turbo decoder |
US8843807B1 (en) | 2011-04-15 | 2014-09-23 | Xilinx, Inc. | Circular pipeline processing system |
US9003266B1 (en) * | 2011-04-15 | 2015-04-07 | Xilinx, Inc. | Pipelined turbo convolution code decoder |
EP2579468B1 (en) * | 2011-10-05 | 2020-05-06 | Telefonaktiebolaget LM Ericsson (publ) | Method and device for decoding a transport block of a communication signal |
US20130170842A1 (en) * | 2012-01-04 | 2013-07-04 | Toshiaki Koike-Akino | Method and System for Equalization and Decoding Received Signals Based on High-Order Statistics in Optical Communication Networks |
US20150033094A1 (en) * | 2013-07-23 | 2015-01-29 | Yuan Ze University | Window-stopped method for applying to turbo decoding |
US9258015B2 (en) * | 2013-12-23 | 2016-02-09 | Apple Inc. | Decoder with selective iteration scheduling |
US9648525B2 (en) * | 2014-08-12 | 2017-05-09 | Qualcomm Incorporated | System and methods for improving intra-frequency cell reselection on a wireless communication device in connected mode |
GB2529209B (en) * | 2014-08-13 | 2021-05-26 | Accelercomm Ltd | Detection circuit, receiver, communications device and method of detecting |
US9602648B2 (en) | 2015-04-30 | 2017-03-21 | Keyssa Systems, Inc. | Adapter devices for enhancing the functionality of other devices |
CN107453761B (zh) * | 2016-05-31 | 2021-04-06 | 展讯通信(上海)有限公司 | Turbo码译码方法及Turbo码译码器 |
CN106209324B (zh) * | 2016-09-18 | 2023-05-19 | 幻视互动(北京)科技有限公司 | Fpga实现的基于多频无线联网模组的智能头显设备 |
US10084486B1 (en) * | 2017-09-29 | 2018-09-25 | Intel Corporation | High speed turbo decoder |
US10491244B2 (en) * | 2017-11-14 | 2019-11-26 | Nyquist Semiconductor Limited | Systems and methods for decoding error correcting codes |
US10389388B2 (en) | 2017-12-28 | 2019-08-20 | Apple Inc. | Efficient LDPC decoding with predefined iteration-dependent scheduling scheme |
WO2022186853A1 (en) * | 2021-03-03 | 2022-09-09 | Zeku, Inc. | Dynamic cyclic redundancy check update for iterative decoding |
CN113114278B (zh) * | 2021-03-07 | 2023-03-14 | 西安电子科技大学 | 双二进制Turbo译码实现方法、系统、设备及应用 |
CN116527207B (zh) * | 2023-07-04 | 2023-08-29 | 福建福大北斗通信科技有限公司 | 一种北斗三号通信基带自适应迭代次数的turbo译码方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1328386A (zh) * | 2001-07-11 | 2001-12-26 | 信息产业部电信传输研究所 | 并行滑动窗最大后验概率算法及其高速Turbo码译码器 |
CN101411071A (zh) * | 2006-01-27 | 2009-04-15 | 高通股份有限公司 | 具有双向滑动窗口体系结构的map译码器 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6754290B1 (en) * | 1999-03-31 | 2004-06-22 | Qualcomm Incorporated | Highly parallel map decoder |
US6980605B2 (en) * | 2000-01-31 | 2005-12-27 | Alan Gatherer | MAP decoding with parallelized sliding window processing |
US20010044919A1 (en) * | 2000-05-05 | 2001-11-22 | Edmonston Brian S. | Method and apparatus for improved perormance sliding window decoding |
US6662331B1 (en) * | 2000-10-27 | 2003-12-09 | Qualcomm Inc. | Space-efficient turbo decoder |
US6813742B2 (en) * | 2001-01-02 | 2004-11-02 | Icomm Technologies, Inc. | High speed turbo codes decoder for 3G using pipelined SISO log-map decoders architecture |
US7200799B2 (en) * | 2001-04-30 | 2007-04-03 | Regents Of The University Of Minnesota | Area efficient parallel turbo decoding |
US7020827B2 (en) * | 2001-06-08 | 2006-03-28 | Texas Instruments Incorporated | Cascade map decoder and method |
JP4191393B2 (ja) * | 2001-06-11 | 2008-12-03 | 富士通株式会社 | 情報記録再生装置及び方法並びに信号復号回路 |
JP3888135B2 (ja) * | 2001-11-15 | 2007-02-28 | 日本電気株式会社 | 誤り訂正符号復号装置 |
WO2003056707A1 (en) * | 2001-12-28 | 2003-07-10 | Koninklijke Philips Electronics N.V. | Method for decoding data using windows of data |
US7107509B2 (en) * | 2002-08-30 | 2006-09-12 | Lucent Technologies Inc. | Higher radix Log MAP processor |
US7055102B2 (en) * | 2002-12-06 | 2006-05-30 | Sandbridge Technologies, Inc. | Turbo decoder using parallel processing |
JP2005210238A (ja) * | 2004-01-21 | 2005-08-04 | Nec Corp | ターボ復号装置及びその方法並びにその動作プログラム |
KR100744367B1 (ko) | 2004-05-24 | 2007-07-30 | 삼성전자주식회사 | 가변 윈도우가 적용된 터보 복호화 장치 및 방법 |
JP2006041960A (ja) * | 2004-07-28 | 2006-02-09 | Nec Corp | ターボ復号装置及びターボ復号方法並びにプログラム |
CN1913368A (zh) * | 2005-08-11 | 2007-02-14 | 中兴通讯股份有限公司 | 一种自适应turbo译码的方法 |
JP4692751B2 (ja) * | 2005-11-28 | 2011-06-01 | 日本電気株式会社 | ターボ復号器及びそれを備えた通信システム |
US7929646B2 (en) * | 2006-01-27 | 2011-04-19 | Qualcomm Incorporated | Map decoder with bidirectional sliding window architecture |
US7810018B2 (en) * | 2006-10-27 | 2010-10-05 | Telefonaktiebolaget Lm Ericsson (Publ) | Sliding window method and apparatus for soft input/soft output processing |
CN101026439B (zh) * | 2007-02-07 | 2012-08-29 | 重庆重邮信科通信技术有限公司 | 一种提高Turbo码译码速率的译码方法 |
JP4874312B2 (ja) * | 2007-09-20 | 2012-02-15 | 三菱電機株式会社 | ターボ符号復号装置、ターボ符号復号方法及び通信システム |
KR101504101B1 (ko) * | 2007-10-02 | 2015-03-19 | 삼성전자주식회사 | 적어도 두 개의 디코딩 매소드를 디코딩하기 위한 asip 아키텍처 |
CN101409599B (zh) * | 2007-10-11 | 2011-07-13 | 电信科学技术研究院 | 一种Turbo码译码装置及方法 |
US8140932B2 (en) * | 2007-11-26 | 2012-03-20 | Motorola Mobility, Inc. | Data interleaving circuit and method for vectorized turbo decoder |
-
2009
- 2009-06-18 WO PCT/CN2009/072339 patent/WO2010145078A1/zh active Application Filing
- 2009-06-18 KR KR1020117027415A patent/KR101225016B1/ko active IP Right Grant
- 2009-06-18 EP EP09845992.8A patent/EP2429085B1/en active Active
- 2009-06-18 JP JP2012511116A patent/JP5479580B2/ja active Active
- 2009-06-18 US US13/258,985 patent/US20120106683A1/en not_active Abandoned
- 2009-06-18 CN CN2009801587138A patent/CN102396158A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1328386A (zh) * | 2001-07-11 | 2001-12-26 | 信息产业部电信传输研究所 | 并行滑动窗最大后验概率算法及其高速Turbo码译码器 |
CN101411071A (zh) * | 2006-01-27 | 2009-04-15 | 高通股份有限公司 | 具有双向滑动窗口体系结构的map译码器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108702161A (zh) * | 2016-03-04 | 2018-10-23 | 华为技术有限公司 | 用于极化编码和解码的系统和方法 |
CN108702161B (zh) * | 2016-03-04 | 2021-01-05 | 华为技术有限公司 | 用于极化编码和解码的系统和方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5479580B2 (ja) | 2014-04-23 |
KR20120014905A (ko) | 2012-02-20 |
KR101225016B1 (ko) | 2013-01-22 |
US20120106683A1 (en) | 2012-05-03 |
EP2429085B1 (en) | 2018-02-28 |
EP2429085A1 (en) | 2012-03-14 |
WO2010145078A1 (zh) | 2010-12-23 |
JP2012527790A (ja) | 2012-11-08 |
EP2429085A4 (en) | 2013-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102396158A (zh) | 一种lte中并行turbo译码的方法及装置 | |
CN108304918A (zh) | 一种数据并行的深度学习的参数交换方法和系统 | |
CN105912501B (zh) | 一种基于大规模粗粒度可重构处理器的sm4-128加密算法实现方法及系统 | |
CN101800559B (zh) | 一种基于tdmp的高速可配置qc-ldpc码解码器 | |
CN107294539B (zh) | 一种准动态霍夫曼硬件编码器及编码方法 | |
CN101777924A (zh) | 一种Turbo码译码方法和装置 | |
CN102356554B (zh) | Turbo码数据交织处理方法和用于交织Turbo码数据的交织器 | |
CN103354483B (zh) | 通用的高性能Radix-4SOVA译码器及其译码方法 | |
CN104168032A (zh) | 兼容LTE和WiMAX的4并行度、基-16高性能Turbo译码器 | |
CN109214512A (zh) | 一种深度学习的参数交换方法、装置、服务器及存储介质 | |
US20170124679A1 (en) | Latency-resistant sparse simulation technique, system and method | |
CN114285419A (zh) | 一种自适应码长低复杂度bpl译码器 | |
TW200703142A (en) | Methods and apparatus for improving processing performance by controlling latch points | |
CN108710290A (zh) | 一种针对高阶非线性系统递归积分终端滑模面的设计方法 | |
CN108988870A (zh) | Ldpc码校验矩阵的构造方法 | |
CN109995383A (zh) | 译码方法、装置、存储介质和计算机程序产品 | |
CN103514132B (zh) | 一种用于大数据量高速率通讯的数据优化方法 | |
CN102832954A (zh) | 一种基于软信息平均最小值的Turbo码译码迭代停止方法 | |
CN103124181A (zh) | 一种基于余弦相似度的Turbo码译码迭代停止方法 | |
CN108270452A (zh) | 一种Turbo译码器及译码方法 | |
CN110166060A (zh) | 高吞吐流水线型极化码bp译码器及其实现方法 | |
CN102270993B (zh) | 一种同时实现交织与解交织的Turbo译码器 | |
CN106712778A (zh) | 一种turbo译码装置及方法 | |
CN103237211A (zh) | 一种基于fpga的视频亚像素亮度插值的方法及其装置 | |
CN104796161B (zh) | 一种Turbo译码中的滑窗划分方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120328 |