KR20020002982A - 강유전체막의 결정화 과정에서 금속막의 산화반응을억제할 수 있는 강유전체 메모리 소자 제조 방법 - Google Patents
강유전체막의 결정화 과정에서 금속막의 산화반응을억제할 수 있는 강유전체 메모리 소자 제조 방법 Download PDFInfo
- Publication number
- KR20020002982A KR20020002982A KR1020000037362A KR20000037362A KR20020002982A KR 20020002982 A KR20020002982 A KR 20020002982A KR 1020000037362 A KR1020000037362 A KR 1020000037362A KR 20000037362 A KR20000037362 A KR 20000037362A KR 20020002982 A KR20020002982 A KR 20020002982A
- Authority
- KR
- South Korea
- Prior art keywords
- ferroelectric
- film
- layer
- memory device
- forming
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims abstract description 18
- 230000008569 process Effects 0.000 title abstract description 13
- 238000007254 oxidation reaction Methods 0.000 title abstract description 8
- 238000002425 crystallisation Methods 0.000 title abstract description 7
- 230000008025 crystallization Effects 0.000 title abstract description 7
- 230000003647 oxidation Effects 0.000 title abstract description 4
- 239000010410 layer Substances 0.000 claims abstract description 29
- 230000004888 barrier function Effects 0.000 claims abstract description 13
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 6
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 abstract description 4
- 229910010037 TiAlN Inorganic materials 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract 1
- 230000000452 restraining effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 46
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011232 storage material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 강유전체막의 결정화 과정에서 장벽층 등과 같은 금속막의 산화반응을 억제할 수 있는 강유전체 메모리 소자 제조 방법에 관한 것으로, 강유전체막 형성 후 산소 분위기에서 650 ℃ 이상의 온도로 급속열처리를 실시하여 강유전체막 내에 페롭스카이트 결정 핵(nucleation)을 형성한 후, 오존 분위기에서 650 ℃ 미만의 온도로 결정화를 위한 열처리 공정을 진행하는데 특징이 있다. 이에 따라 상대적으로 낮은 온도에서 강유전체 결정화 공정을 진행할 수 있어 금속 장벽층의 산화를 효과적으로 방지할 수 있다.
Description
본 발명은 강유전체 메모리 소자 제조 방법에 관한 것으로 특히, 강유전체막의 결정화 과정에서 금속막의 산화반응을 억제할 수 있는 강유전체 메모리 소자 제조 방법에 관한 것이다.
반도체 메모리 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다. FeRAM(ferroelectric random access memory) 소자는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remnant polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자로의 응용이 실현되고 있다. 강유전체 박막을 이용하는 비휘발성 메모리 소자는, 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하는 원리를 이용한다.
FeRAM의 축전물질로는 SrBi2Ta2O9(이하 SBT) 등이 주로 사용되는데, 원하는 강유전체 캐패시터 특성을 확보하기 위해서는 페롭스카이트(perovskite) 결정 구조를 형성하여야 한다. 페롭스카이트 구조 형성을 위해 종래에는 O2분위기에서 700 ℃ 온도로 30분 이상 열처리를 실시한다. 이와 같이 산소 분위기에서 장시간 열처리 공정을 실시함에 따라 캐패시터 하부의 전도성 장벽층(conducting barrier layer)이 산화반응을 일으켜 막의 들림(lifting) 및 콘택저항의 급격한 상승이 발생하여 적층구조의 소자 개발에 장애가 되고 있는 실정이다. 이러한 장애를 극복하기 위해서는 700 ℃ 이상의 온도에서 산화반응을 일으키지 않는 안정한 금속 장벽층의 개발이 시급한 실정이나 기술적인 문제점과 경제적인 어려움이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명은 강유전체막의 고온 열처리 과정에서 장벽층 등과 같은 금속막의 산화반응을 억제할 수 있는 강유전체 메모리 소자 제조 방법을 제공하는데 그 목적이 있다.
도 1 내지 도 5는 본 발명의 실시 예에 따른 강유전체 메모리 소자 제조 공정 단면도.
*도면의 주요부분에 대한 도면 부호의 설명*
21: 하부전극막 22: 강유전체막
23: 상부전극막
상기와 같은 목적을 달성하기 위한 본 발명은 반도체 기판 상부에 하부전극막, 강유전체막 및 상부전극을 적층하여 강유전체 캐패시터를 형성하는 강유전체 메모리 소자 제조 방법에 있어서, 상기 강유전체막을 형성하는 제1 단계; 상기 강유전체막을 급속열처리하여 상기 강유전체막 내에 페롭스카이트 결정 핵을 형성하는 제2 단계; 및 오존 분위기에서 650 ℃ 미만의 온도로 열처리하여 상기 강유전체막을 결정화시키는 제3 단계를 포함하는 강유전체 메모리 소자 제조 방법을 제공한다.
또한 상기 목적을 달성하기 위한 본 발명은, 트랜지스터를 포함한 하부구조 형성이 완료된 반도체 기판 상에 층간절연막을 형성하는 제4 단계; 상기 층간절연막 상에 금속장벽층을 형성하는 제5 단계; 상기 금속장벽층 상에 하부전극막을 형성하는 제6 단계; 상기 하부전극막 상에 강유전체막을 형성하는 제7 단계; 상기 강유전체막을 급속열처리하여 상기 강유전체막 내에 페롭스카이트 결정 핵을 형성하는 제8 단계; 및 오존 분위기에서 650 ℃ 미만의 온도로 열처리하여 상기 강유전체막을 결정화시키는 제9 단계를 포함하는 강유전체 메모리 소자 제조 방법을 제공한다.
본 발명은 강유전체막 형성 후 산소 분위기에서 650 ℃ 이상의 온도로 급속열처리를 실시하여 강유전체막 내에 페롭스카이트 결정 핵(nucleation)을 형성한 후, 오존 분위기에서 650 ℃ 미만의 온도로 결정화를 위한 열처리 공정을 진행하는데 특징이 있다. 이에 따라 상대적으로 낮은 온도에서 강유전체 결정화 공정을 진행할 수 있어 금속 장벽층의 산화를 효과적으로 방지할 수 있다.
이하, 첨부된 도면 도 1 내지 도 6을 참조하여 본 발명의 실시예에 따른 강유전체 메모리 소자 제조 방법을 상세하게 설명한다.
먼저 도 1에 도시한 바와 같이, 소자분리막(11) 그리고 게이트 절연막(12), 게이트 전극(13) 및 소오스·드레인(14)으로 이루어지는 트랜지스터 형성이 완료된 반도체 기판(10) 상부에 제1 층간절연막(15)을 형성하고, 상기 제1 층간절연막(15) 내에 형성된 콘택홀을 통하여 상기 트랜지스터의 소오스·드레인(14)과 연결되는 비트라인(16)을 형성한다. 이어서, 비트라인(16) 형성이 완료된 전체 구조 상에 제2 층간절연막(17)을 형성하고, 제2 층간절연막(17)을 선택적으로 식각하여 소오스·드레인(14)을 노출시키는 콘택홀을 형성한 다음, 상기 콘택홀 내에 캐패시터의하부전극과 연결되는 수직배선인 폴리실리콘 플러그(18)를 형성한다.
다음으로 도 2에 도시한 바와 같이, 폴리실리콘 플러그(18) 상에 5 ㎚ 내지 50 ㎚ 두께의 Ti 접착층(adhesion layer, 19)을 형성하고, 40 ㎚ 내지 90 ㎚ 두께 TiAlN 금속장벽층(20)을 형성한 다음 Pt, Ir, IrOx을 적층하여 100 ㎚ 내지 400 ㎚ 두께의 하부전극막(21)을 형성하고 상기 하부전극막(21) 상에 BLT(Bi4-xLaxTi3O12) 계열의 강유전체막(22)을 형성한다.
상기 강유전체막(22) 형성 후, O2분위기에서 650 ℃ 이상의 온도로 20초 이상의 시간동안 급속열처리를 실시하여 강유전체막(22) 내에 페롭스카이트 결정 핵(nucleation)을 형성한 후, 결정핵의 원활한 저온 성장을 촉진시키기 위하여 O3분위기에서 650 ℃ 미만의 온도로 30분 이상 열처리를 실시하여, 상기 강유전체막(22)을 결정화시킨다.
다음으로 도 3에 도시한 바와 같이, 강유전체막(22), 하부전극막(21) 및 TiAlN 금속장벽층(20)을 패터닝한 후, TEOS(tetraethyl orthosilicate)층(23)과 AlxOy와 BPSG의 적층 구조로 이루어지는 절연막(24)을 화학기상증착법(chemical vapor deposition, CVD) 또는 물리기상증착법(physical vapor deposition, PVD) 등으로 형성한다. 이때, 수소나 H2O가 발생하여 강유전체막으로 침입할 경우 소자 특성이 저하되므로 수소나 H2O를 발생시키지 않는 CVD 또는 PVD법을 이용한다.
이어서 도 4에 도시한 바와 같이 절연막(24) 및 TEOS(23)을 선택적으로 식각하여 강유전체막(22)을 노출시키고, TiN막, Ti막, TiN막 및 Pt 순으로 막을 적층하고 패터닝하여 상부전극(24)을 형성한다.
다음으로 도 5에 도시한 바와 같이 전체 구조 상에 층간절연막(26)을 형성하고, 금속막 증착 및 패터닝 공정을 실시하여 금속배선(27)을 형성한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 650 ℃ 미만의 낮은 온도에서 페롭스카이트 구조 형성을 위한 강유전체 결정화 공정을 실시함으로써, 금속장벽층이 산화되는 것을 방지할 수 있어 FeRAM 소자의 전기적 특성 열화 문제를 방지함과 동시에 수율 향상의 효과를 기대할 수 있다. 특히, 본 발명은 적층 구조 소자 개발을 용이하게 하고 종래 개발된 금속장벽층 후속 공정을 FeRAM 소자 제조 공정에 그대로 적용할 수 있어 별도의 공정 개발이 불필요하여 경제적 이익을 얻을 수 있는 장점이 있다.
Claims (4)
- 반도체 기판 상부에 하부전극막, 강유전체막 및 상부전극을 적층하여 강유전체 캐패시터를 형성하는 강유전체 메모리 소자 제조 방법에 있어서,상기 강유전체막을 형성하는 제1 단계;상기 강유전체막을 급속열처리하여 상기 강유전체막 내에 페롭스카이트 결정 핵을 형성하는 제2 단계; 및오존 분위기에서 650 ℃ 미만의 온도로 열처리하여 상기 강유전체막을 결정화시키는 제3 단계를 포함하는 강유전체 메모리 소자 제조 방법.
- 강유전체 메모리 소자 제조 방법에 있어서,트랜지스터를 포함한 하부구조 형성이 완료된 반도체 기판 상에 층간절연막을 형성하는 제4 단계;상기 층간절연막 상에 금속장벽층을 형성하는 제5 단계;상기 금속장벽층 상에 하부전극막을 형성하는 제6 단계;상기 하부전극막 상에 강유전체막을 형성하는 제7 단계;상기 강유전체막을 급속열처리하여 상기 강유전체막 내에 페롭스카이트 결정 핵을 형성하는 제8 단계; 및오존 분위기에서 650 ℃ 미만의 온도로 열처리하여 상기 강유전체막을 결정화시키는 제9 단계를 포함하는 강유전체 메모리 소자 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제2 단계 또는 상기 제8 단계는,650 ℃ 보다 높은 고온의 산소 분위기에서 급속열처리를 실시하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
- 제 3 항에 있어서,상기 강유전체막을,BLT로 형성하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000037362A KR20020002982A (ko) | 2000-06-30 | 2000-06-30 | 강유전체막의 결정화 과정에서 금속막의 산화반응을억제할 수 있는 강유전체 메모리 소자 제조 방법 |
| US09/883,189 US20020001859A1 (en) | 2000-06-30 | 2001-06-19 | Method for forming a ferroelectric memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000037362A KR20020002982A (ko) | 2000-06-30 | 2000-06-30 | 강유전체막의 결정화 과정에서 금속막의 산화반응을억제할 수 있는 강유전체 메모리 소자 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020002982A true KR20020002982A (ko) | 2002-01-10 |
Family
ID=19675593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000037362A KR20020002982A (ko) | 2000-06-30 | 2000-06-30 | 강유전체막의 결정화 과정에서 금속막의 산화반응을억제할 수 있는 강유전체 메모리 소자 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020001859A1 (ko) |
| KR (1) | KR20020002982A (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6432725B1 (en) * | 2001-09-28 | 2002-08-13 | Infineon Technologies Ag | Methods for crystallizing metallic oxide dielectric films at low temperature |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10275897A (ja) * | 1996-07-09 | 1998-10-13 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| KR19990055189A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 강유전 리드지르코니움타이타니트막 형성 방법 |
| KR19990082374A (ko) * | 1996-02-08 | 1999-11-25 | 래리 디. 맥밀란 | 집적회로에 적용하기 위한 고유전율의 바륨-스트론튬-니오브 |
-
2000
- 2000-06-30 KR KR1020000037362A patent/KR20020002982A/ko not_active Application Discontinuation
-
2001
- 2001-06-19 US US09/883,189 patent/US20020001859A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990082374A (ko) * | 1996-02-08 | 1999-11-25 | 래리 디. 맥밀란 | 집적회로에 적용하기 위한 고유전율의 바륨-스트론튬-니오브 |
| JPH10275897A (ja) * | 1996-07-09 | 1998-10-13 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| KR19990055189A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 강유전 리드지르코니움타이타니트막 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020001859A1 (en) | 2002-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020004539A (ko) | 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법 | |
| KR100362189B1 (ko) | 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법 | |
| US20010051381A1 (en) | Method for manufacturing a ferroelectric memory | |
| KR100362179B1 (ko) | 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법 | |
| KR100333667B1 (ko) | 강유전체 메모리 소자의 캐패시터 제조 방법 | |
| KR20020002559A (ko) | 금속유기용액 화학증착을 이용한비스무스란탄티타늄산화막 강유전체 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법 | |
| KR20020002982A (ko) | 강유전체막의 결정화 과정에서 금속막의 산화반응을억제할 수 있는 강유전체 메모리 소자 제조 방법 | |
| KR101016963B1 (ko) | 강유전체 메모리 소자의 제조방법 | |
| KR100545702B1 (ko) | 강유전체 메모리 소자의 캐패시터 확산방지막 형성 방법 | |
| KR20020043905A (ko) | 캐패시터의 제조 방법 | |
| KR100296128B1 (ko) | 강유전 메모리 소자의 캐패시터 제조 방법 | |
| KR100600054B1 (ko) | 강유전체 결정화 공정에 따른 폴리실리콘 플러그의 산화를방지할 수 있는 강유전체 메모리 소자 제조 방법 | |
| KR100609041B1 (ko) | 트랜지스터 상부에 수소 확산방지막을 구비하는 강유전체메모리 소자 및 그 제조 방법 | |
| KR100388465B1 (ko) | 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법 | |
| KR100599432B1 (ko) | 강유전체 메모리 소자의 금속배선 형성 방법 | |
| KR100573848B1 (ko) | 게이트 전극 상에 수소저장막을 구비하는 강유전체 메모리소자 및 그 제조 방법 | |
| KR100573835B1 (ko) | 탄탈륨니오비움질화막 하드마스크를 이용한 강유전체캐패시터 방법 | |
| KR100362182B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR100388466B1 (ko) | 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법 | |
| KR101016950B1 (ko) | 반도체 소자의 강유전체 캐패시터 형성방법 | |
| KR20020002613A (ko) | 접촉 저항 증가 및 막의 들림을 효과적으로 방지할 수있는 반도체 메모리 소자 및 그 제조 방법 | |
| KR20040059436A (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR20020002607A (ko) | 강유전체 캐패시터의 전극과 폴리실리콘 플러그 간의확산을 방지할 수 있는 강유전체 메모리 소자 및 그 제조방법 | |
| KR20020003068A (ko) | 강유전체 결정화 공정에 따른 폴리실리콘 플러그의 산화를방지할 수 있는 강유전체 메모리 소자 제조 방법 | |
| KR20020004071A (ko) | 강유전체 결정화 공정에 따른 폴리실리콘 플러그의 산화를방지할 수 있는 강유전체 메모리 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |