KR20020002601A - 반도체메모리 장치의 데이터 압축 테스트 방법 - Google Patents

반도체메모리 장치의 데이터 압축 테스트 방법 Download PDF

Info

Publication number
KR20020002601A
KR20020002601A KR1020000036825A KR20000036825A KR20020002601A KR 20020002601 A KR20020002601 A KR 20020002601A KR 1020000036825 A KR1020000036825 A KR 1020000036825A KR 20000036825 A KR20000036825 A KR 20000036825A KR 20020002601 A KR20020002601 A KR 20020002601A
Authority
KR
South Korea
Prior art keywords
data
input
output
unit
global
Prior art date
Application number
KR1020000036825A
Other languages
English (en)
Other versions
KR100772718B1 (ko
Inventor
황수만
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000036825A priority Critical patent/KR100772718B1/ko
Publication of KR20020002601A publication Critical patent/KR20020002601A/ko
Application granted granted Critical
Publication of KR100772718B1 publication Critical patent/KR100772718B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38Response verification devices
    • G11C29/40Response verification devices using compression techniques
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 반도체메모리 장치의 저장된 데이터를 압축을 통해 테스트 동작을 수행하여 메모리 동작을 검증하는 데이터 압축 테스트 방법에 관한 것으로 메모리 디바이스 내부에서 셀프 테스트가 가능하고 비트라인 페일을 효율적으로 체크할 수 있는 새로운 형태의 데이터 압축 테스트(DQ Compress Test) 방법을 제공하는데 그 목적이 있다. 이를 위하여 본 발명은 반도체메모리 장치에 있어서, 외부의 데이터를 데이터 패드를 통하여 입력받아 버퍼링하고 버퍼링된 데이터를 입력받아 멀티플렉서를 통하여 선택적으로 다수의 글로벌 라인을 드라이빙하는 다수의 드라이버로 전송하며, 반전시켜 다수의 글로벌라인을 드라이빙하는 다수의 드라이버로 전송해서 원하는 셀에 저장하는 제1단계; 및 셀에 저장된 데이터를 다수의 글로벌 입출력 라인에 실어서 전송된 데이터를 일부는 그대로 입력받고 일부는 반전시켜 입력받아 데이터 압축부를 통하여 라이트된 데이터의 복원 유무를 판별하여 데이터를 압축하고 처음 입력된 데이터 패드를 선별하여 데이터를 출력시키는 제2단계를 포함하여 이루어진다.

Description

반도체메모리 장치의 데이터 압축 테스트 방법{Data compression method of semiconductor memory device}
본 발명은 반도체메모리 장치에 관한 것으로, 특히 저장된 데이터를 압축을통해 테스트 동작을 수행하여 메모리 동작을 검증하는 데이터 압축 테스트 방법에 관한 것이다.
일반적으로, 공정 기술의 발달과 더불어 반도체메모리 장치가 고집적화 되면서 칩의 신뢰성을 보증하기 위해서 제조 후 고가의 테스트 장비로 장시간에 걸쳐 테스트를 하게 된다. 이와 같은 메모리를 테스트하기 위하여 설계 단계에서 미리 칩 내부에 셀프테스트(Self Test) 회로를 내장하여 테스트에 소요되는 시간과 비용을 줄이기 위해 노력하고 있다.
종래기술의 메모리 장치에서는 테스트 시간을 줄이기 위해서 데이터 압축 테스트(DQ Compress Test)라는 셀프 테스트(Self Test) 모드가 있다. 상기 데이터 압축 테스트(DQ Compress Test)란 복수의 메모리 셀에 동일한 데이터를 쓴 후에 이 들 데이터를 다시 읽은 다음, 데이터를 압축해서 출력시켜 그 결과로 메모리 셀의 불량 유무를 테스트하는 방법이다.
상기 데이터 압축 테스트(DQ Compress Test)의 동작과 판단 기준을 설명하면 다음과 같다.
데이터(DQ) 패드로 데이터가 입력되면, 이 데이터는 데이터 입력 버퍼를 통해 입력 데이터를 멀티플렉싱하는 회로에 입력된다. 여기서 데이터(DQ) 패드 하나를 통해서 입력된 입력 데이터는 다중화되어 드라이버로 입력되어 각각의 글로벌 입출력 라인(Global IO Line)에 동일한 입력 데이터로 전달되며, 각각의 데이터는 뱅크와 셀 블럭까지 연결된 로컬 입출력 라인(Local IO Line)에 전달되고, 어드레스에 의해 선택된 셀에 쓰여지게 된다.
라이트(Write)된 데이터를 다시 리드(Read)하면 셀의 데이터는 각각의 비트 라인 센스 앰프에 의해 증폭되어 로컬 입출력 라인, 글로벌 입출력 라인을 통하여 데이터 압축 회로 블럭에 전달되어 처음 입력된 데이터들이 정상적으로 출력단으로 들어왔는지를 판별하고, 압축해서 처음 입력이 들어온 데이터(DQ) 패드에 논리 하이나 논리 로우로 정상 유무를 출력한다. 즉, 하나의 데이터(DQ) 패드로부터 멀티플렉싱되어진 글로벌 입출력 라인에는 모두 동일한 데이터가 실리게 된다.
도1은 종래 기술의 데이터(DQ) 압축(Compress) 테스트 구현을 위한 전체적인 블럭도이다.
도1을 참조하면, 라이트 명령에 의하여 메모리 디바이스 외부에서 데이터(DQ) 패드(100)로 논리 하이나 논리 로우인 데이터가 들어오면 데이터 입력 버퍼를 포함하고 있는 데이터 입력 제어부(110)를 통하여 디바이스 외부 입력 레벨인 TTL 레벨에서 CMOS 레벨로 변환하여 준다. 그리고 나서 변환된 데이터가 멀티플렉서(120)로 입력되는데, 멀티플렉서(120) 단은 하나의 입력 데이터(din)를 여러개의 입출력 라인(IO Line)에 글로벌하게 실어주는 역할을 한다. 선택된 입력 데이터는 드라이버(130)를 통하여 글로벌 입출력 라인(Global IO Line)에 전달된다. 글로벌 입출력 라인은 뱅크와 뱅크 내의 서브 블럭까지 연결된 로컬 입출력 라인(Local IO Line)을 통해서 셀블럭까지 전달되고 라이트 드라이버(140)와 비트라인 센스 엠프(150)를 통하여 원하는 어드레스에 저장된다.
저장된 셀의 데이터는 리드 명령이 뜰 때 입출력 센스 앰프(IO Sense Amp)(160)를 통해서 다시 글로벌 입출력 라인(GIO Line)으로 전달되고, 글로벌 입출력 라인의 데이터는 데이터 압축(DQ Conpress)(170) 블럭에서 처음 라이트된 데이터의 복원 유무를 판별한 후 논리 하이나 논리 로우의 데이터를 전달한다. 데이터출력 멀티플렉스(Dout Multiplex)(180) 블럭에서는 네 개의 글로벌 입출력 라인 중에 하나를 선택하여 데이터출력 드라이버(200)으로 보내고, 상기 데이터 압축부(170)에서 데이터를 입력받은 데이터출력 제어부(190)에서는 처음 라이트 명령이 들어왔을 때 입력용으로 사용하지 않았던 데이터(DQ) 패드를 구분해서 출력 데이터를 막아주는 역할을 하고, 상기 데이터출력 드라이버(200)에서는 상기 데이터출력 제어부(190)에 의해서 처음 입력이 들어왔던 데이터(DQ) 패드로 출력 데이터를 내보낸다.
데이터출력 멀티플렉서(180)에서 데이터출력 드라이버(200)로 이어지는 경로는 노멀 리드 동작에서 사용되며 이 때는 데이터 압축부(DQ Compress)(170)에서 데이터출력 제어부(190)로 이어지는 경로는 차단되게 된다.
메모리는 한번에 16, 8, 4 개 등의 다수의 데이터(DQ Data)를 하나의 어드레스로 묶어서 저장하며, 따라서 어드레스는 16개, 8개, 4개의 다수의 데이터를 저장한 데이터(DQ) 셀들의 집합이다.
하나의 데이터(DQ) 패드로부터 멀티플렉싱된 데이터들이 각각의 글로벌 입출력 라인, 로컬 입출력 라인, 비트 라인 등을 통해서 인접한 데이터(DQ) 셀에 저장되는 형태의 메모리 구조에서는 입접한 비트 라인의 불량으로 컬럼 페일(Fail)이 발생한 경우 종래의 데이터 압축 테스트(DQ Compress Test)로는 셀의 오류 상태를 판별할 수 없었다.
데이터(DQ) 패드를 통해서 논리 하이인 데이터가 멀티플렉싱되어 4개의 입풀력 라인에 실리는 데이터 압축 테스트(DQ Compress Test)의 경우를 예로 들면, 라이트 동작에서 제 1 데이터(DQ0) 패드가 멀티플렉싱되어 4 개의 입출력 라인(gio<0>, gio<1>, gio<2>, gio<3>)에 모두 논리 하이 데이터가 실리고 최종적으로 데이터 셀에 모두 논리 하이가 저장되게 된다. 다시 리드 동작을 수행하면 입출력 라인을 통하여 출력되던 데이터 압축(Data Compress) 블럭에서 라이트된 데이터의 복원 결과를 판별하고 다시 원래의 입력된 제1 데이터(DQ0) 패드에 논리 하이나 논리 로우를 출력해서 데이터 셀의 정상, 비정상을 체크하게 된다.
두 개의 인접한 비트 라인이 브리지(Bridge) 페일 - 두 개의 비트라인이 제대로 형성되지 않아 쇼트가 난 형태의 에러 - 에 의한 컬럼 페일이 발생한 경우 두 개의 비트라인은 항상 동일한 데이터를 가지며, 데이터 셀에도 동일한 데이터를 저장하게 된다. 즉, 종래의 데이터 압축 테스트 모드(DQ Compress Test Mode)에서는 4개의 입출력 라인에는 동일한 데이터가 실리기 때문에 4개 중 두개의 라인이 브리지 페일이 발생하더라도 데이터 셀에는 모두 동일한 데이터가 저장되고, 데이터 압축(DQ Compress)(170) 블럭에서는 정상으로 판별하게 된다.
상기와 같은 문제는 메모리 디바이스의 내부에서 판별할 수 없기에, 새로운 데이터 압축 테스트(DQ Compress Test) 패턴을 발생시키는 고가의 외부 테스트 장비를 이용해서 테스트할 수 밖에 없었고, 테스트 시간과 테스트 경비를 증가시키는 주 요인으로 작용되었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로써, 메모리 디바이스 내부에서 셀프 테스트가 가능하고 비트라인 페일을 효율적으로 체크할 수 있는 새로운 형태의 데이터 압축 테스트(DQ Compress Test) 방법을 제공하는데 그 목적이 있다.
도1은 종래 기술의 데이터 압축(DQ Compress) 테스트 구현을 위한 전체적인 블럭도,
도2는 본 발명의 데이터 압축 테스트(DQ Compress Test)를 위한 블럭도,
도3은 데이터 압축부의 상세한 회로도,
도4는 상기 데이터 압축부(270)에서 데이터 판별의 예를 나타내는 타이밍도.
* 도면의 주요 부분에 대한 부호의 설명 *
220 : 멀티플렉서 230 : 제1 내지 제4 드라이버
270 : 데이터 압축부 280 : 데이터출력 제어부
상기 목적을 달성하기 위하여 본 발명의 데이터 압축 테스트(DQ Compress Test) 방법은 반도체메모리 장치에 있어서, 외부의 데이터를 데이터 패드를 통하여 입력받아 버퍼링하고 버퍼링된 데이터를 입력받아 멀티플렉서를 통하여 선택적으로 다수의 글로벌 라인을 드라이빙하는 다수의 드라이버로 전송하며, 반전시켜 다수의 글로벌라인을 드라이빙하는 다수의 드라이버로 전송해서 원하는 셀에 저장하는 제1단계; 및 셀에 저장된 데이터를 다수의 글로벌 입출력 라인에 실어서 전송된 데이터를 일부는 그대로 입력받고 일부는 반전시켜 입력받아 데이터 압축부를 통하여 라이트된 데이터의 복원 유무를 판별하여 데이터를 압축하고 처음 입력된 데이터 패드를 선별하여 데이터를 출력시키는 제2단계를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도2는 본 발명의 데이터 압축 테스트(DQ Compress Test)를 위한 블럭도이다.
도2를 참조하면, 외부의 데이터를 데이터(DQ) 패드(200)를 통하여 입력받아 데이터 입력 제어부(210)에서 버퍼링하고, 상기 데이터 입력 제어부(210)에서 출력된 데이터를 입력받아 멀티플렉서(220)에서 선택적으로 데이터를 제1 및 제3드라이버(230)로 전송해주고, 데이터를 반전시켜 제2 및 제4드라이버(230)로 전송해준다 제1 내지 제4 드라이버(230)로부터 글로벌 입출력 라인을 통하여 데이터가 라이트 드라이버(240)로 전송되고 비트라인 센스앰프(250)를 통하여 원하는 셀에 저장된다. 저장된 데이터는 입출력 센스앰프(260)를 통하여 증폭되어 제1 내지 제4글로벌 입출력 라인에 실리고, 제1 및 제3글로벌 입출력 라인의 데이터와 반전된 제2 및 제4글로벌 입출력 라인의 데이터는 라이트된 데이터의 복원 유무를 판별하는 데이터 압축부(270)로 입력된다. 상기 데이터 압축부(270)로부터 입축된 데이터를 입력받아 데이터출력 제어부(280)에서 처음 입력된 데이터 패드를 선별하고, 데이터출력 드라이버(290)를 통하여 데이터를 출력시킨다.
종래의 구조에서 데이터 입력 경로쪽에 멀티플렉서(220)가 입력 데이터를 받아서 제1 내지 제4 드라이버(230)로 교대로 전달될 수 있도록 인버터가 달려 있는 것을 볼 수 있다.
데이터(DQ) 압축 테스트에서는 데이터 위쓰(width)가 4 일 때 사용하는 데이터(DQ) 패드와 동일한 패드를 데이터(DQ) 압축 패드로 사용한다.
데이터 출력 경로 쪽에는 글로벌 입출력 라인의 데이터(gio<0:3>)을 읽어서 판별하는 새로운 데이터 압축부(270)가 사용된다.
상기 도2에서 이해를 돕기 위해서 인버터를 사용해서 상기 글로벌 입출력 라인 데이터(gio<0:3>)가 데이터 압축부(270)로 입력되는 것으로 표현했지만 실제 회로 구성에서는 데이터 압축부(270)로 상기 글로벌 입출력 라인 데이터(gio<0:3>)가 그대로 들어가서 비교되고, 판별되서 데이터 압축부(270)의 출력 신호 gio_iocom을 만든다. 이 때, 상기 글로벌 입출력 라인 데이터(gio<0:3>)는 데이터 출력 멀티플렉서단에도 입력되는데 데이터출력 제어부(280)에서 테스트 모드를 인식해서 데이터출력 멀티플렉서의 출력을 막아주고 상기 신호 gio_iocom을 출력하게 된다.
본 발명에서 기술되는 내용은 데이터(DQ) 패드를 16개 가진 메모리 디바이스가 4 개의 데이터(DQ) 압축 패드에 의해서 압축되는 형태의 예를 가지고 설명하였다. 4 개의 데이터(DQ) 압축 패드를 사용한다는 의미는 4 개의 입출력 라인(IO Line)을 하나의 데이터로 묶어서 처리한다는 것이며, 이는 하나의 패드를 통해서 하나의 입출력 라인(IO Line)을 선택하는 노멀 라이트, 노멀 리드 동작으로 모든 셀을 체크하는 경우에 비해서 4 배나 빠른 속도를 가져올 수 있다는 의미이다.
만약 2 개의 데이터(DQ) 압축 패드를 사용해서 한 번에 8 개의 입출력 라인(IO Line)을 체크하는 형태로 구성하게 되면 8 배의 속도로 모든 셀의 불량 유무를 체크할 수 있게 된다.
이후에는, 종래의 하나의 데이터를 입출력 라인(IO Line) 4 개에 동일하게 보내는 형태의 데이터(DQ) 압축 테스트를 tm_icom1이라고 표기하고 새로운 방식인 논리 하이와 논리 로우를 번갈아서 입출력 라인(IO Line)에 보내는 형태의데이터(DQ) 압축 테스트를 tm_iocom2라고 표기하도록 한다.
도3은 상기 데이터 압축부(DQ compress)의 상세한 회로도이다.
도3을 참조하면, 상기 데이터 압축부(270)는 글로벌 입출력 라인의 데이터를 입력받는 입력부(300)와, 상기 입력부(300)의 출력과 상기 신호 tm_iocom2를 입력받아 다수의 입력 신호를 판별해서 압축하는 압축부(310)와, 상기 압축부(310)의 출력을 래치하는 래치부(320)와, 상기 래치부(320)의 출력과 상기 신호 tm_iocom1 및 tm_iocom2를 입력받아 출력하기 위한 출력부(330)를 구비한다.
상기 멀티플렉서(220)에서 전달된 데이터는 상기 제1 내지 제4 드라이버를 통해서 입출력 라인에 글로벌 입출력 라인(gio<0:3>) 신호로 전달되어 셀까지 전달되었다. 리드 명령에 의해서 셀의 데이터는 다시 글로벌 입출력 라인으로 실리고 이는 데이터 압축부(270)로 전달되어 복원 여부를 판별하게 된다.
데이터가 제대로 복원되었다면 상기 데이터 압축부(270)의 출력은 논리 로우를 출력하고 불량이 발생하였다면 상기 데이터 압축부(270)의 출력은 논리 하이를 출력하게 된다.
상기 데이터 압축부(270)의 출력은 데이터 출력 제어부(280)를 통해서 데이터출력 드라이버(290)로 전달되서 최종적으로 처음 입력된 데이터(DQ) 패드로 출력된다. 노멀 리드 동작이었다면 상기 데이터 압축부(270)의 출력은 하이 임피던스(Hi-Z) 상태를 나타내고, 데이터출력 제어부(280)도 데이터출력 드라이버(290)를 제어하지 못하며, 단지 데이터출력 멀티플렉서 단에 의해서 데이터출력 드라이버(290)로 전달하게 된다.
도4는 상기 데이터 압축부(270)에서 데이터 판별의 예를 나타내는 타이밍도이다.
도4를 참조하면, Din으로 표기된 입력 데이터는 차례로 논리 하이, 로우, 로우, 하이의 데이터가 들어왔으며, 상기 신호 tm_iocom2와 글로벌 입출력 라인 데이터(gio<0:3>) 및 상기 데이터 압축부(270)의 출력 신호 gio_iocom과는 시간 차이가 있다. 제3글로벌 입출력 라인 데이터 gio<2>의 두번째 데이터는 논리 로우가 정상 상태이지만, 불량으로 인하여 논리 하이가 실렸고, 데이터 압축부(270)에서 이를 판별해서 상기 데이터 압축부(270)의 출력 신호 gio_iocom의 두번째 데이터는 페일(Fail)을 나타내는 논리 하이가 실렸다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 본 발명은 반도체메모리 장치에 내장되어 있는 데이터 압축 회로를 사용해서 고가의 외부 테스트 장비를 사용하지 않고도 빠른 시간 내에 셀의 불량 유무를 체크하게 함으로써, 고집적화된 메모리 디바이스의 테스트 비용과 시간을 줄일 수 있다.

Claims (4)

  1. 반도체메모리 장치에 있어서,
    외부의 데이터를 데이터 패드를 통하여 입력받아 버퍼링하고 버퍼링된 데이터를 입력받아 멀티플렉서를 통하여 선택적으로 다수의 글로벌 라인을 드라이빙하는 다수의 드라이버로 전송하며, 반전시켜 다수의 글로벌라인을 드라이빙하는 다수의 드라이버로 전송해서 원하는 셀에 저장하는 제1단계; 및
    셀에 저장된 데이터를 다수의 글로벌 입출력 라인에 실어서 전송된 데이터를 일부는 그대로 입력받고 일부는 반전시켜 입력받아 데이터 압축부를 통하여 라이트된 데이터의 복원 유무를 판별하여 데이터를 압축하고 처음 입력된 데이터 패드를 선별하여 데이터를 출력시키는 제2단계
    를 포함하여 이루어진 데이터 압축 테스트 방법.
  2. 제 1 항에 있어서,
    상기 데이터 압축부는,
    다수의 글로벌 입출력 라인의 데이터를 입력받는 입력부;
    상기 입력부의 출력과 제1 데이터 압축 테스트 신호를 입력받아 다수의 입력 신호를 판별해서 압축하는 압축부;
    상기 압축부의 출력을 래치하는 래치부; 및
    상기 래치부의 출력과 제 및 제2 데이터 압축 테스트 신호를 입력받아 출력하기 위한 출력부
    를 포함하여 이루어진 것을 특징으로 하는 데이터 압축 테스트 방법.
  3. 제 2 항에 있어서,
    상기 압축부는 상기 입력부의 출력신호를 입력받는 다수의 로직게이트;
    일측입력으로 상기 입력부의 출력신호를 입력받고 타측입력으로 상기 입력부의 출력신호를 반전하여 입력받는 다수의 로직게이트;
    상기 로직게이트의 출력를 논리합 및 논리 곱하는 다수의 로직게이트
    를 포함하여 이루어진 것을 특징으로 하는 데이터 압축 테스트 방법.
  4. 제 2 항에 있어서,
    상기 제2 데이터 압축 테스트 신호는 데이터의 논리 값 하이와 로우를 번갈아서 입출력 라인에 보내는 형태의 신호임을 특징으로 하는 데이터 압축 테스트 방법.
KR1020000036825A 2000-06-30 2000-06-30 반도체메모리 장치의 데이터 압축 테스트 방법 KR100772718B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036825A KR100772718B1 (ko) 2000-06-30 2000-06-30 반도체메모리 장치의 데이터 압축 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036825A KR100772718B1 (ko) 2000-06-30 2000-06-30 반도체메모리 장치의 데이터 압축 테스트 방법

Publications (2)

Publication Number Publication Date
KR20020002601A true KR20020002601A (ko) 2002-01-10
KR100772718B1 KR100772718B1 (ko) 2007-11-02

Family

ID=19675128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036825A KR100772718B1 (ko) 2000-06-30 2000-06-30 반도체메모리 장치의 데이터 압축 테스트 방법

Country Status (1)

Country Link
KR (1) KR100772718B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780612B1 (ko) * 2005-09-28 2007-11-29 주식회사 하이닉스반도체 압축 테스트모드를 갖는 반도체메모리소자
KR100800133B1 (ko) * 2001-09-13 2008-02-01 주식회사 하이닉스반도체 디큐 압축 테스트 모드를 위한 디큐 압축 방법 및 그 회로
KR101004683B1 (ko) * 2008-11-05 2011-01-04 주식회사 하이닉스반도체 반도체 메모리장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950000305Y1 (ko) * 1991-12-23 1995-01-16 금성일렉트론 주식회사 메모리 장치의 테스트 모드회로
KR950008800Y1 (ko) * 1993-06-21 1995-10-16 최용섭 햄먹(hammock)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800133B1 (ko) * 2001-09-13 2008-02-01 주식회사 하이닉스반도체 디큐 압축 테스트 모드를 위한 디큐 압축 방법 및 그 회로
KR100780612B1 (ko) * 2005-09-28 2007-11-29 주식회사 하이닉스반도체 압축 테스트모드를 갖는 반도체메모리소자
KR101004683B1 (ko) * 2008-11-05 2011-01-04 주식회사 하이닉스반도체 반도체 메모리장치
US8320194B2 (en) 2008-11-05 2012-11-27 Hynix Semiconductor, Inc. Semiconductor memory device for increasing test efficiency by reducing the number of data pins used for a test

Also Published As

Publication number Publication date
KR100772718B1 (ko) 2007-11-02

Similar Documents

Publication Publication Date Title
KR101404887B1 (ko) 멀티―디바이스 시스템을 테스트하는 회로 및 방법
US6457141B1 (en) Semiconductor device with embedded memory cells
US9638751B2 (en) Parallel test device and method
US5961657A (en) Parallel test circuit for semiconductor memory device
JP2001006395A (ja) 半導体メモリ装置及びそのテストモード時の読出方法
KR20090094620A (ko) 반도체 메모리장치 및 이의 병렬 테스트방법
JP2001210095A (ja) メモリモジュール
US8867287B2 (en) Test circuit and method of semiconductor memory apparatus
KR100772718B1 (ko) 반도체메모리 장치의 데이터 압축 테스트 방법
EP1707973B1 (en) Semiconductor device and method for testing semiconductor device
KR20080080694A (ko) 메모리장치의 병렬 테스트회로 및 병렬 테스트방법
US8006143B2 (en) Semiconductor memory device and semiconductor memory device test method
JP2007272982A (ja) 半導体記憶装置およびその検査方法
JP3866345B2 (ja) 半導体記憶装置及び半導体記憶装置の試験方法
KR20130076121A (ko) 반도체 메모리 장치의 병렬 테스트 회로 및 병렬 테스트 방법
US6226211B1 (en) Merged memory-logic semiconductor device having a built-in self test circuit
US6175524B1 (en) Merged memory and logic (MML) integrated circuit devices including buffer memory and methods of detecting errors therein
JPH10106297A (ja) 半導体メモリ装置の並列ビットテスト回路
KR100780612B1 (ko) 압축 테스트모드를 갖는 반도체메모리소자
KR100537115B1 (ko) 반도체 기억 장치
US8310881B2 (en) Semiconductor device testing memory cells and test method
KR100557225B1 (ko) 반도체 메모리 장치의 데이터 입/출력 방법 및 이를 위한반도체 메모리 장치
KR100230373B1 (ko) 통합된 입출력 데이터 테스트 회로
US7428671B2 (en) Memory module with test structure
KR0183907B1 (ko) 반도체 메모리장치의 통합된 입출력 테스트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee