KR200194136Y1 - 반도체 소자의 리드 프레임 - Google Patents

반도체 소자의 리드 프레임 Download PDF

Info

Publication number
KR200194136Y1
KR200194136Y1 KR2020000003486U KR20000003486U KR200194136Y1 KR 200194136 Y1 KR200194136 Y1 KR 200194136Y1 KR 2020000003486 U KR2020000003486 U KR 2020000003486U KR 20000003486 U KR20000003486 U KR 20000003486U KR 200194136 Y1 KR200194136 Y1 KR 200194136Y1
Authority
KR
South Korea
Prior art keywords
lead
lead frame
semiconductor device
bending
semiconductor
Prior art date
Application number
KR2020000003486U
Other languages
English (en)
Inventor
김명재
Original Assignee
주식회사씨피씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사씨피씨 filed Critical 주식회사씨피씨
Priority to KR2020000003486U priority Critical patent/KR200194136Y1/ko
Application granted granted Critical
Publication of KR200194136Y1 publication Critical patent/KR200194136Y1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 반도체 소자의 리드를 절곡시키고, 리드프레임으로부터 반도체소자를 분리시키는 반도체 소자의 리드 성형방법을 개선하여 반도체 소자의 품질과 생산성을 동시에 향상시킬 수 있게 하는 반도체 소자의 리드 프레임을 제공하기 위한 것이다.
종래에 있어서의 리드 프레임은 한번의 금형 스트로크에 의해 반도체 소자를 분리시키고 절곡시킴에 따라 리드부에 과중한 하중이 집중됨에 따라 리드의 표면에 도금된 얇은 코팅층이 쉽게 박리되는 문제점으로 인하여 반도체 소자를 회로기판에 용접결합시 그 결합력이 저하되고 리드가 공기와 접촉되어 조기에 산화되는 문제점이 있었던 바, 본 고안은 다수개의 반도체 소자(1)가 다수 열로 형성된 리드프레임(2)에 있어서, 상기 리드프레임(2)에 형성된 각각의 반도체 소자(1)의 리드(10) 단부에 절취홈(30)을 형성시키는 슬리팅가공공정(3)과; 리드(10)를 하향으로 절곡시키는 1차 절곡공정(4)과; 1차절곡공정(4)을 거친 리드(10)를 다시 절곡시키는 2차절곡공정(5)과; 2차 절곡공정(5)을 마친 리드(10)를 리드프레임(2)으로부터 분리시키는 커팅공정(6)으로 리드를 성형시킴으로써, 다수의 리드 성형 금형으로 자동으로 이송시키면서 리드를 가공함에 따라 리드에 무리한 힘이 동시에 전가되는 것을 억제하여 리드의 표면에 도포된 코팅층이 박리 되는 것을 방지하여 제품의 품질을 향상시키는 효과와, 최종공정인 반도체 소자 커팅공정까지 반도체 소자가 리드프레임에 결합된 상태를 이룸에 따라 리드프레임을 각각의 공정으로 자동 이송시킬 수 있어 생산성을 향상시킬 수 있는 효과가 있는 것임.

Description

반도체 소자의 리드 프레임 {leadframes of semiconductor}
본 고안은 다수의 반도체 소자가 결합된 리드프레임에 관한 것으로서, 더욱 상세하게는 반도체 소자의 리드를 절곡시키고, 리드프레임으로부터 반도체소자를 분리시키는 반도체 소자의 리드 가공작업시 리드의 표면에 도금된 도금층이 박리되는 것을 방지할 수 있게 하여 반도체 소자의 품질을 향상시키고, 생산성을 향상시킬 수 있게 하는 반도체 소자의 리드 프레임을 제공하기 위한 것이다.
일반적으로 반도체 소자는 첨부된 도면 도 1 에 도시된바와 같이, 반도체 소자(1)의 양측으로 다수의 리드(10)가 돌출 되어 형성되며, 이와 같은 반도체 소자(1)의 리드(10)는 회로기판과의 결합을 위하여 하향으로 절곡되고, 리드(103)의 표면에는 회로기판과의 접합을 용이하게 하기 위해 도금층(11)을 형성시킨다.
이러한 소형 반도체 소자는 첨부된 도면 도 2 에 도시되는 바와 같이, 반도체 소자의 크기가 매우 작기 때문에 하나의 리드프레임(2)상에 다수개의 회로부를 형성시키고 이들을 한번의 몰딩작업으로 회로부를 감싸며, 하나의 리드프레임(2)에 형성된 각각의 반도체 소자(1)는 리드프레임(2)으로부터 분리시켜 완성된 반도체 소자를 얻게 된다.
리드프레임에 다수로 형성된 반도체 소자를 리드프레임으로부터 분리시키고 분리된 반도체 소자의 리드를 절곡시키는 공정을 리드 성형공정이라 한다.
종래에 있어서의 리드성형방법은 첨부된 도면 도 3 에 도시되는 바와 같이, 다수열의 반도체 소자(1)가 형성된 리드프레임(2)을 리드(10)를 가공할 금형의 길이로 절단시키는 1차 절단공정(100)과, 절단된 리드프레임을 단일열로 세절시키는 세절공정(101)을 거쳐 리드(10)성형의 준비작업을 완료한다.
이렇게 동일한 길이와 폭을 가지는 리드프레임(2)을 리드 가공 금형으로 이동시켜 리드(10)를 하향으로 절곡시키는 1차 성형공정(110)과, 1차 성형공정을 거친 리드프레임(2)을 다음의 리드 가공 금형으로 이동시켜 리드를 절곡시키는 2차 성형공정(111)과, 2차 성형공정을 통과한 리드프레임(2)을 또 다른 리드 가공 금형으로 이동시켜 리드프레임(2)으로부터 반도체 소자(1)를 분리시키는 커팅공정(112)거쳐 완성된 반도체 소자(1)를 얻게 되는 것이다.
이와 같은 종래의 반도체 리드 성형방법은 다수의 공정을 거치면서 리드를 가공시킴에 따라 그 생산성이 극히 저조한 문제점이 있는 것이다.
이와 같은 문제점을 해결하기 위하여 본 출원인은 1995년 9월 21일자 소형 반도체 부품의 가공장치(대한민국특허등록 184104호)를 출원하여 등록 받은 바 있다.
상기 선 출원 발명은 다수의 반도체 소자가 형성된 리드프레임을 리드 가공 금형에 자동 공급시키면서 리드프레임으로부터 각각의 리드를 절단시키는 동시에 절단된 리드를 하향으로 절 곡시켜 완성된 반도체 소자를 생산하는 장치에 관한 기술이다.
이와 같은 선 출원 발명은 한번의 금형 스트로크에 의해 리드프레임에 형성된 다수의 반도체 소자를 분리시키고 리드를 절곡 성형시킴에 따라 반도체 소자의 생산성을 대폭적으로 향상시킬 수 있는 효과를 가진다.
그러나 선 출원 발명에 의한 리드성형방법은 한번의 금형 스트로크에 의해 반도체 소자를 분리시키고 절곡시킴에 따라 리드부에 과중한 하중이 집중됨에 따라 리드의 표면에 도금된 얇은 코팅층이 쉽게 박리 되는 문제점이 있다.
이와 같이 리드의 표면에 도금된 얇은 코팅층이 박리 되면 반도체 소자를 회로기판에 용접결합시 그 결합력이 저하되고 리드가 공기와 접촉되어 조기에 산화되는 문제점을 발생시키게 되는 것이다.
본 고안은 전술한 문제점을 해결하기 위해 안출된 것으로서, 본 고안은 반도체 소자의 리드를 절곡시키고, 리드프레임으로부터 반도체소자를 분리시키는 리드 성형가공시 리드의 표면에 도금된 도금층이 박리되는 것을 방지할 수 있게 하여 반도체 소자의 품질을 향상시킬 수 있게 하는 동시에 반도체 소자의 생산성을 향상시킬 수 있게 하는 반도체 소자의 리드 프레임을 제공함에 그 목적이 있다.
본 고안은 상기와 같은 목적을 달성하기 위해서 다음과 같이 구성된다. 즉, 본 고안은 다수개의 반도체 소자가 다수 열로 형성된 리드프레임에 있어서, 상기 리드프레임에 형성된 각각의 반도체 소자의 리드 단부에 절취홈을 형성시켜 구성되는 것에 특징을 둔 것이다.
도 1 은 일반적인 반도체 소자를 도시한 사시도
도 2 는 일반적인 리드프레임을 도시한 평면도
도 3 은 종래에 있어서의 리드 성형공정을 도시한 공정도
도 4 는 본 고안에 따른 리드 성형공정을 도시한 공정도
도 5 는 본 고안의 다른 실시 예의 성형공정을 도시한 공정도
<도면의 주요 부분에 대한 부호의 설명>
1. 반도체 소자 2. 리드프레임
3. 슬리팅공정 4. 1차 절곡공정
5. 2차 절곡공정 6. 커팅공정
10. 리드 11. 코팅층
30. 절취홈
이하에서는 첨부 도면을 참조하여 본 고안의 바람직한 실시 예를 상세히 설명하기로 한다.
첨부된 도면 도 4 는 본 고안에 따른 반도체 소자의 리드 성형공정을 도시한 공정도이다.
도 4 에 도시된 바와 같이, 본 고안의 리드 성형방법은 다수개의 반도체 소자(1)가 다수 열로 형성된 리드프레임(2)에 있어서, 상기 리드프레임(2)에 형성된 각각의 반도체 소자(1)의 리드(10) 단부에 절취홈(30)을 형성시켜 구성되는 것이다.
각각의 리드(10)단부에 절취홈(30)을 형성시킴에 있어서는 첨부된 도면 도 5 에 도시되는 바와 같이, 리드프레임(2)에 성형되는 반도체 소자(1)의 배치에 따라 다양하게 변형시켜 형성시킬 수 있다.
즉, 반도체 소자(1)가 2개씩 묶어지도록 절취홈(30)을 형성시킬 수도 있고, 2∼8개까지 다양하게 묶어지도록 형성시킬 수 있다.
또한 상기 절취홈(30)은 반도체 소자(1)의 배열 특성에 따라 지그재그형상으로 형성시킬 수도 있다.
이와 같은 본 고안은 리드프레임에 절취홈(30)을 형성시킴에 있어서는 다수개의 반도체 소자(1)가 다수 열로 형성된 리드프레임(2)을 슬리팅 가공공정(3)의 금형으로 이송시켜 리드(10)의 단부에 절취홈(30)을 형성시킨다.
본 고안의 리드프레임은 리드프레임(2)으로부터 반도체 소자(1)를 완전히 분리시키는 공정을 마칠 때까지 리드프레임(2)의 양측 단에 이송구멍(20)이 존재함에 따라 모든 공정으로 리드프레임(2)을 자동 이송시킬 수 있는 것이다.
슬리팅 가공공정(3)을 마친 리드프레임(2)은 1차 절곡공정(4)의 금형으로 자동 공급되고 금형에 의해 리드(10)가 하향으로 절곡된다.
이때 상기 리드(10) 단부에 형성된 절취홈(30)은 리드(10)가 하향으로 절곡됨에 따라 리드프레임(2)으로부터 이격되어 벌어지게 된다.
1차 절곡공정(4)을 마친 리드 프레임(2)은 2차 절곡공정(5)의 금형으로 자동 이송되고 금형에 의해 리드(10)가 2차로 절곡된다.
2차 절곡공정(5)을 마친 반도체 소자(1)의 리드(10)는 2단으로 절곡되어 회로기판에 결합시킬 수 있는 형상을 이룬다.
이와 같은 리드 프레임(2)을 커팅공정(6)으로 이송시키고 커팅금형으로써 다수의 반도체 소자(1)를 리드프레임(2)으로부터 분리시켜 완성된 반도체 소자를 얻게 되는 것이다.
본 고안은 전술한 실시 예에 국한되지 않고 본 고안의 기술사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수가 있다.
이상에서와 같이 본 고안에 따르면 리드프레임에 형성된 반도체 소자의 리드를 성형시킴에 있어서 다수의 리드 성형 금형으로 자동으로 이송시키면서 리드를 가공함에 따라 리드에 무리한 힘이 동시에 전가되는 것을 억제하여 리드의 표면에 도금된 얇은 코팅층이 박리 되는 것을 방지하여 제품의 품질을 향상시키는 효과가 있는 것이다.
또한 최종공정인 반도체 소자 커팅공정까지 반도체 소자가 리드프레임에 결합된 상태를 이룸에 따라 리드프레임을 각각의 공정으로 자동 이송시킬 수 있어 생산성을 향상시킬 수 있는 효과가 있는 것이다.

Claims (3)

  1. 다수개의 반도체 소자(1)가 다수 열로 형성된 리드프레임(2)에 있어서, 상기 리드프레임(2)에 형성된 각각의 반도체 소자(1)의 리드(10) 단부에 절취홈(30)을 형성시켜 구성됨을 특징으로 하는 반도체 소자의 리드프레임.
  2. 제 1 항에 있어서, 상기 절취홈(30)이 2∼8개의 범위 내에서 반도체 소자(1)를 묶어지게 절취홈(30)을 형성시킴을 특징으로 하는 반도체 소자의 리드프레임.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 절취홈(30)이 지그재그형상으로 형성됨을 특징으로 하는 반도체 소자의 리드 프레임.
KR2020000003486U 2000-02-10 2000-02-10 반도체 소자의 리드 프레임 KR200194136Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020000003486U KR200194136Y1 (ko) 2000-02-10 2000-02-10 반도체 소자의 리드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020000003486U KR200194136Y1 (ko) 2000-02-10 2000-02-10 반도체 소자의 리드 프레임

Publications (1)

Publication Number Publication Date
KR200194136Y1 true KR200194136Y1 (ko) 2000-09-01

Family

ID=19641309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020000003486U KR200194136Y1 (ko) 2000-02-10 2000-02-10 반도체 소자의 리드 프레임

Country Status (1)

Country Link
KR (1) KR200194136Y1 (ko)

Similar Documents

Publication Publication Date Title
US6924548B2 (en) Semiconductor device and its manufacturing method with leads that have an inverted trapezoid-like section
CN103325699B (zh) 半导体器件的制造方法
KR200194136Y1 (ko) 반도체 소자의 리드 프레임
KR100322157B1 (ko) 반도체 소자의 리드 성형방법
US5074139A (en) Roll forming of semiconductor component leadframes
JPS6244422B2 (ko)
US6653169B2 (en) Packaged semiconductor and process for manufacturing the same
JP2700902B2 (ja) リードフレームの製造方法
JP4330980B2 (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置
JP7342751B2 (ja) 導電線の製造方法
JPH04103154A (ja) 半導体装置及びその製造方法及びその実装方法
WO2024072215A1 (en) Lead forming device for forming an electronic component lead and a method for forming an electronic component lead
KR100331292B1 (ko) 반도체패키지의리드를굽힘가공하는방법
JPH04280661A (ja) 半導体装置用リードフレームの製造方法
JPH03129863A (ja) リード成形金型
KR940004590Y1 (ko) 리드프레임
JPH0444255A (ja) リードフレームの製造方法
JP3398217B2 (ja) リードフレームの製造方法
JPH1022432A (ja) リードフレームの製造方法
KR100726041B1 (ko) 두께 제어에 의한 리드프레임 제조방법 및 그 장치
JPH03188655A (ja) リードフレームの製造方法
KR100523914B1 (ko) 골드리본이 프리-디자인된 와이어 본딩용 테이프 및 이를 이용한 와이어 본딩 방법
KR0123314Y1 (ko) 반도체 제조장비에 있어서의 더블 포밍장치
JPH0638461B2 (ja) 半導体装置用リードフレームの製造方法
JPH04114457A (ja) リードフレームの製造方法

Legal Events

Date Code Title Description
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030520

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee