KR200193428Y1 - 파워 오프시 액정표시장치의 디씨 쇼크 방지회로 - Google Patents

파워 오프시 액정표시장치의 디씨 쇼크 방지회로 Download PDF

Info

Publication number
KR200193428Y1
KR200193428Y1 KR2019940034100U KR19940034100U KR200193428Y1 KR 200193428 Y1 KR200193428 Y1 KR 200193428Y1 KR 2019940034100 U KR2019940034100 U KR 2019940034100U KR 19940034100 U KR19940034100 U KR 19940034100U KR 200193428 Y1 KR200193428 Y1 KR 200193428Y1
Authority
KR
South Korea
Prior art keywords
power
liquid crystal
crystal display
circuit
signal
Prior art date
Application number
KR2019940034100U
Other languages
English (en)
Other versions
KR960025890U (ko
Inventor
권기진
Original Assignee
김순택
삼성에스디아이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김순택, 삼성에스디아이주식회사 filed Critical 김순택
Priority to KR2019940034100U priority Critical patent/KR200193428Y1/ko
Publication of KR960025890U publication Critical patent/KR960025890U/ko
Application granted granted Critical
Publication of KR200193428Y1 publication Critical patent/KR200193428Y1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Abstract

이 고안은 파워 오프시 액정표시장치의 디씨 쇼크 방지회로에 관한 것으로, 액정표시장치 모듈을 구동하다가 파워오프를 할 때 시그널과 디씨 소스(DC Source)의 타이밍 차이로 인해 발생하는 디씨 쇼크 라인을 최소화 하는 파워 오프시 액정표시장치의 디씨 쇼크 방지회로에 관한 것이다.

Description

파워 오프시 액정표시장치의 디씨 쇼크 방지회로
제1도는 종래의 엑스축 드라이버의 구조도.
제2도는 종래의 와이축 드라이버의 구조도.
제3도는 종래의 드라이버 입력전압간의 전압 관계도.
제4도는 종래의 파워 오프시의 전압 파형도.
제5도는 이 고안의 실시예에 따른 파워 오프시 액정표시장치의 디씨 쇼크 방지회로의 블럭 구성도.
제6도는 이 고안의 실시예에 따른 파워 오프시 액정표시장치의 디씨 쇼크 방지회로의 파워 감지회로의 상세회로도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 세트 구동회로 2 : 파워 감지회로
3 : 앤드게이트 4 : 엑스축 드라이버
5 : 와이축 드라이버 R1,R2 : 저항
C : 커패시터 21 : 차동증폭기
이 고안은 파워 오프시 액정표시장치의 디씨 쇼크 방지회로에 관한 것으로 더욱 상세하게 말하자면, 액정표시장치 모듈을 구동하다가 파워오프를 할 때 시그널과 디씨 소스(DC Source)의 타이밍 차이로 인해 발생하는 디씨 쇼크를 최소화하는 파워 오프시 액정표시장치의 디씨 쇼크 방지회로에 관한 것이다.
화상정보시대에 있어서, 정보전달의 최대 담당자인 표시장치에 많은 기대가 모아지고 있으며 이로인해 지금까지의 음극선관을 대신한 각종 평면표시장치가 개발되어 급속히 보급되기 시작하고 있다.
그중에서도 액정표시장치는 극도로 경량으로 박형, 저가 저소비 전력구동으로 집적회로와의 정합성이 좋은 점등의 특징을 가져 랩 톱 컴퓨터나 포켓 컴퓨터의 표시외에 차량적재용, 칼라 텔레비젼 화상용으로서 그 용도를 확대하고 있다.
일반적으로 액정표시장치 구동에 사용되는 드라이버는 2종류로 구성되어 있다. 그중 하나는 엑스(X)축 시그널을 구동하는 스캐닝 드라이버이고, 나머지 하나는 와이(Y)축 시그널을 구동하는 데이타 드라이버이다.
제1도 및 제2도에 종래의 엑스축 및 와이축드라이버의 구조가 도시되어 있고, 제3도에 제1도 및 제2도의 전압간의 관계가 도시되어 있다.
통상적인 구동상태에서 아래와 같은 경우가 존재한다.
1. 디스플레이 신호(disp)=하이(“H”)인 경우
엑스축 드라이버=V1인 경우 : 와이축 드라이버=V6
엑스축 드라이버=V6인 경우 : 와이축 드라이버=V1
엑스축 드라이버=V2인 경우 : 와이축 드라이버=V3
엑스축 드라이버=V5인 경우 : 와이축 드라이버=V4
2. 디스플레이 신호(disp)=하이(“L”)인 경우
엑스축 드라이버=V1, : 와이축 드라이버=V1
상기와 같은 전압이 1/프레임주파수(f)(일반적으로 f=70~110 헤르쯔) 주기로 변화되면서 액정표시장치에 인가되고 있다.
종래에는 파워 절감 및 액정표시장치 보호를 위해 구동회로의 중앙처리장치(CPU)에서 로우 신호를 출력하여 디스플레이 오프를 하는 기능을 가지고 있었다.
상기에서 로우신호를 출력하는 이유는 같은 레벨의 두 전압이 출력되므로 전압차가 작기 때문이다.
상기한 디스플레이 오프 기능은 전원이 있을 때만 사용가능하다. 그 이유는 중앙처리장치가 작동하여 디스플레이 오프 신호를 액정표시장치에 보내주기 때문이다.
그러나, 중앙처리장치는 임의의 순간에 발생하는 파워 오프를 인식하지 못하기 때문에 디스플레이 오프 기능은 작동하지 못하며, 제4도에 도시되어 있는 바와 같이 입력전압(V1)과 기준전압(Vee)의 변화가 중지된 상태에서 기준전압(Vee)이 공급되므로 특정 액정표시장치에 장기간(영역1) 디씨(DC) 전압(Vee)이 공급되어 액정표시장치에 무리를 주고 화질을 저하시키는 단점이 있었다.
그러므로 본 고안의 목적은 종래의 단점을 해결하기 위한 것으로 파워 오프시에도 디스플레이 오프 기능을 할 수 있도록 하여 액정표시장치에 무리를 주지 않는 파워 오프시 액정표시장치의 디씨 쇼크 방지회로를 제공하고자 하는데 있다.
상기의 목적을 달성하고자 하는 이 고안의 구성은, 액정표시장치를 구동하기 위한 세트 구동회로와; 파워오프시에 디스플레이 오프 신호를 출력하기 위한 파워 감지회로와; 상기 세트 구동회로와 파워 감지회로로부터의 신호를 논리곱하여 출력하는 앤드게이트와; 상기 앤드게이트로 부터의 디스플레이 오프신호를 받아 액정표시장치로 디스플레이 오프신호를 전달해 주기 위한 드라이버로 이루어진다.
상기 구성에 의하여 이 고안을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.
제5도는 이 고안의 실시예에 따른 파워 오프시 액정표시장치의 디씨 쇼크 방지회로의 구성 블럭도이고, 제6도는 이 고안의 실시예에 따른 파워 오프시 액정표시장치의 디씨 쇼크 방지회로의 파워 감지회로의 회로도이다.
제5도에 도시되어 있듯이, 이 고안의 실시예에 따른 파워 오프시 액정표시장치의 디씨 쇼크 방지회로의 구성은, 액정표시장치를 구동하기 위한 세트 구동회로(1)에 파워오프시에 디스플레이 오프 신호를 출력하기 위한 파워 감지회로(2)가 연결되고, 상기 파워 감지회로(2)의 출력과 세트 구동회로(1)의 다른 출력이 앤드 게이트(3)의 입력이 되며, 그 출력은 액정표시장치(6)의 엑스축 드라이버(4)와 와이축 드라이버(5)에 연결되는 구조로 이루어진다.
제6도에 도시되어 있듯이, 상기한 파워 감지회로(2)의 구성은, 세트 구동회로(1)의 드레인전압(Vdd)과 접지(GND)를 두개의 입력으로 하여 두개의 저항(R1, R2)과, 커패시터(C)와, 차동증폭기(21)로 이루어진다.
상기 구성에 의한 이 고안의 실시예에 따른 파워 오프시 액정표시장치의 디씨 쇼크 방지회로의 작용은 다음과 같다.
먼저 사용자에 의해 전원이 인가되면 이 고안의 실시예에 따른 파워 오프시 액정표시장치의 디씨 쇼크 방지회로의 동작이 시작된다.
동작이 시작되면, 세트 구동회로(1)의 신호들이 출력되어 액정표시장치에 정보들이 표시된다.
이때 파워 감지회로(2)의 드레인전압(Vdd) 입력은 약 5V 정도이고, 접지는 0V이며, 출력은 5V 정도이다.
사용자가 사용을 끝낸 후에 파워를 오프하면, 파워 감지회로(2)의 드레인전압(Vdd)이 떨어진다.
드레인전압(Vdd)이 약 4V 정도로 떨어지는 순간에 파워 감지회로(2)의 차동증폭기(21)의 출력은 0V가 된다.
상기 파워 감지회로(2)의 0V 출력은 디스플레이 오프(disp off)신호이며, 앤드게이트(3)로 입력되고, 앤드게이트(3)의 출력은 0V가 된다.
상기 앤드게이트(3)의 출력은 액정표시장치(6)의 엑스축 드라이버(4)와 와이축 드라이버(5)에 전달되어 상기 두 드라이버(4,5)간의 전압차가 없어 쇼크가 방지된다.
상기의 앤드게이트(3)의 다른 한쪽 입력은 세트 구동회로(1)로부터 전원이 켜져 있는 상태에서 디스플레이 오프신호(DISP off)를 받아들여 파워세이빙모드 기능을 수행할 수도 있다.
이상에서와 같이 이 고안의 실시예에서, 파워 오프시에 디스플레이 오프기능을 할 수 있도록 하여 액정표시장치에 무리를 주지 않는 잇점을 가진 파워 오프시 액정표시장치의 디씨 쇼크 방지회로를 제공할 수 있다.

Claims (3)

  1. 액정표시장치를 구동하기 위한 세트 구동회로(1)와; 파워오프시에 디스플레이 오프 신호를 출력하기 위한 파워 감지회로(2)와; 상기 세트 구동회로(1)와 파워 감지회로(2)로부터의 신호를 논리곱하여 출력하는 앤드게이트(3)와; 상기 앤드게이트(3)로 부터의 디스플레이 오프신호를 받아 액정표시장치로 디스플레이 오프신호를 전달해 주기 위한 드라이버로(4,5)로 구성되어 짐을 특징으로 하는 파워 오프시 액정표시장치의 디씨 쇼크 방지회로.
  2. 제1항에 있어서, 상기한 파워 감지회로(2)의 구성은, 세트 구동회로의 드레인전압(Vdd)과 접지(GND)를 두개의 입력으로 하여 두개의 저항(R1, R2)과, 커패시터(C)와, 차동증폭기(21)로 이루어짐을 특징으로 하는 파워 오프시 액정표시장치의 디씨 쇼크 방지회로.
  3. 제1항에 있어서, 상기의 앤드게이트(3)의 다른 한쪽 입력은 세트 구동회로(1)로부터 전원이 켜져 있는 상태에서 디스플레이 오프신호(DISP off)를 받아들여 파워세이빙모드 기능을 수행하는 것을 특징으로 하는 파워 오프시 액정표시장치의 디씨 쇼크 방지회로.
KR2019940034100U 1994-12-14 1994-12-14 파워 오프시 액정표시장치의 디씨 쇼크 방지회로 KR200193428Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940034100U KR200193428Y1 (ko) 1994-12-14 1994-12-14 파워 오프시 액정표시장치의 디씨 쇼크 방지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940034100U KR200193428Y1 (ko) 1994-12-14 1994-12-14 파워 오프시 액정표시장치의 디씨 쇼크 방지회로

Publications (2)

Publication Number Publication Date
KR960025890U KR960025890U (ko) 1996-07-22
KR200193428Y1 true KR200193428Y1 (ko) 2000-09-01

Family

ID=19401388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940034100U KR200193428Y1 (ko) 1994-12-14 1994-12-14 파워 오프시 액정표시장치의 디씨 쇼크 방지회로

Country Status (1)

Country Link
KR (1) KR200193428Y1 (ko)

Also Published As

Publication number Publication date
KR960025890U (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
KR100381883B1 (ko) 디스플레이 장치, 소비 전력을 감소시킬 수 있는 휴대용전자 장치 및 디스플레이 장치 구동 방법
KR100747684B1 (ko) 전원 시퀀스장치 및 그 구동방법
KR101480313B1 (ko) 액정표시장치
US20020080133A1 (en) Discharging apparatus for liquid crystal display
KR100705628B1 (ko) 액정표시장치의 구동회로
MY135943A (en) Drive circuit for liquid crystal display cell
KR100363828B1 (ko) 액정 표시 장치
KR100843383B1 (ko) 집적 아모퍼스실리콘계 박막트랜지스터 드라이브열을 갖는액정표시장치
TW200407591A (en) Sample hold circuit and image display device using such sample hold circuit
JP3534519B2 (ja) Ｔｆｔ液晶表示装置の駆動回路
KR200193428Y1 (ko) 파워 오프시 액정표시장치의 디씨 쇼크 방지회로
KR100430098B1 (ko) 액정패널 구동장치
JP3519870B2 (ja) 液晶表示装置
JPH04195123A (ja) アクティブマトリクス表示装置
KR100537886B1 (ko) 게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정표시장치
KR100421486B1 (ko) 게이트 하이전압 발생장치
JP2000134047A (ja) 信号レベル変換回路
JP3343098B2 (ja) アクティブマトリクス表示装置
EP1249819A3 (en) Display device
KR100495805B1 (ko) 게이트온전압발생회로
KR100448938B1 (ko) 박막 트랜지스터 액정 표시 장치의 구동 장치
KR101217158B1 (ko) 액정표시장치
WO2004003882A8 (en) System for driving columns of a liquid crystal display
JPH06324305A (ja) アクティブマトリクス型表示装置およびその駆動方法
JP2003195831A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20090528

Year of fee payment: 10

EXPY Expiration of term