KR20010108157A - 이온전류밀도 측정방법 및 측정장치 및 반도체디바이스제조방법 - Google Patents

이온전류밀도 측정방법 및 측정장치 및 반도체디바이스제조방법 Download PDF

Info

Publication number
KR20010108157A
KR20010108157A KR1020017009586A KR20017009586A KR20010108157A KR 20010108157 A KR20010108157 A KR 20010108157A KR 1020017009586 A KR1020017009586 A KR 1020017009586A KR 20017009586 A KR20017009586 A KR 20017009586A KR 20010108157 A KR20010108157 A KR 20010108157A
Authority
KR
South Korea
Prior art keywords
conductor
region
insulator
semiconductor
current density
Prior art date
Application number
KR1020017009586A
Other languages
English (en)
Other versions
KR100448529B1 (ko
Inventor
미세노부유키
우스이타테히로
이케가와마사토
노지리카즈오
츠노쿠니카즈유키
오노테츠오
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR20010108157A publication Critical patent/KR20010108157A/ko
Application granted granted Critical
Publication of KR100448529B1 publication Critical patent/KR100448529B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

본 발명은 이온측정방법 및 측정장치를 및 반도체디바이스제조방법에 관한 것으로서 절연체(6)상에 설치된 반도체 또는 도체(1)와 그 위에 형성되고 국소적으로 그 두께가 얇게 된 영역을 구비하는 절연체(2)와 절연체(2)상에 설치된 제 2 도체(4)와 반도체 또는 도체(1)혹은 제 2 도체(4)중 어느 한 쪽은 그 표면에서 대략 전입체각이 이루는 제 1 영역과, 다른쪽은 그 표면에서 이루는 입체각이 상기 제 1 영역보다도 작게 된 제 2 영역을 구비하는 웨이퍼를 플라즈마에 노출하여 반도체 또는 도체(1)와 제 2 도체(4)에 전압을 인가하여 절연체(2)가 절연파괴에 이르는 시간을 측정하고 상기에 필요한 전하와 제 2 도체(4)의 표면에 노출한 면적에 의해 이온전류밀도를 구한다.
따라서 웨이퍼에 입사하는 이온전류밀도를 웨이퍼상에서 측정가능하고 양산에 적합한 것으로 하는 것이 가능하다.

Description

이온전류밀도 측정방법 및 측정장치 및 반도체디바이스 제조방법{ION CURRENT DENSITY MEASURING METHOD AND INSTRUMENT AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD}
반도체디바이스의 제조에 있어서 특히 플라즈마를 이용하는 웨이퍼처리장치에 있어서는 웨이퍼에 입사하는 이온의 전류밀도 및 그 분포는 에칭 혹은 퇴적(Deposition)의 속도 및 그 균일성 혹은 소자의 손상등 그 처리의 성질을 결정하는 중요한 요인이다.
이온전류밀도를 측정하기에는 프로브법으로 불리우는 수법이 알려져 있고, 예를들면 쯔쯔이 신야 저서 : 플라즈마 기초공학, 1986년 5월 30일 제 1판 발행의 제 3장에 기재되어 있다. 상기는 이온전류 밀도를 측정하고 싶은 영역에 프로브를 삽입하고, 프로브에 인가된 전압에 의해 바르게 대전(electrification) 한 이온을 선택적으로 측정부에 인입하여 이온전류밀도를 측정하는 것이다.
또한, 웨이퍼에 세공을 실시하여 이온전류를 측정하는 것으로는 예를들면 일본국특개평80213374호 공보를 들수 있다.
상기 종래의 기술은 플라즈마중에 임의의 위치에 이온전류밀도를 측정할 수 있는 이점이 있는 반도체디바이스의 양산에 이용되는 플라즈마 처리에 있어서는 프로브의 삽입에 의해 금속오염과 이물이 발생하는 위험, 혹은 양산장치에 전기배선용 포트를 설치할 필요가 있는 등 프로브의 삽입에 의한 이온전류밀도측정은 곤란하였다.
일본국특개평8-213374호 공보에 기재한것은 원리적으로 상기 프로브를 웨이퍼에 삽입한 것이기 때문에 전압제어 혹은 신호취출을 위한 전기배선을 웨이퍼로부터 플라즈마처리장치의 외측까지 설치할 필요가 있고 양산장치에 적합하다고 하기는 어렵다.
본 발명의 목적은 플라즈마 처리장치에 배선을 통하거나 웨이퍼 혹은 웨이퍼지지구에 특수한 세공을 실시하는 경우 없이 웨이퍼에 입사하는 이온의 전류밀도를 측정하고 양산에 적합한 이온전류밀도 측정방법 및 측정장치및 반도체디바이제조방법을 제공하는 것이다.
본 발명은 에칭과 CVD등의 플라즈마처리에 있어서, 플라즈마의 특성중 하나인 웨이퍼에 입사하는 이온전류밀도 및 그 분포를 측정하는 전류밀도측정방법 및 측정장치 및 반도체디바이스제조방법에 적절하다.
도 1 은 본 발명의 한 실시 형태에 의한 이온전류밀도 측정장치를 나타내는 상면도이다.
도 2 는 도 1의 A-A의 단면도이다.
도 3 은 도 1의 C-C의 단면도이다.
도 4 는 도 2의 파선부분의 확대단면도이다.
도 5 는 본 발명의 다른 실시형태에 의한 이온전류밀도 측정장치를 웨이퍼상에 배치한 상태를 나타내는 평면도이다.
도 6 은 본 발명의 또 다른 한 실시형태에 의한 에칭장치에 있어서의 전류밀도 측정방법을 나타내는 플로챠트도이다.
도 7 은 본 발명의 또 다른 실시형태에 의해 이온전류밀도 측정장치를 나타내는 상면도이다.
도 8 은 도 7의 B-B 단면도이다.
상기 목적을 달성하기 위하여 본 발명은 절연체상에 설치된 반도체 또는 도체와, 상기 반도체 또는 도체상에 형성되고 국소적으로 그 두께가 얇게 된 영역을 구비하는 절연체와 상기 절연체상에 설치된 제 2 도체와 상기반도체 또는, 도체 혹은 상기 제 2 도체중 어느 한쪽은 그 표면에서 대략 전입체각을 이루는 제 1 영역과 다른쪽은 그 표면에서 이루는 입체각이 상기 제 1 영역 보다도 작게 된 제 2 영역을 구비하는 상기 웨이퍼를 상기 프라즈마에 노출하여, 상기 반도체 또는 도체와 상기 제 2의 도체에 전압을 인가하여 상기절연체가 절연파괴에 이르는 시간을 측정하고 상기 절연체가 상기 전압에 응하여 절연파괴에 이르기에 필요한 전하와, 상기 제 2 도체표면에 노출한 면적에 의해 이온전류밀도를 구하는 것이다.
상기에 의해 반도체 또는 도체 혹은 제 2 도체중 어느 한 쪽은 상기 표면에서 대량 전입체각이 이루는 제 1 영역과 다른쪽은 그 표면에서 이루는 입체각이 제 1 영역보다도 작게 이룬 제 2 영역을 구비하므로, 제 1 영역에는 평균적으로 전자와 이온이 동일한 플럭스(flux)만 도달하고 제 2 영역에는 운동에너지가 높은 이온 플럭스가 동일 입방적인 거동을 나타내고 운동에너지가 낮은 전자플럭스보다도 크게 이루어진다. 따라서 제 2의 도체는 반도체 또는 도체에 대해서 정의 전위가되고 절연체의 국소적으로 그두께가 얇게 이루어진 영역을 전류가 흐른다.
그리고, 플라즈마의 이온전류밀도는 상기의 웨이퍼를 플라즈마에 노출하여 반도체 또는 도체와 제 2 도체에 전압을 인가하여 절연체가 절연파괴에 이르는 시간을 측정하고 또한, 절연체가 절연파괴에 도달할 때 필요한 전하와 제 2 도체의 표면에 노출한 면적에 의해 구할 수 있는 것이 가능하다. 따라서, 웨이퍼에 입사하는 이온의 전류밀도를 웨이퍼상에서 웨이퍼 혹은 웨이퍼지지구에 특수한 세공을 실시하지 않고 측정할 수 있고 양산에 적합한 것으로 하는 것이 가능하다.
또한, 본 발명은 절연체상에 설치된 반도체 또는 도체와 상기 반도체 또는 도체상에 형성되고 국소적으로 그 두께가 얇게 형성된 영역을 구비하는 절연체와, 상기 절연체상에 설치된 제 2 도체와 상기 반도체 또는 도체 혹은 상기 제 2 도체중 어느 한쪽은 그 표면에서 대략 전입체각이 이루는 제 1 영역과 상기 반도체 또는 제 도체 혹은 상기 제 2 도체의 다른쪽은 그 표면이 이루는 입체각이 상기 제 1 영역 보다도 작게 형성된 제 2 영역을 구비하는 상기 웨이퍼를 일정시간 상기 플라즈마에 노출한 후에 상기 플라즈마에 노출되지 않는 상태에서 상기 반도체 또는, 도체와 상기 제 2 도체에 전압을 인가하여 상기 절연체가 절연파괴에 도달하는 전하를 구하고 상기 절연체가 상기 전압에 따라서 절연파괴에 도달하기에 필요한 전하와 상기 제 2 도체의 표면에 노출한 면적에 의해 이온전류밀도를 구하는 것이다.
또한, 본 발명은 절연체상에 설치된 반도체 또는 도체와 상기 반도체 또는 도체상에 형성되고 국소적으로 그 두께가 얇게 형성된 영역을 구비하는 절연체와 상기 절연체상에 설치된 제 2 도체와 상기 반도체 또는 도체 혹은 상기 제 2 도체 중 어느 한쪽은 그 표면에서 대략 전입체각이 이루는 제 1 영역과 상기 반도체 또는 도체 혹은, 상기 제 2 도체의 다른쪽은 그 표면이 이루는 입체각이 상기 제 1 영역보다도 작게 형성된 제 2 영역을 구비하는 상기 웨이퍼를 일정시간 상기 플라즈마에 노출한 후에 사이 반도체 또는 도체와, 상기 제 2 도체의 용량 대(對) 전압특성을 측정하고 상기 플라즈마에 노출하기 전의 용량 대 전압특성을 측정하고 상기 플라즈마에 노출하기 전의 용량 대 전압특성에서, 상기 국소적으로 얇게 형성된 영역을 흐르는 전류를 산출하고 상기 제 2 도체의 표면에 노출한 면적에 의해 이온전류밀도를 구하는 것이다.
또한, 본 발명은 웨이퍼를 플라즈마처리장치의 소정의 위치에 설치하고 플라즈마에 노출할 때의 이온전류밀도를 측정하는 이온전류밀도측정장치에 있어서 절연체상에 설치된 반도체 또는 도체와, 상기 반도체 또는 도체상에 형성되고 국소적으로 그 두께가 얇게 형성된 영역을 가지는 절연체와, 상기 절연체상에 설치된 제 2 도체와 상기 반도체 또는 도체 혹은 상기 제 2 도체 중 어느 한쪽은 그 표면에서 대략 전입체각이 이루는 제 1 영역과 다른쪽은 그 표면에서 이루는 입체각이 상기 제 1 영역보다도 작게 형성된 제 2 영역을 구비하는 상기 웨이퍼를 구비하고, 상기 절연체의 상기 국소적으로 그 두께가 얇게 형성된 영역을 흐르는 전류를 측정하는 것에 의해 이온전류밀도를 구하는 것이다.
또한, 본 발명은 플라즈마처리장치의 이온전류밀도분포를 측정하고 측정된 그 분포가 기준이 되는 이온전류밀도분포에 대해서 적합성을 가지는가의 여부를 확인하여 반도체디바이스가 제조되는 것이다.
상기에 의해 반도체디바이스를 제조할 때 이온전류밀도분포를 측정하고, 측정된 그 분포가 기준이 되는 이온전류밀도분포에 대해서 적합성을 가지는 것을 확인하므로 반도체디바이스의 양산에 있어서 양산품을 파괴하여 점검할 필요가 없다.
또한, 본 발명은 반도체 또는 도체와 상기 반도체 또는 도체상에 형성되어 국소적으로 그 두께가 얇게 형성된 영역을 구비하는 절연체와 상기 절연체상에 설치된 제 2 도체와 상기 반도체 또는 도체 혹은 상기 제 2 도체 중 어느 한쪽은 그 표면에서 위치하는 입체각이 다른 영역보다도 작게 형성된 제 2 영역을 구비하는 웨이퍼를 플라즈마에 노출하는 것에 의해 상기 플라즈마의 이온전류밀도를 측정하고반도체디바이스가 제조되는 것이다.
또한, 본 발명은 웨이퍼상에 이온과 전자가 입사되는 제 1 영역과 이온은 입사되지만 전자는 입사하지 않는 제 2 영역을 작성하고 웨이퍼를 플라즈마에 노출하여 제 1 영역과 제 2 영역을 이용하여 플라즈마의 이온전류밀도를 측정하고 반도체디바이스를 제조하는 것이다.
이하 본 발명의 실시형태를 도면을 참조하여 설명한다.
제 1도는 웨이퍼상에 형성된 이온전류밀도측정장치를 나타내고 도에 있어서, 절연체(6)상에 설치된 반도체 또는 도체로서 실리콘(1)이 설치되고 그 위에 형성된국소적으로 그 두께가 ㎚이하의 영역을 구비하는 절연체로서 산화실리콘막(2)이 형성되어 있다. 산화실리콘막(2)의 두께의 얇은 영역에 접하는 실리콘(1)의 영역은 불순물농도는 낮게 유지되어 있지만, 그 이외의 영역은 불순물의 삽입등에 의해 불순물농도를 높게하여 저항률이 작게 되어 있다. 실리콘(1)의 산화실리콘막(2)의 얇은 영역에 접하는 영역은 불순물의 농도가 낮은 반도체로 형성하고 있고 그 외 영역은 별도의 도체재료로 형성하여 두어도 용이하다.
산화실리콘막(2)위에는 제 2 도체로서 도체막(4)이 형성되어 있다. 도체막(4)에서는 도전성이 높은 알루미늄과 동(銅)등의 금속 혹은 고농도에 불순물이 도프(Dope) 된 폴리실리콘막등을 이용하는 것이 용이하다.
이와 같이 금속등의 도체 산화실리콘 막 실리콘을 적층한 구조는 MOS(Metal Oxide Silicon) 콘데서라 불리우고 있다. 도체막(4)상에는 폭(W), 높이(H)의 거의 장방형의 단면을 가지는 절연체(5)가 일정한 간격으로 형성되어 있다. 도체막(4)의 단부 혹은 측벽은 절연체(5)로 덮혀져 있고 도체막(4) 가운데 표면에 노출하고 있는 영역은 절연체(5)에 끼워진 폭(W)영역만으로 한정되어 있다. 상기에 의해 상기 제 2 영역은 상기 표면에서 이루는 입체각이 절연체(2)상에 설치된 제 2 도체(4)와 반도체 또는 도체(1) 혹은 제 2 도체(4)중 어느 한쪽에서 그 표면에서 대략 전입체각이 이루는 제 1영역보다도 작게 되어 있다.
절연체(5)는 포토레지스트 혹은 산화실리콘막 질화실리콘막등으로 제 2 영역의 형상이 장방형이 되도록 또는 그 단변의 길이가 높이의 1/2이하, 1/10이상이 되도록 되고 H/W2가 유지되도록 하는 것이 용이하다.
일반적으로 MOS콘데서의 상부전극에 절연체(5)를 구비하는 구조는 쉐이드(Shade)구조부착 MOS콘데서로 불리우고, 이와 같은 구조를 상부에 갖는 실리콘(1)은 산화실리콘막(2)등의 절연체(6)상에 위치하고 있다. 절연체(6)상에 상기와 같은 구조를 형성하기에는 예를들면, SOI웨이퍼를 상용하는 것이 바람직하다.
쉐이드구조부착MOS 콘데서는 상기의 구조를 형성하기 전 혹은 도중 혹은 후에 이 SOI웨이퍼의 한측의 실리콘을 섬형으로 에칭하여 에칭에 의해 남겨진 반도체영역을 주위의 반도체영역과 전기적으로 분리하는 것에 의해 형성된다.
다음으로 쉐이드구조부착MOS콘데서를 구비하는 웨이퍼를 플라즈마처리장치의 소정의 위치에 설치하고 플라즈마에 노출한다.
반도체장치제조용의 에칭과 기상성장에 이용되는 플라즈마는 웨이퍼에 플러스로 대전(帶電)한 이온을 삽입하기 위하여 바이어스 전압이 웨이퍼에 인가되어 있는 것이 많고, 플러스로 대전한 이온의 웨이퍼에 수직의 속도성분은 증가하고 이온은 웨이퍼에 수직의 속도성분이 탁월한 속도분포관수로 웨이퍼에 입사하는 것이 된다. 한편 전자는 질량이 작기 때문에 바이어스전압의 영향을 그다지 받지않고 같은 입방적으로 비행한다.
쉐이드구조부착MOS콘덴서를 구비하는 웨이퍼가 상기 플라즈마에 노출될 때 표면에 노출하고 있는 실리콘(1)의 영역 혹은 절연체(5)의 상면과 같이 플라즈마가 대략 전입체각분포를 이루는 위치에 있어서, 평균적으로 그 면으로 전자와 이온이 동일한 플럭스만이 도달한다. 그런데 주위를 절연체(5)로 포위되어 표면에 노출하고 있는 도체막(4)은 플라즈마를 이루는 입체각이 작게 이루고 있기 때문에, 실리콘(1)에 수직으로 비행하는 확률이 높고 운동에너지가 높은 이온플럭스가 같은 입방적인 거동을 나타내고 운도에너지의 낮은 전자의 플럭스보다도 크게 이룬다. 따라서 도체(4)는 실리콘(1)에 대해서 정의 전위(Vg)가 된다.
도체(4)와 실리콘(1)간에 전위차가 있을 때 산화실리콘막(2)의 두께의 얇은 영역을 전류가 흐른다. 이것은 전류 - 전류특성으로 불리우고 얇은 산화실리콘막의 두께가 4.5㎚ 면적이 30㎛2의 경우의 특성(측정치)을 표 1에 나타낸다. 이 면적은 얇은 산화실리콘막을 열산화에 의해 형성하는데 이용한 질화실리콘막의 플러스의 면적이다.
산화 실리콘막의 전류 - 전압특성
Vg : 산화실리콘막에 인가하는 전압(V) Ig : 산화실리콘막을 흐르는 전류
0 1 ×10-12
4.0 1 ×10-12
4.5 5 ×10-12
5.0 1 ×10-10
5.4 1 ×10-9
5.8 1 ×10-8
6.2 1 ×10-7
6.7 1 ×10-6
7.0 3 ×10-6
표 1과 같이 일반적으로 얇은 산화실리콘막의 전류 - 전압특성은 인가전압(V)이 약 5V이하에서는 미소한 전류밖에 흐르지 않지만, 그 이상의 전압을 인가하면 인가전압의 증대와 함께 흐르는 전류가 서서히 증가하고 약 7V 이상 인가하면 흐르는 전류가 급격하게 증가한다.
플라즈마에 노출된 상태에서는 도체(4)는 실리콘(1)에 대해서 플러스의 전위(Vg)가 되지만 산화실리콘막(2)의 전류 - 전압특성에 의해 Vg에 응한 전류(Ig)가 흐른다.
실리콘(1)에 도달하는 이온의 전류밀도(f)를 1mA/cm2, 또는 표면에 노출하고 있는 도체면적을 S로하고 예를들면 Vg가 5.8V라고 한다면 Ig는 1×10-8A이다. 이 Ig는 단위시간에 표면에 노출한 도체부분에 도달하는 플러스의 전하이고 즉 이온과 마이너스 전하 즉 전자의 차가 비등하다.
이 때의 홈의 바닥으로 이온의 플러스가 홈의 상부의 평탄부분으로 이온의 플럭스와 같고 또한 홈의 바닥에는 전자는 도달하지 않는다고 고려하여도 즉 홈바닥으로 실질적인 이온의 플럭스를 최대로 고려하여도 Ig를 구하기에 필요한 S는
S = Ig/f
이다. Ig = 1×10-8A, f = lmA/cm2를 대입하면 S = 1 ×10-5cm2= 1000㎛2이다. 상기 값은 상기 기술한 산화실리콘막(2) 가운데 두께가 얇은 영역의 면적 Sg(=30㎛2)로 하면 그 약 30배이다.
표면에 노출한 도체면적(S)이 산화실리콘막(2) 가운데 두께가 얇은 영역면적(Sg)의 약 10000배의 3 ×10-3cm2의 경우 Ig는 3 ×10-6A이고 이 때에도 Vg는 7V가 넘지 않는다. 따라서 S/Sg가 약10000이하이면 Vg는 7V정도밖에 되지 않는다.
Vg가 대략 7V정도로 하지 않을 경우의 이온 및 전자의 거동은 이하와 같다.
이온은 인가하는 수십볼트 혹은 그 이상의 바이어의 전압에 의해 가속되고 그로 인하여 최고 7V의 전압에 의해 이온의 거동에 영향을 전하지 않는다. 즉 원래 실리콘(1)에 대해 수직의 성분이 탁월한 이온은 Vg에 의해서도 괘적이 거의 굴고되지 않는 상태에서 도체막에 도달한다. 또한, 전자에 관해서는 홈의 측벽상부는 거의 도달한 전자에 의해 실리콘(1)에 대해서 마이너스로 대전하고 있으므로, 홈내부에는 도달하기 어렵게 되어 있고 최고 7V정도밖에 되지 않는 홈바닥에 인입되는 효과는 무시할 수 있다.
전자가 홈바닥에 도달하지 않게 되는 조건으로서는 홈의 높이에 대해서 폭(H/W)으로 정의되는 홈의 각도비가 큰만큼 현저하다. 홈을 구성하는 면이 모두 전기적으로 중성이면 같은 입방적인 운동을 하는 전자가 홈의 바닥에 도달하는 비율은 홈바닥에서 홈의 외측을 이루는 입체각을 고려하면 용이한 경우가 된다.
각도비가 크게 이루어지는 만큼 상기 입체각은 작아진다. 특히 각도비가 2이상이면 홈바닥에 도달하는 전자의 플러스는 홈상부의 평탄부에 도달하는 전자의 플럭스의 20%이하이다. 홈바닥에 도달하는 전자의 플러스를 작게하기에는 홈의 각도비를 크게하면 용이하고 또한 바람직한 각도비를 4이상으로 하는 것이다. 각도비 4을 이상으로 하면 홈바닥에 도다하는 전자의 플럭스는 홈상부의 평탄부에 도달하는 전자의 플럭스의 10%이하가 된다. 그러나, 이 이상 각도비를 크게하여도 전자의 플럭스는 그다지 감소하지 않고 또한 홈구조가 형성하기 어렵게 된다. 또한 홈의 측벽의 상부가 마이너스르 대전하면 홈 바닥에 도달하는 전자의 플러스는 또한 감소한다. 한편, 이온에 관해서는 홈의 각도비에는 그다지 존재하지 않는다.
이상, 각도비가 2이상일 경우 홈바닥의 도체에 전자는 거의 도달하지 않고 역으로 이온은 거의 전부 도달한다. 이때 1초간에 표면에 노출한 도체막(4)에 도달하는 전하의 총량은 얇은 산화실리콘막(20을 흐르는 전류(Ig)에 비등해진다. 즉,
Ig = f ×S
또한, 얇은 산화실리콘막(2)의 특성으로서 절연파괴에 이르기에 필요한 얇은 산화실리콘막(2)을 흐르는 전하(Q)가 있고 Q이상의 전하가 얇은 산화실리콘막(2)을흐르면 그 이전의 전류 - 전압특성과는 다른 전류 - 전압특성을 나타내고 이상태를 얇은 산화실리콘막(2)이 파괴한 상태로 본다. 이 전류 -전압특성은 실리콘(1)과 도체(4)사이에 흐르는 전류와 인가하는 전압의 관계이다.
얇은 산화실리콘막(2)은 시간(T)만으로 플라즈마에 노출되어 파괴에 도달하게 된다. 이것을 식으로 표현하면,
Q = Ig ×T
가 되고 식(2)와 식(3)에서
f = Q/S/T
로 변형할 수 있다.
상기 식의 우변은 거의 조사할 수 있는 것이고 이들의 값을 이용하여 이온전류밀도(f)를 계측한다.
어느 조건에 있어서 별도의 방법에 의해 구해진 정확한 이온 전류밀도(f')와 본 발명을 이용하여 산출되는 f에
f' = a ×f + b
등의 관계가 있을 때 f를 상기 식(f')를 이용하여 변환하고 보다 정확한 이온전류밀도(f)를 구하는 것도 용이하다.
Q는 플라즈마에 노출하는 것과 동일한 쉐이드구조부착 MOS콘데서를 용의하여 상기 얇은 산화실리콘막(2)에 전압을 인가하고, 이 때 얇은 산화실리콘막(2)에 흐르는 전류를 측정하여 두면 전압을 인가하여 게이트파괴에 도달하는 시간(T)에서 산출할 수 있다. S는 표면에 노출하고 있는 도체(4)의 면적이고 설계치 혹은 SEM사진등으로부터 미리 구해두는 것이 가능하다. T는 쉐이드구조부착 MOS콘데서를 플라즈마에 노츨하여 얇은 산화실리콘막(2)이 파괴한 시간이고 측정하는 것이 가능하다.
한매의 웨이퍼상에 Q 혹은 S의 상이한 상기의 이온전류밀도측정장치를 복수배치해두면 작은회수(f) 및 그 분포를 구하는 것이 가능하다. 그 예를 제 5도를 참조하여 설명한다. 본 예에서는 3종류의 다른 (S)(S1, S2, S3)을 갖는 이온전류측정장치를 한매의 웨이퍼상에 배치한다. 하나의 실리콘(1)상에 3개의 이온전류밀도측정장치를 배치하고 있다.
한매의 웨이퍼에 이미 설명한 바와 같은 구조의 S가 상이한 것을 복수개 용의하고 있으므로 한 임계치(Scr)미만의 S게이트는 파괴하지 않지만 그 이상의 S게이트는 파괴하는 임계치(Scr)를 일회로 측정하는 것이 가능하고 이온전류밀도(f) 혹은 웨이퍼상의 분포가 계측된다.
S를 다르게 하는 대신으로 상이한 Q로서 웨이퍼내에 복수용의해 두는 것도 동일한 것으로 실행된다. 다른 Q를 구비하는 얇은 산화실리콘막은 두께와 면적(Sg)이 다른 얇은 산화실리콘막을 형성하거나 산화실리콘막의 형성조건을 변경하는 것으로 구성하는 것이 가능하다. 그리고 상기를 위해서는 얇은 산화실리콘막을 형성하기 위한 시간 온도 또는 마스크패턴을 변경하면 좋다.
또한, 회수는 증가하지만 플라즈마에 노출하는 시간을 변경하는 것에서도 이온전류밀도(f) 혹은 그 웨이퍼상에 분포를 계측하여도 용이하다. 즉, 상기와 동일한 측정을 복수회 실행하고 통계처리를 실시하는 것에 의해 Q, T, f를 구하면 측정신뢰성을 높이는 것이 가능하다.
플라즈마에 일정시간(T)만을 노출하여 얇은 산화실리콘막이 파괴하지 않는 것에 대해서는 플라즈마에 노출되지 않는 상태에서 그 얇은 산화실리콘막(2)에 전압을 인가하고 그 때 얇은 산화실리콘막(2)에 흐르는 전류를 측정하고 얇은 산화실리콘막을 파괴하고 플라즈마에 노출되지 않는 상태에서 게이트파괴에 필요한 얇은 산화실리콘막(2)을 흐르게 한 전하(Q')를 산출하고 Q'를 이용하여,
f = (Q - Q')/S/T
에 의해 이온전류밀도(f)가 계측된다.
이것이 성립되기 위해서는 실리콘(1)의 전위가 그 근방의 플라즈마로만 영향받는 상태가 되지 않으면 되지 않고 플라즈마가 한 형태가 되지 않으면 실리콘(1)의 전위가 멀리 떨어진 위치의 플라즈마의 영향을 받지않으면 되지 않도록 한다.
실리콘(1)의 전위가 멀리 떨어진 위치의 플라즈마의 영향을 받지 않고 있으면 쉐이드구조가 없어도 MOS콘데서의 상부의 도체(4)와 실리콘(1)의 전위차가 발생할 가능성이 있다.
그리고, 도체(4)와 실리콘(1)에 전위차가 있으면 그 전위차에 응한 전류가 얇은 산화실리콘막(2)에 흐르는 것이 되고 얇은 산화실리콘막(2)을 흐르는 전류가 얇은 산화실리콘막을 끼우는 실리콘(1)과 도체(4)에 유입하는 전류밀도의 차이로 결정되지 않게 된다.
상기에서 실리콘(1) 및 도체(4)는 산화실리콘막(2)의 국소적으로 얇은 영역으로부터 플라즈마의 상태가 거의 일정하다고 볼수 있는 범위에 한정하는 것이 용이하다.
또한 표면에 노출한 실리콘(1)의 주위에는 산화실리콘막등의 절연체(6)를 배치하고 실리콘(1)을 다른 영역과는 전기적으로 절연하고 있다. 그 결과 플라즈마가 균일하지 않을 때에도 실리콘(1)의 전위는 그 근방의 플라즈마의 영향으로 결정된다.
쉐이드구조부착 MOS콘덴서의 실리콘(1)을 절연시키기에 SOI웨이퍼를 사용하는 방법이외에도 쉐이드구조부착 MOS콘데서를 절연체로 부착하는 방법과 실리콘(1)이 절연되어 있지 않는 쉐이드구조부착 MOS콘데서를 절연체에 부착한 후에 실리콘(1)을 에칭하는 방법등이 용이하다.
다음으로 도 7, 도 8을 참조하여 다른 실시형태를 설명한다.
도 1에서 나타난 것과 상이한 것은 국소적으로 막의 두께가 얇게 되어 있는 영역을 구비하는 산화실리콘막(2)과 도체막(4)간에 질화실리콘막(3)을 끼운 것이 있다.
상기와 같은 구조를 MNOS(Metal Nitride Oxiside Silicon)콘덴서라 불리우고 있다. MNOS콘덴서에 전압(Vg)을 인가하면 그 전압에 따라서 실리콘(1)에서 전자 또는 정공이 주입되고 플러스의 구멍이 주입되고 그 결과 플랫밴드(Flat band)에 전압(Vfb)이 쉬프트된다. 또한 MNOS콘데서에도 MOS콘데서와 동일한 전류 - 전압특성이 있고 인가한 전압(Vg)에 따라서 전류(Ig)가 흐른다.
MNOS콘덴서의 도체(4)상에 도 1에서 설명한 바와 같은 쉐이드구조를 설치하고 상기 쉐이드구조부착 MOS콘덴서를 플라즈마에 노출하면 도체(4)는 실리콘(1)에 대해서 플러스의 전위(Vg)가 되고 MNOS콘데서는 플러스의 전위(Vg)에 따라서 전자를 트랩(Trap)한다. 플랫밴드전압의 씨프트량(△Vfb)을 측정하면 플러스의 값이 된다. △Vfb와 Vg의 관계를 미리 조절해 두면 프라즈마에 노출한 후에 측정한 △Vfb로부터 플라즈마에 노출해 있을 때에 얇은 산화실리콘막(2)에 인가되어 있던 전압(Vg)을 알수 있다. 또한 미리 조사해둔 MNOS콘덴성의 전류 - 전압특성에 의해 전압(Vg)이 인가되어 있을때 흐르는 전류(Ig)를 알수 있다. Ig는 상기 기술한 바와 같이 이온의 전류밀도(f)와 표면에 노출한 도체면적(S)과 비등하다. 따라서 ,
f = Ig /S
로 이루어지고,
Ig와 S에서 이온전류밀도(f)를 알수 있다. 플랫밴드전압의 변화를 조사하기에는 플라즈마에 노출하기 전과 후에 용량-전압특성을 측정한다. 여기에서 용량은 얇은 산화실리콘막의 콘덴서 - 용량 전압은 얇은 산화실리콘막에 인가하는 직류전압이다.
산화실리콘막(2)과 질화실리콘막(3)에 -10V ~ +10V 정도의 직류전압(Vd)을 인가한 위에 1MHz정도의 고주파전압을 인가하여 용량(C)과 인가전압(Vd)의 관계를 조사하고 다음으로 플라즈마에 노출하는 것과 동일한 시간(T)이다. 일정한 직류전압(Vg)을 인가한 뒤에 동일한 방법으로 용량(C)과 인가전압(Vd)의 관계를 조사한다. 이 때, 일정한 직류전압(Vg)을 일정시간(T)만큼 인가하기 전과 인가한 후에 있어서 한 일정한 C를 구하기 위한 Vd의 변화를 플랫밴드전압의 시프트량(△Vfb)에 도전한다. 이 △Vfb를 T와 Vg의 관수로서 미리 구해두면 일정시간(T)만 플라즈마에 노출한 후의 △Vfb를 구하는 것으로 플라즈마에 의해 도체(4)가 실리콘(1)에 대해서 어느정도의 전위로 되어 있는 가를 알수 있다. 또한, 별도로 미리 조사해 둔 전류 - 전압특성에 의해 전류로 환산할 수 있으므로 전류(I)가 산출가능하고 표면에 노출하고 있는 도체면적(S)을 이용하면 식(6)에 의해 이온전류밀도(f)가 구해진다.
일반적으로는 상기 기술한 인가전압(Vg)과 플랫밴드전압의 씨프트량(△Vfb)의 관계에는 Vg가 변화하여도 △Vf가 변화하지 않는 영역이다. 이와 같은 영역을 불감증대로 칭하고 쉐이드구조부차 MOS콘덴서를 이용하여, 이온전류밀도를 계측할 때 이용하지 않는 Vg가 △Vfb의 불감증대에 들어있는 경우등에는 미리 MNOS콘덴서에 전압을 인가하여 Vg - △Vfb특성을 어긋나게 하면 △Vfb의 불감증영역 이외에 곳에서 쉐이드구조부착 MNOS콘덴서를 작용시키는 것이 가능하고 이온전류밀도(f)가 계측된다.
쉐이드구조부착 MOS콘데서와 쉐이드구조부착MNOS콘데서를 대신하여 쉐이드구조부착의 EEPROM등의 불휘발성 기억장치에 의해서도 이온전류밀도(f)가 계측가능하다. EEFROM을 예로 취하면 EEPROM등의 불휘발성메모리를 절연체상에 형성하고, 그 컨트롤게이트전극상에 제 1 도로 나타낸 바와 같은 쉐이드구조를 절연체에 의해 형성한다. 한편, EEPROM등의 불휘발성메모리의 기판의 일부를 표면에 노출시킨구조를 만들고 그것을 플라즈마에 노출하면 전자의 전달이 억제된 컨트롤 게이트전극과 억제되지 않는 실리콘과의 사이에 전위차(Vg)를 생성하고, 그 것을 EEPROM은 한계치전압의 시프트량△Vth으로 기억한다. Vg와 △Vth의 관계는 미리 조사해두는 것이 가능하고 프로세스가 종료후 △Vth를 측정하는 것으로 Vg가 산출가능하고 Vg와 게이트를 흐르는 전류(Ig)의 관계에서 이온전류밀도(f)를 산출하는 것이 가능하다.
이상의 설명은 쉐이드구조는 얇은 산화실리콘막상의 도체상에 형성하고 있지만 실리콘(1)상에 형성하여도 동일한 것이 실행된다.
이상 설명한 바와 같은 이온 전류밀도측정장치는 반도체디바이스에 이용되는재료만을 이용하여 구성하는 것이 가능하므로 일반적인 프로브와 다르게 금속오염의 걱정은 없다. 또한, 전기배선을 통할 필요가 없으므로 플라즈마처리장치에 특수한 세공을 실시하는 경우 없이 이온전류밀도를 측정하는 것이 가능하다.
본 예에 의한 이온전류밀도측정장치는 종래의 프로브법에 대표되는 이온전류밀도측정장치와는 상이하고 양산장치에 용이하게 적용되는 것이 가능하다. 반도체디바이스의 양산에 있어서, 장치를 알콜등의 유기용제 혹은 물등을 이용한 웨트크리닝등의 처리를 실시하는 시기를 결정하는데 이용하거나, 또는 웨트크리닝 후 장치를 조립할 때 기초상태로 복귀하고 있는가를 확인하기에 적절하다.
즉, 도 6에 나타나는 바와 같이 에칭장치에 있어서는 바람직한 에칭결과 CVD장치에 있어서는 바람직하지 않는 CVD결과가 구해지는 경우의 소정의 조건에 있어서의 이온전류밀도분포(s0)를 미리 측정해두면 용이하다.
에칭장치와 CVD장치에 있어서 플라즈마처리를 반복하면 에칭장치 혹은 CVD의 내벽과 전극에 막이 퇴적하거나 내벽과 전극이 감소되거나 내벽의 표면이 변질하거나 하는 경우를 피할 수 없다.
내벽에 막이 퇴적하면 에칭 혹은 CVD에도 영향을 미치고 에칭과 CVD에 미치는 영향은 양산품을 파괴하여 점검할 필요가 있는 경우가 많다.
상기에서 양산프로세스를 몇회인가 반복하는 사이에 정기적으로 상기 기술한 소정의 조건에 있어서의 본예에 의한 이온전류밀도측정장치에 의해 이온전류밀도분포를 측정한다.
상기에 의해 에칭결과와 CVD효과가 구해졌을 때 측정된 기준이 되는 결과에대해서 일정한 범위로 일치하고 적합성의 범위에 있으면 또한 양산을 계속한다. 일치하고 있지 않으면 장치를 점검하고 부품을 알콜등의 유기용제 혹은 물등을 이용한 웨트 크리닝과 부품의 교환 혹은 그 외의 조정을 실행한다. 그 뒤에 다시 본 실시예의 이온전류밀도측정장치를 이용하여 이온전류밀도분포를 측정하고 그 결과가 기준치와 일정한 범위에서 일치하는 것을 확인한 후에 양산을 재개한다.
이상의 방법에 의하면 웨트크리닝의 빈도를 최소한으로 억제하는 것이 가능하고 웨트 크리닝후의 장치에 양산을 재개할 때 불량품의 발생을 억제하는 것이 가능하고 실질적으로 장치의 가동률을 향상하는 것이 가능하다.
이온 전류밀도를 측정하는 조건은 실제의 양산에 이용되는 조건과는 상이하여도 용이하고 별도의 조정에 의해 장치내의 양산에 이용되는 압력보다도 높게한 조건 혹은 실제의 양산과는 다른 가스를 이용하여 이온전류밀도를 측정하여도 용이한다. 또한, 에칭과 막의 퇴적을 발생하지 않는 가스를 이용하는 것으로 이온전류밀도측정장치를 반복사용하는 것도 가능해진다.
또한, 양산에 있어서 수율저하의 원인을 추정하고 그 원인을 제거하는 것도 가능하다. 예를들면 이물의 발생이 다발하고 그것이 플라즈마 처리실내의 어느 위치에 이상방전이 원인인 경우, 본 예와 같은 이온전류측정장치를 이용하면 웨이퍼상에 이온전류밀도분포가 측정가능하고 이물이 다발발생하는 상태에 있어서의 웨이퍼상에 이온전류밀도분포와 정상의 상태에서의 웨이퍼상에 이온저류밀도분포를 비교하는 것에 의해 장치상태가 확인가능하고, 양자의 차이를 커다란 위치근방을 특히 착목하여 상이한 상태가 되는 원인을 조사하면 장치를 단시간으로 정상상태로 복귀시키는 것이 가능하다.
반도체제조에 이용되는 플라즈마장치에서는 웨이퍼의 처리를 가속하기 위하여 바이어스전압을 인가하여 웨이퍼에 이온을 삽입하는 것이 많다. 웨이퍼에 바이어스를 인가한 상태에 있어서, 웨이퍼에 도달하는 이온전류밀도를 측정하기에 프로브법을 이용하도록 하면 프로브절연체가 곤란해지기 때문에 프로브를 삽입하는 것이 곤란하여 실질적으로 프로브법에 의해 이온전류밀도를 측정하는 것은 곤란하다.
본 예와 같은 이온전류밀도측정장치를 이용하면 웨이퍼에 바이어스를 인가한 상태에서의 이온전류밀도를 측정하는 것이 가능하다. 상기에 의해 플라즈마 처리장치 혹은 처리프로세스의 개발에 이용하는 것도 가능해진다.
플라즈마처리장치에 있어서 웨이퍼에 인가하는 바이어스 전압을 최적화하기에 종래는 에칭과 CVD의 값 혹은 패턴부착의 웨이퍼를 처리한 경우의 단면형태 혹은 반도체디바이스의 수율에 의해 판단하지 않을 수 없었다. 그러나, 인가하는 전압과 웨이퍼에 도달하는 이온전류밀도의 관계를 조사하면 바이어스전압을 최적화하는 것이 용이해진다.
또한, 이온전류밀도의 분포가 조사되면 이온전류분포가 소망하는 분포가 되도록 웨이퍼의 단에서 처리실의 내벽까지의 거리를 결정하는 장치의 형태를 최적화하거나 유량과 압력등을 조정할 수 있는 것도 가능하다.

Claims (10)

  1. 절연체상에 설치된 반도체 또는 도체와,
    상기 반도체 또는 도체상에 형성되고 국소적으로 그 두께가 얇게 된 영역을 구비하는 절연체와,
    상기 절연체상에 설치된 제 2 도체와,
    상기 반도체 또는 도체 혹은 상기 제 2 도체 중 어느 한쪽은 그 표면에서 대략 전입체각이 이루는 제 1 영역과, 다른 쪽은 그 표면에서 이루는 입체각이 상기 제 1 영역보다도 작게 된 제 2 영역을 구비하는 상기 웨이퍼를 상기 플라즈마에 노출하여 상기 반도체 또는 도체와 상기 제 2 도체에 전압을 인가하여 상기 절연체가 절연파괴에 이르는 시간을 측정하고,
    상기 절연체가 상기 전압에 따라서 절연파괴에 이르는데 필요한 전하와,
    상기 제 2 도체의 표면에 노출한 면적에 의해 이온전류밀도를 구하는 것을 특징으로 하는 이온전류밀도측정방법.
  2. 절연체상에 설치된 반도체 또는 도체와,
    상기 반도체 또는 도체상에 형성되고 국소적으로 그 두께가 얇게 된 영역을 구비하는 절연체와,
    상기 절연체상에 설치된 제 2 도체와,
    상기 반도체 또는 도체 혹은 상기 제 2 도체 중 어느 한쪽은 그 표면에서 대략 전입체각이 이루는 제 1 영역과,
    상기 반도체 또는 도체 혹은 상기 제 2 도체 혹은 상기 제 2 도체의 다른 쪽은 그 표면에서 이루는 입체각이 상기 제 1 영역보다도 작게 된 제 2 영역을 구비하는 상기 웨이퍼를 일정시간 상기 플라즈마에 노출한 후에 상기 플라즈마에 노출되지 않는 상태에서 상기 반도체 또는 도체와 상기 제 2 도체에 전압을 인가하여 상기 절연체가 절연파괴에 이르는 전하를 구하고,
    상기 절연체가 상기 전압에 따라서 절연파괴에 이르는데 필요한 전하와,
    상기 제 2 도체의 표면에 노출한 면적에 의해 이온전류밀도를 구하는 것을 특징으로 하는 이온전류밀도측정방법.
  3. 절연체상에 설치된 반도체 또는 도체와,
    상기 반도체 또는 도체상에 형성되고 국소적으로 그 두께가 얇게 된 영역을 구비하는 절연체와,
    상기 절연체상에 설치된 제 2 도체와 상기 반도체 또는 도체 혹은 상기 제 2 도체 중 어느 한쪽은 그 표면에서 대략 전입체각이 이루는 제 1 영역과,
    상기 반도체 또는 도체 혹은 상기 제 2 도체의 다른 쪽은 그 표면에서 이루는 입체각이 상기 제 1 영역보다도 작게 된 제 2 영역을 구비하는 상기 웨이퍼를 일정시간 상기 플라즈마에 노출한 후에 상기 반도체 또는 도체와 상기 제 2 도체의 용량에 대한 전압특성을 측정하고,
    상기 플라즈마에 노출하기 전의 용량에 대한 전압특성에 의해 상기 국소적으로 얇게된 영역을 흐르는 전류를 산출하고,
    상기 제 2 도체의 표면에 노출한 면적에 의해 이온전류밀도를 구하는 것을 특징으로 하는 이온전류밀도측정방법.
  4. 웨이퍼를 플라즈마처리장치의 소정위치에 설치하고 플라즈마에 노출할 때의이온전류밀도를 측정하는 이온전류밀도측정장치에 있어서,
    절연체상에 설치된 반도체 또는 도체와,
    상기 반도체 또는 도체상에 형성되고 국소적으로 그 두께가 얇게 된 영역을 구비하는 절연체와,
    상기 절연체상에 설치된 제 2 도체와,
    상기 반도체 또는 도체혹은 상기 제 2 도체 중 어느 한쪽은 그 표면에서 대략 전입체각이 이루는 제 1 영역과,
    다른쪽은 그 표면에서 이루는 입체각이 상기 제 1 영역보다도 작게 된 제 2 영역을 구비하여,
    상기 웨이퍼를 구비하고, 상기 절연체의 상기 국소적으로 그 두께가 얇게 된 영역을 흐르는 전류를 측정하는 것에 의해 이온전류밀도를 구하는 것을 특징으로 하는 이온전류밀도 측정장치.
  5. 청구항 4에 있어서,
    상기 절연체와 제 2 도체와의 사이에 질화막을 설치한 것을 특징으로 하는이온전류밀도 측정장치.
  6. 청구항 4에 있어서,
    상기 제 2 영역의 형태가 장방형으로 이루어 지도록 또한 그 단변의 길이가 높이의 1/2이하, 1/4이상이 되도록 된 절연체를 구비한 것을 특징으로 하는 이온전류밀도 측정장치.
  7. 청구항 4에 있어서,
    절연파괴에 이르기에 필요한 전하가 각각 다른 상기 절연체 또는 표면에 노출한 면적이 각각 다른 상기 제 2 도체가 상기 웨이퍼상에 배치된 것을 특징으로 하는 이온전류밀도 측정장치.
  8. 플라즈마처리장치의 이온전류밀도 분포를 측정하고,
    상기 측정된 그 분포가 기준이 되는 이온전류밀도 분포에 대해서 적합하는가의 여부를 확인하는 것을 특징으로 하는 반도체디바이스 제조방법.
  9. 반도체 또는 도체와,
    상기 반도체 또는 도체상에 형성되고 국소적으로 그 두께가 얇게 된 영역을 구비하는 절연체와,
    상기 절연체상에 설치된 제 2 도체와,
    상기 반도체 또는 도체 혹은 상기 제 2 도체중 어느 한쪽은 그 표면에서 이루는 입체각이 다른 영역보다도 더욱 작게 된 제 2 영역을 구비하는 웨이퍼를 플라즈마에 노출하는 것에 의해,
    상기 플라즈마의 이온전류밀도를 측정하고 반도체디바이스가 제조되는 것을 특징으로 하는 반도체디바이스 제조방법.
  10. 웨이퍼상에 이온과 전자가 입사되는 제 1 영역과 이온은 입사되지만 전자는 입사하지 않는 제 2 영역을 작성하고,
    상기 웨이퍼를 플라즈마에 노출하고,
    상기 제 1 영역과 제 2 영역을 이용하여 상기 플라즈마의 이온전류밀도를 측정하고 반도체디바이스를 제조하는 것을 특징으로 하는 반도체디바이스 제조방법.
KR10-2001-7009586A 1999-03-17 1999-03-17 이온전류밀도 측정방법 및 측정장치 및 반도체디바이스제조방법 KR100448529B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1999/001319 WO2000055900A1 (fr) 1999-03-17 1999-03-17 Procede et appareil de mesure de la densite d'un courant ionique et procede de fabrication d'un dispositif a semi-conducteur

Publications (2)

Publication Number Publication Date
KR20010108157A true KR20010108157A (ko) 2001-12-07
KR100448529B1 KR100448529B1 (ko) 2004-09-13

Family

ID=14235210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7009586A KR100448529B1 (ko) 1999-03-17 1999-03-17 이온전류밀도 측정방법 및 측정장치 및 반도체디바이스제조방법

Country Status (5)

Country Link
US (1) US6656752B1 (ko)
EP (1) EP1170789A4 (ko)
JP (1) JP3780849B2 (ko)
KR (1) KR100448529B1 (ko)
WO (1) WO2000055900A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450979B1 (ko) * 2002-05-02 2004-10-02 강대환 플라즈마 진단용 웨이퍼 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD665284S1 (en) * 2010-08-23 2012-08-14 Hitachi Chemical Company, Ltd. Cartridge for an ion density measuring instrument
USD665681S1 (en) * 2010-08-23 2012-08-21 Hitachi Chemical Company, Ltd. Cartridge for an ion density measuring instrument
USD665283S1 (en) * 2010-08-23 2012-08-14 Hitachi Chemical Company, Ltd. Body core of a cartridge for an ion density measuring instrument
US20140335695A1 (en) * 2013-05-10 2014-11-13 Applied Materials, Inc. External uv light sources to minimize asymmetric resist pattern trimming rate for three dimensional semiconductor chip manufacture

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2553556B2 (ja) * 1987-06-04 1996-11-13 松下電器産業株式会社 不純物ド−ピング方法及びその装置
JP2859288B2 (ja) * 1989-03-20 1999-02-17 株式会社日立製作所 半導体集積回路装置及びその製造方法
JPH066631B2 (ja) * 1989-08-31 1994-01-26 豊田合成株式会社 プラズマ処理方法
JPH05211221A (ja) * 1991-12-03 1993-08-20 Nec Corp 半導体装置の製造工程におけるチャージアップ量測定方法
US5503285A (en) * 1993-07-26 1996-04-02 Litton Systems, Inc. Method for forming an electrostatically force balanced silicon accelerometer
US5840199A (en) * 1994-06-01 1998-11-24 Litton Systems, Inc. Method for purging a multi-layer sacrificial etched silicon substrate
US5451784A (en) * 1994-10-31 1995-09-19 Applied Materials, Inc. Composite diagnostic wafer for semiconductor wafer processing systems
DE4445762A1 (de) * 1994-12-21 1996-06-27 Adolf Slaby Inst Forschungsges Verfahren und Vorrichtung zum Bestimmen absoluter Plasmaparameter
JP3305929B2 (ja) * 1995-09-14 2002-07-24 株式会社東芝 半導体装置及びその製造方法
US5801386A (en) * 1995-12-11 1998-09-01 Applied Materials, Inc. Apparatus for measuring plasma characteristics within a semiconductor wafer processing system and a method of fabricating and using same
JPH09266199A (ja) * 1996-03-29 1997-10-07 Hitachi Ltd プラズマの評価方法ならびに装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450979B1 (ko) * 2002-05-02 2004-10-02 강대환 플라즈마 진단용 웨이퍼 제조 방법

Also Published As

Publication number Publication date
KR100448529B1 (ko) 2004-09-13
EP1170789A1 (en) 2002-01-09
EP1170789A4 (en) 2007-08-15
US6656752B1 (en) 2003-12-02
WO2000055900A1 (fr) 2000-09-21
JP3780849B2 (ja) 2006-05-31

Similar Documents

Publication Publication Date Title
US9412567B2 (en) Plasma monitoring method and plasma monitoring system
US5869877A (en) Methods and apparatus for detecting pattern dependent charging on a workpiece in a plasma processing system
US5596207A (en) Apparatus and method for detecting defects in insulative layers of MOS active devices
US7687286B2 (en) Method and apparatus for determining the thickness of a dielectric layer
US8241928B2 (en) Test structure and method for detecting charge effects during semiconductor processing
KR100448529B1 (ko) 이온전류밀도 측정방법 및 측정장치 및 반도체디바이스제조방법
US5940682A (en) Method of measuring electron shading damage
US6790685B2 (en) Method of forming a test pattern, method of measuring an etching characteristic using the same and a circuit for measuring the etching characteristic
US5179433A (en) Breakdown evaluating test element
JP2775021B2 (ja) 電界効果トランジスタを製造する方法
JP3846016B2 (ja) 電子シェーディングダメージの測定方法
US5904490A (en) Method of measuring electron shading damage
US6144037A (en) Capacitor charging sensor
US6197689B1 (en) Semiconductor manufacture method with aluminum wiring layer patterning process
US20040092044A1 (en) Ion current density measuring method and instrument, and semiconductor device manufacturing method
US20070212800A1 (en) Methods for detecting charge effects during semiconductor processing
US8419892B2 (en) Plasma process detecting sensor
US20090032813A1 (en) Test Wafer, Manufacturing Method Thereof and Method for Measuring Plasma Damage
KR100556262B1 (ko) 실리콘 이중막 웨이퍼의 절연 파괴 전압 측정용 전극 및그 측정 방법
JPH09252038A (ja) プラズマ損傷評価装置及びプラズマ損傷評価方法
JP2007123648A (ja) イオン注入量分布評価用ウエハ
US6818462B1 (en) Method of determining the active region width between shallow trench isolation structures using a c-v measurement technique for fabricating a flash memory semiconductor device and a device thereby formed
JPH0429349A (ja) 半導体装置の製造方法
JP2000307130A (ja) Ｍｏｓ半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070903

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee