KR20010101208A - 반도체 제조시의 파장 보상 방법 - Google Patents

반도체 제조시의 파장 보상 방법 Download PDF

Info

Publication number
KR20010101208A
KR20010101208A KR1020017007413A KR20017007413A KR20010101208A KR 20010101208 A KR20010101208 A KR 20010101208A KR 1020017007413 A KR1020017007413 A KR 1020017007413A KR 20017007413 A KR20017007413 A KR 20017007413A KR 20010101208 A KR20010101208 A KR 20010101208A
Authority
KR
South Korea
Prior art keywords
substrate
waveguide layer
selecting
modulator
mask
Prior art date
Application number
KR1020017007413A
Other languages
English (en)
Other versions
KR100615531B1 (ko
Inventor
벤드즈에스킬
룬드크비스트렌나르트
Original Assignee
클라스 노린, 쿨트 헬스트룀
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라스 노린, 쿨트 헬스트룀, 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 클라스 노린, 쿨트 헬스트룀
Publication of KR20010101208A publication Critical patent/KR20010101208A/ko
Application granted granted Critical
Publication of KR100615531B1 publication Critical patent/KR100615531B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0265—Intensity modulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2077—Methods of obtaining the confinement using lateral bandgap control during growth, e.g. selective growth, mask induced

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

본 발명은 서로 광학적으로 접속되는 레이저와 변조기를 적어도 포함하는 다수의 반도체 포토닉 집적 회로를 제조하는 방법에 관한 것이다. 각각의 레이저 및 변조기는 단일 기판상에 구현되는 도파관 층을 가지고, 여기에서 상기 변조기는 선택 영역 성장 기술을 이용하므로서 형성된다. 변조기 마스킹 부분에 선택 가능한 폭을 제공하여 레이저와 변조기 사이의 도파관 층에서의 밴드-갭 에너지 차를 보상하므로서, 광학적으로 접속된 레이저와 변조기 사이의 밴드-갭 에너지 차를 대체로 균일하게 획득될 수 있다.

Description

반도체 제조시의 파장 보상 방법{METHOD FOR WAVELENGTH COMPENSATION IN SEMICONDUCTOR MANUFACTURING}
서로 다른 기능의 반도체 레이저, 광 변조기, 광 스위치, 광 검출기 및 광 증폭기와 같은 반도체 포토닉 디바이스를 동일한 반도체 기판 상에 일체로 제조할 시에 절연 막 패턴 마스크를 이용하는 선택 영역 성장(SAG) 기술로서 공지된 것이 있다. 선택 영역 성장 기술은 최초로 반도체 기판 위에 절연 막 패턴 마스크를 형성하여 마스크되지 않은 영역, 즉 기판의 노출된 영역에 반도체 결정의 기상(vapour phase) 성장을 행하는 단계를 포함한다. 타겟(target) 반도체 포토닉 디바이스의 제조 동안, 반도체 기판 상의 절연 막 마스크의 폭 및 노출된 영역의 폭은 이러한 디바이스의 빛 전송 방향에 따라 변화되고, 합금 반도체의 기상 성장이 실현된다. 이에 의해, 서로 다른 성장 층 조성물 및 서로 다른 층 두께의 합금 반도체 층이 동일한 공정에서와 절연 막 마스크 폭 및 노출된 영역 폭에 따라 자동으로 형성된다. 이것은, 합금 반도체 결정을 구성하는 원자를 포함하는 각종 재료의 기상에서의 밀도 기울기(gradient) 및 관련된 유효 확산 길이가 재료에 따라 변하기 때문이다.
유효 확산 길이는 주로 2개의 메카니즘, 즉 표면 확산부 및 재-확산부(re-diffusion)로 구성된다. 마스크 표면과 접촉하게 되는 인듐(In)과 같은 원자는, 예를 들어 인화 인듐(InP)에 부가할 적절한 물질을 찾을 때 까지 표면을 따라 이동하는 표면 확산 메카니즘에 영행을 받을 수 있다. 다른 한편, 원자는 표면으로부터 재-확산하여 다른 원자와 충돌할 때 까지 표류(float)하는 재-확산 메카니즘의 영향을 받을 수 있다. 이러한 충돌에 의해, 원자는, 상술된 바와 같이 적절한 물질이 있을 경우에 부가하거나, 표면 확산 또는 재-확산 메카니즘에 영향을 받을 수 있는 표면으로 강하(drop)한다. 재-확산 메카니즘은 SAG에서의 중요한 부분이다.
원자가 부가되기 전에 이동한 평균 거리를 확산 길이라 한다. InP 기판 상의 확산 길이는, SAG 동안의 압력에 따라, 표면 확산부에 대해 약 1 ㎛이고, 재-확산부에 대해서는 약 10 내지 100 ㎛이다.
그룹 Ⅲ 원소와 같이 동일한 그룹에 속해 있는 서로 다른 원자는 서로 다른 확산 길이를 갖을 수 있고, 예를 들어, 갈륨(Ga)은 확산 길이가 대략 15 ㎛인 인듐(In)에 비해 상당히 긴 약 110 ㎛의 확산 길이를 갖는다. 이러한 값은 온도 및 압력에 따라 달라지지만, 이들 간의 비율은 다소 일정하다. 확산 길이의 차는 에피텍셜 성장 재료의 조성비를 변화시키는데, 이런 재료는 서로 다른 확산 길이를 가진 원소의 동일한 그룹에 속하는 원자로 이루어져 있고, 마스크에 근접해 있다. 게다가, 마스크 표면으로부터의 확산으로 인해 증가된 양의 재료는 각각의 마스크 부근에 나타난다.
Makoto 등에 의한 미국 특허 5,543,353 에는 레이저 및 변조기와 같은 디바이스의 빛 전송 방향으로 서로 다른 마스크 폭을 갖는 단일 마스크를 이용하는 단일 단계로 레이저 및 변조기와 같은 디바이스를 제조하기 위한 방법이 개시된다.
반응기(reactor)에서의 선택 영역 성장 동안, 성장 층을 조성할 시에, 예를 들어 AIXTRON 반응기 장치로 이용된 반응기의 유형으로 인해 변화가 일어날 수 있다. 기판이 반응실 내에 단단히 장착될 때 많은 변화가 발생되고, InGaAsP 또는 InGaAs와 같은 도파관 층의 에피택셜 성장용으로 이용된 가스는 한 방향으로 반응실 내에 도입된다. 이런 변화는 발광 측정 기술로 검출되어 측정될 수 있는데, 여기서, 도파관 층의 밴드-갭 에너지 변화가 검출되어, 기판에서의 파장 변화로서 제공된다. 이러한 파장 변화의 예는 도 1에 도시되고, 이하에 더욱 상세하게 기술된다.
여러 단계로, 그리고 동일하거나 서로 다른 반응기로 레이저 및 변조기와 같은 포토닉 디바이스를 제조할 때, 포토닉 디바이스 사이의 파장 차는 기판 상의 포토닉 디바이스의 위치에 따라 변할 수 있다. 이는 결과적으로 기판 상의 기능 디바이스의 양품률을 저하시키는데, 그 이유는 디튜닝(detuning)이라 불리는 레이저와 변조기 사이의 파장 차가 중요하기 때문이다.
본 발명은 선택 영역 성장(selective area growth)을 이용하여 반도체 기판 상에 제조되는 포토닉 디바이스(photonic device)에서의 파장 보상 방법에 관한 것이다. 또한, 본 발명은 이러한 방법으로 제조된 포토닉 디바이스를 포함하는 집적 로에 관한 것이다.
도 1은 다양한 밴드-갭 에너지를 갖는 변조기에서 도파관 층을 도시하는 웨이퍼의 상부도를 도시한다.
도 2는 본 발명에 따른 절연 막 마스크 설계의 상부도를 도시한다.
도 3a 및 도 3b는 본 발명의 서로 다른 구현에 따른 도 2의 A-A의 횡단면도를 도시한다.
도 4a 및 도 4b는 본 발명에 따라서 변조기에서 정상 도파관 층과 보상된 도파관 층 사이를 비교하여 도시한다.
본 발명의 목적은 종래 기술의 문제점을 극복한 다수의 반도체 포토닉 집적회로 제조 방법을 제공하는 것이다.
본 발명의 상기 및 그 밖의 목적을 달성하는데 있어서, 단일 반도체 기판 상에 다수의 반도체 포토닉 집적 회로를 제조하는 방법이 제공되는데, 각각의 상기 직접 회로는 광학적으로 서로 접속된 제 1 및 제 2 포토닉 디바이스를 적어도 포함하고, 상기 방법은: (ⅰ) 적어도 제 1 도파관 층을 포함하여, 상기 기판 상에 상기 제 1 포토닉 디바이스를 형성하는 제 1 세트의 층을 성장시키는 단계, (ⅱ) 상기 제 1 포토닉 디바이스의 각각을 피복하는 마스킹 부분을 포함하여, 상기 기판 상에 피복된 영역 및 노출된 영역을 형성하는 절연 막 마스크를 제공하는 단계, (ⅲ) 상기 노출된 영역에서 상기 제 1 세트의 층을 제거하는 단계, (ⅳ) 각각의 상기 제 1 포토닉 디바이스의 빛 전송 방향 부근 및 그 방향의 각각의 제 2 포토닉 디바이스에 대한 영역을 선택하는 단계 및 (ⅴ) 적어도 제 2 도파관 층을 포함하여, 선택 영역 성장 공정을 이용하여 상기 제 2 포토닉 디바이스를 형성하는 제 2 세트의 층을 성장시키는 단계로 이루어지는데, 상기 방법은: (1) 단계(ⅱ) 전에 기준 기판 상에서 제 2 도파관 층에 대응하는 도파관 층에서 기판에 걸친 밴드-갭 에너지의 변화를 측정하는 단계로서, 상기 제 2 도파관 층의 밴드-갭 에너지에서의 상기 변화로 인해, 상기 기판에 걸친 제 1 및 제 2 포토닉 디바이스 간에 디튜닝 할 시에 변화를 유발시키는 선택 영역 성장 공정으로 부터 유발되는 상기 변화를 측정하는 단계, (2) 단계(ⅱ)에서의 상기 절연 막 마스크에 각각의 상기 영역에 인접한 하나 이상의 추가 마스킹 부분을 제공하는 단계로서, 각각의 추가 마스킹 부분은 선택된 길이 및 선택 가능한 폭을 가지고, 각각의 제 1 포토닉 디바이스의 빛 전송 방향과거의 병렬로 배치되는 단계 및 (3) 밴드-갭 에너지의 상기 측정된 변화에 대응하여, 상기 기판에 걸친 상기 제 2 도파관 층에서 밴드-갭 에너지 변화를 최소한 부분적으로 보상하도록 하기 위하여 각각의 추가 마스킹 부분의 폭을 선택하는 단계를 더 포함하므로서, 기판에 걸친 상기 제 1 및 제 2 포토닉 디바이스 간에 디튜닝할 시에 변화를 줄인다.
본 발명의 이점은 기판에 걸친 성장을 변화시키는 선택 영역 성장 공정에 이용된 장치가 양품률을 증가시키는데 이용될 수 있다는 것이다.
본 발명의 또 다른 이점은 밴드-갭 에너지의 차를 보상하는 것이 저렴한 비용으로 용이하게 획득된다는 것이다.
본 발명은 첨부된 도면을 참조로 이하에 더 기술된다.
도 1은 웨이퍼 상의 밴드-갭 에너지 변화가 있는 변조기에서 광학식 도파관층을 도시하는 웨이퍼(1)의 상부도를 도시한다. 이러한 변화는 층을 제조하는데 이용되는 반응기의 유형 때문이다. 전술된 바와 같이, 이러한 것은 에픽택셜 성장 공정 동안 웨이퍼가 단단하게 장착되고 이용된 기체가 한 방향(2)으로 삽입되는 반응기에서 발생한다. 변화는 발광 측정 장치로 측정되고, 그 결과는 웨이퍼 가장 중앙 부근인 기준 지점(3)에서 획득된 가장 큰 파장과 비교하면 파장이 감소된다. 증가되는 파장 차는 5㎚의 간격으로 나누어지고, 여기에서, 각 라인(4)은 기준 지점(3)에서 부터 계산해서 이전 라인에서 5㎚ 강하되었다는 것을 나타낸다. 이 예에서, 웨이퍼(1) 상의 변화는 45㎚ 이상이고, 이는 고정 이미팅 파장(fixed emitting wavelength), 즉 고정 밴드-갭 에너지를 가진 반도체 레이저로 동작하는 변조기를 제조할 시에는 허용될 수 없다.
도 2는 본 발명에 따라서 레이저 및 변조기를 제조하기 위한 다수의 회로 마스크(10)를 포함하는 절연 마스크 설계의 일부를 도시한다. 회로 마스크(10)는 2개의 마스크 부분, 즉 레이저 부분(11) 및 변조기 부분(12)을 포함하고, 상기 레이저 부분(11)은 후속되는 제조 단계 동안 제 1 세트의 층을 피복하고 보호하여 레이저를 형성하고, 상기 변조기 부분(12)은 변조기를 형성하는 제 2 세트의 층이 제조되는 영역(13)을 형성한다. 영역(13)은 라인(14)으로 도시된 레이저의 빛 전송 방향에 있다.
레이저 마스킹 부분(11)의 크기, 길이 L1및 폭 W1은 구현된 레이저 유형에 따라서 달라지지만, 직경(across)이 대체로 같고, 변조기가 제조될 시에 레이저를보호한다. 비-제한적인 예로서, 약 1550 ㎚ 파장에 대응하는 밴드-갭 에너지를 가진 분산 피트백 레이저의 마스크 크기는 L1 400㎛ 이고 W1 12㎛이다.
이러한 예에서, 변조기 마스킹 부분(12)은 2개의 개별 부분(12a 및 12b)을 포함하고, 상기 개별부는 반드시 그 크기가 같고, 고정 중간 거리 WO로 라인(14)에서 대해 동일한 거리상에 배치된다. 각가의 마스크는 선택된 길이 Lm을 가지며, 라인(14)과 병렬로 배치되고, 바람직하게도 0 내지 20 ㎛인 선택 가능한 폭 Wm을 갖는다. 점선(15)은 폭의 상부 한계선을 나타낸다.
선택 가능한 폭은 선택 영역 성장 공정 동안, 마스크 부분, 특히 영역(13)에서 성장 층의 조성비와 두께를 변화시키는데 이용된다. 본 발명의 배경 기술에 전술된 바와 같이, 좀 더 짧은 확산 길이를 가진 물질의 증가 및 재료의 전반적인 증가는 마스크 부근에서 발생된다. 변조기 마스킹 부분(12a, 12b) 사이의 바람직한 중간 길이 WO는 상기 좀 더 짧은 확산 길이의 1 내지 3 배이고, 변조기에서 광 도파관 층의 양호한 조성비 및 에피택셜 성장에서 양호한 페이스를 획득할 수 있다.
반도체 기판은 인화 인듐(InP)으로 제조되는 것이 바람직 할 수 있고, 변조기에서 광 도파관 층은 인화 인듐 비소화 갈륨 InxGa1-xAsyP1-y, 간단히 InGaAsP로 형성되는 것이 바람직 할 수 있고, 여기에서 x, y는 0 에서 부터 1 까지의 값이다.
도파관 층이 성장할 때, 소정의 증가된 변조기 마스킹 부분의 폭은 상기 변조기 마스킹 부분(12) 부근에서 증가된 파장에 대응한다.
레이저 및 변조기를 포함하는 다수의 포토닉 디바이스가 레이저에 대한 제 1 세트의 층이 제 1 단계에서 제조되고, 변조기에 대한 광 도파관 층은 도 1에 도시된 변화를 갖는 다고 발견되는 동일한 기판 상에서 구현될 때, 변조기로서 이용되는 모든 영역에서의 도파관 층의 조성물은 보상될 필요가 있다. 이러한 보상은, 변조기 마스크 폭을 기판의 위치에 따라서 요구되는 파장 보상에 대응하도록 선택하므로서 수행된다.
도 3a 및 도 3b는 비-제한된 예로서, 도 2의 마스크를 이용하는 본 발명의 서로 다른 구현에 따른 도 2의 라인 A-A의 횡단면도이고, 여기에서:
중간 거리 - Wo = 20 ㎛, 및
변조기 마스크 폭 - Wm= 10 ㎛ 이다.
도 3a에서, 본 발명의 마스크 M은 반도체 기판(30) 상에 직접적으로 배치된다. 이러한 것은 제 1 포토닉 디바이스를 형성하고, 상기 디바이스 상에 보호 절연 막 마스크를 제공하고, 상기 절연 마스크로 보호되지 않는 임의의 재료에서 기판을 완전히 에칭하므로서 획득될 수 있다.
도 3b에서, 본 발명의 마스크 M은, 보호 절연 막이 레이저를 형성하는 제 1 세트의 층의 상부에 배치할 시에, 레이저 제조시의 잔여물인 재료의 층 L 상에 배치된다. 본 발명의 마스크 M 또는 보호 마스크로 피복되지 않는 영역은 기판(30)으로 에칭된다.
그러므로, 이러한 두 구현은 이하에 설명되는 선택 영역 성장 공정 동안 등가 변조기를 발생시킨다.
변조기의 선택 영역 성장 동안, 상기 마스킹 특징을 이용하여, 예를 들어 n-InP의 반도체 기판(30) 상에 n-InP/InGaAsP/p-InP를 포함하는 다수의 층이 획득되고, 여기에서 n-InP는 잉여 전자로 도핑된 인화 인듐 층이고, p-InP는 잉여 정공을 가진 인화 인듐 층이다.
제 1 n-InP 층(31)은 스페이서라 하고, 이는 가능한 결함 없이 다음 층(32), 도파관 층 아래에 표면을 만드는데 이용된다. 기판이 상당히 고품질이라면, 이 층은 생략될 수 있다.
표면 확산으로 인해 두께가 증가된 퇴적 재료(34)는 마스크의 에지에서 알 수 있다. 변조기를 제조하는데 마스크 사이의 재료의 좁은 부분 만이 이용되기 때문에, 이러한 두께 변화는 무시할 수 있다. 게다가, 전체 높이 Hp와 비교해서 변조기 높이 Hm는 증가되었고, 이는 인듐의 확산 길이가 더 짧기 때문이고, 이는 마스크 부근의 인듐을 보강한다.
도 4a 및 도 4b는 본 발명에 따른 변조기에서 정상 도파관 층과 보상된 도파관 층 사이를 비교한 것을 도시하고, 여기에서 전체 증가 파장 및 변조기 마스크의 변화 가능한 폭의 보상 결과를 확실하게 알 수 있다.
도 4a는 변조기 도파관 층을 y-축으로 하는 함수로서 파장 λ의 측정 값을 도시한다. 그 값은 기판 중앙(x = 0)을 교차하는 y-축을 따라서 나타난다. 하부 라인(40)은 선택 영역 성장 공정 동안 마스크를 보상하지 않는 정상 기판을 나타낸다. 파장 값은 오른쪽에서 왼쪽으로 갈수록, 도 1에 도시된 바와 같이 상부에서 하부로 갈수록 감소한다. 반면에, 보상된 도파관 층을 나타내는 상부 라인(41)은 하부 라인이 거의 40 ㎚ 변할 때 동일한 거리 상에서 10 내지 11 ㎚ 의 변화만 있다.
도 4b는 변조기 도파관 층을 x-축으로 하는 함수로서 파장 λ의 측정 값을 도시한다. 그 값은 기판의 중앙(y = 0)을 교차하여 x-축을 따라서 나타낸다. 도 4a에서 측정된 바와 같이 동일한 정상 기판을 나타내는 하부 라인(42)은 x = 0에서 최대 값을 가지고, 도 1에 도시된 대로 오른쪽과 왼쪽으로 갈수록 감소된다. 반면, 보상된 도파관 층을 나타내는 상부 라인(43)은 하부 라인이 거의 25㎚ 변할 때 동일한 거리에서 10 내지 11 ㎚만 변한다는 것을 도시한다.
이러한 측정 결과는 보상된 도파관 층이 제조되어 웨이퍼 상에서의 파장 변화를 상당히 적게할 수 있다는 것을 도시하고, 여기에서, 임의의 마스크를 보상하지 않는 선택 영역 성장 공정에서는 파장, 즉 밴드-갭 에너지의 변화가 크다.
본 발명의 방법의 기초가 되는 부분은 보상 마스크의 바람직한 폭을 선택할 수 있는 기준 기판 상의 기판에 걸친 밴드-갭 에너지의 변화의 특징을 나타내는 것이다. 이러한 것은, 제 1 청구항의 종래부에서 기술된 바와 같이, 기준 기판 상에 다수의 제 1 포토닉 디바이스를 형성하고 제 1 포토닉 디바이스를 피복하여 제 2 포토닉 디바이스를 형성한 후, 발광 측정 기술로 제 2 포토닉 디바이스에 대해 선택된 영역에서 파장을 측정하므로서 획득 될 수 있다.
물론, 본 발명의 방법은 변조기의 도파관 층에서의 파장을 완전히 보상할 수 있어, 레이저와 변조기 사이에, 튜닝이라고 하는 파장 차는 수용 가능한, 예를 들어 약 60 ㎚로 감소된다.

Claims (10)

  1. 상기 각 집적 회로가 광학적으로 또 다른 것에 접속된 하나 이상의 제 1 및 제 2 광 디바이스를 포함하는 다수의 반도체 광 집적 회로를 단일 반도체 기판 상에 제조하는 방법으로서, 상기 방법은:
    (ⅰ) 상기 기판 상에 상기 제 1 광 디바이스를 형성하도록, 하나 이상의 제 1 도파관 층을 포함하는 제 1 레이저 세트를 성장시키는 단계,
    (ⅱ) 상기 기판 상에 덮힌 영역 및 노출된 영역을 정의하도록 상기 제 1 광 디바이스 각각을 덮는 마스킹 부분을 포함하는 절연 막 마스크를 제공하는 단계,
    (ⅲ) 상기 노출된 부분에서 상기 제 2 레이저 세트를 제거하는 단계, (ⅳ) 상기 제 1 광 디바이스 각각의 빛 전송 방향에 인접한 제 2 광 디바이스 각각을 위한 영역을 선택하는 단계 및
    (ⅴ) 선택 영역 성장 공정를 이용하므로서 상기 제 2 광 디바이스를 형성하도록, 하나 이상의 제 2 도파관 층을 포함하는 제 2 레이저 세트를 성장시키는 단계를 포함하는 다수의 반도체 광 집적 회로를 제조하기 위한 방법에 있어서, 상기 단계는:
    (a) 상기 기판 상에 기준 기판 상의 상기 제 2 도파관 층에 대응하는 도파관 층의 밴드-갭 에너지에 변화를 측정하는 단계로서, 상기 단계(ⅱ) 전에 상기 변화는 상기 기판 상에 상기 제 1 및 상기 제 2 광 디바이스 사이의 디튜닝에서 변화를 유발하는 선택 영역 성장 공정로 부터 유발되고,
    (b) 단계 (ⅱ)에서 상기 절연 막 마스크를 각각 상기 영역에 인접한 하나 이상의 추가 마스킹 부분에 제공하는 단계로서, 선택된 길이 및 선택 가능한 폭을 갖고, 대체적으로 각각 제 1 광 디바이스의 빛 전송 방향과 병렬로 놓이는 각각의 추가 마스킹 부분에 상기 절연 막 마스크를 제공하는 단계 및
    (c) 밴드-갭 에너지에서 상기 측정된 변화에 대응하고, 상기 기판의 상기 제 2 도파과 층에서 밴드-갭 에너지 변화를 최소한 부분적으로 보상하도록 각각의 추가 마스크 부분의 폭을 선택하는 단계를 더 포함하여,
    기판 상의 제 1 및 제 2 광 디바이스 사의의 디튜닝에서 변화를 줄이는 것을 특징으로 하는 다수의 반도체 포토닉 집적 회로 제조 방법.
  2. 제 1 항에 있어서,
    상기 절연 막 마스크에 각각의 상기 영역에 인접하게 위치하는 2개의 상기 추가 마스킹 부분을 제공하는 단계를 포함하고, 상기 마스킹 부분은 병렬이고 각 영역의 대향하는 측면 상에 배치되는 것을 특징으로 하는 다수의 반도체 포토닉 집적 회로 제조 방법.
  3. 제 2 항에 있어서,
    모든 영역에 인접한 상기 2개의 추가 마스킹 부분 사이의 중간 거리가 대체로 동일하도록 선택하는 것을 특징으로 하는 다수의 반도체 포토닉 집적 회로 제조 방법.
  4. 제 3 항에 있어서,
    상기 중간 거리를 10 내지 35 ㎛ 로 선택하는 것을 특징으로 하는 다수의 반도체 포토닉 집적 회로 제조 방법.
  5. 제 3 항에 있어서,
    상기 중간 거리를 15 내지 25 ㎛ 로 선택하는 것을 특징으로 하는 다수의 반도체 포토닉 집적 회로 제조 방법.
  6. 전술된 항 중 어느 한 항에 있어서,
    상기 폭을 0 내지 20 ㎛ 로 선택하는 것을 특징으로 하는 다수의 반도체 포토닉 집적 회로 제조 방법.
  7. 전술된 항 중 어느 한 항에 있어서,
    상기 제 1 포토닉 디바이스를 반도체 레이저로 선택하는 것을 특징으로 하는 다수의 반도체 포토닉 집적 회로 제조 방법.
  8. 제 7 항에 있어서,
    상기 제 2 포토닉 디바이스를 상기 반도체 레이저에 광학적으로 접속되는 변조기로 선택하는 것을 특징으로 하는 다수의 반도체 포토닉 집적 회로 제조 방법.
  9. 전술된 항 중 어느 한 항에 있어서,
    상기 측정 단계는 발광 측정 기술에 의해 수행되는 것을 특징으로 하는 다수의 반도체 포토닉 집적 회로 제조 방법.
  10. 광학적으로 서로 접속되는 제 1 및 제 2 디바이스를 적어도 포함하는 집적 회로에 있어서,
    상기 집적 회로는 제 1 항 내지 제 9 항에 따른 방법을 이용하여 제조되는 것을 특징으로 하는 집적 회로.
KR1020017007413A 1998-12-18 1999-12-15 반도체 제조시의 파장 보상 방법 KR100615531B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9804422-5 1998-12-18
SE9804422A SE515915C2 (sv) 1998-12-18 1998-12-18 Metod och integrerad krets för våglängdkompensering vid halvledartillverkning

Publications (2)

Publication Number Publication Date
KR20010101208A true KR20010101208A (ko) 2001-11-14
KR100615531B1 KR100615531B1 (ko) 2006-08-25

Family

ID=20413749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017007413A KR100615531B1 (ko) 1998-12-18 1999-12-15 반도체 제조시의 파장 보상 방법

Country Status (10)

Country Link
US (1) US6274398B1 (ko)
EP (1) EP1142035A1 (ko)
JP (1) JP2002533940A (ko)
KR (1) KR100615531B1 (ko)
CN (1) CN1158731C (ko)
AU (1) AU3091500A (ko)
CA (1) CA2352228A1 (ko)
SE (1) SE515915C2 (ko)
TW (1) TW478008B (ko)
WO (1) WO2000038284A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7058246B2 (en) * 2001-10-09 2006-06-06 Infinera Corporation Transmitter photonic integrated circuit (TxPIC) chip with enhanced power and yield without on-chip amplification
US6791746B2 (en) * 2002-02-12 2004-09-14 Finisar Corporation Extended bandwidth semiconductor optical amplifier
JP2014063052A (ja) 2012-09-21 2014-04-10 Mitsubishi Electric Corp 光変調器の製造方法および光変調器
JP6291849B2 (ja) * 2014-01-10 2018-03-14 三菱電機株式会社 半導体装置の製造方法、半導体装置
JP6414306B2 (ja) * 2017-09-27 2018-10-31 三菱電機株式会社 半導体装置の製造方法、半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250462A (en) * 1990-08-24 1993-10-05 Nec Corporation Method for fabricating an optical semiconductor device
JP3285426B2 (ja) * 1993-08-04 2002-05-27 株式会社日立製作所 半導体光集積素子及びその製造方法
JPH07176827A (ja) 1993-08-20 1995-07-14 Mitsubishi Electric Corp 変調器付半導体レーザ装置の製造方法
JPH1056229A (ja) * 1996-08-08 1998-02-24 Fujitsu Ltd 半導体光集積素子の製造方法

Also Published As

Publication number Publication date
CN1330805A (zh) 2002-01-09
WO2000038284A1 (en) 2000-06-29
KR100615531B1 (ko) 2006-08-25
TW478008B (en) 2002-03-01
AU3091500A (en) 2000-07-12
JP2002533940A (ja) 2002-10-08
CA2352228A1 (en) 2000-06-29
SE9804422D0 (sv) 1998-12-18
EP1142035A1 (en) 2001-10-10
CN1158731C (zh) 2004-07-21
SE9804422L (sv) 2000-06-19
SE515915C2 (sv) 2001-10-29
US6274398B1 (en) 2001-08-14

Similar Documents

Publication Publication Date Title
US5543353A (en) Method of manufacturing a semiconductor photonic integrated circuit
KR101252469B1 (ko) 반도체 소자 및 그 제조 방법과 분포 궤환형 레이저 소자
EP1267460A2 (en) Method for fabricating a set of distributed feedback semiconductor lasers
CN108649427B (zh) 高效激射输出dfb半导体激光器装置及光子集成发射芯片
JPH0262090A (ja) 光半導体装置の製造方法
JP3339488B2 (ja) 光半導体装置およびその製造方法
JP2005333144A (ja) 逆メサ構造を用いた光集積素子及びその製造方法
KR100615531B1 (ko) 반도체 제조시의 파장 보상 방법
EP0641053A1 (en) Method and apparatus for control of lasing wavelength in distributed feedback lasers
US5033816A (en) Method for making a diffraction lattice on a semiconductor material
CN113708219A (zh) 一种半导体量子阱激光器及其制备方法
EP0598861B1 (en) Method of fabrication optoelectronic components
US5943554A (en) Method of making distributed feedback laser having spatial variation of grating coupling along laser cavity length
EP0717434B1 (en) Method of manufacturing compound semiconductor integrated circuit
JPH02283084A (ja) 半導体レーザの製造方法
KR100317988B1 (ko) 다채널 어레이 광소자의 제조방법
KR19980050572A (ko) 회절격자 커플러 제조방법
GB2247346A (en) A method of forming a semiconductor device
JPH05327119A (ja) 多波長集積化半導体レーザの製造方法
TW409432B (en) Method for channel wavelength compensation in semiconductor manufacturing
JP2002270946A (ja) 半導体光集積素子の製造方法
JPH09246667A (ja) 半導体レーザおよびその製造方法
JPH03156989A (ja) 半導体レーザとその製造方法
KR100540891B1 (ko) 다파장 광검출기 어레이 및 그 제조방법
JPH10117039A (ja) 半導体レーザの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee