CN113708219A - 一种半导体量子阱激光器及其制备方法 - Google Patents

一种半导体量子阱激光器及其制备方法 Download PDF

Info

Publication number
CN113708219A
CN113708219A CN202110991003.6A CN202110991003A CN113708219A CN 113708219 A CN113708219 A CN 113708219A CN 202110991003 A CN202110991003 A CN 202110991003A CN 113708219 A CN113708219 A CN 113708219A
Authority
CN
China
Prior art keywords
layer
etching
ridge waveguide
groove
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110991003.6A
Other languages
English (en)
Inventor
林琦
林中晞
赵晓凡
朱振国
钟杏丽
苏辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Institute of Research on the Structure of Matter of CAS
Original Assignee
Fujian Institute of Research on the Structure of Matter of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Institute of Research on the Structure of Matter of CAS filed Critical Fujian Institute of Research on the Structure of Matter of CAS
Priority to CN202110991003.6A priority Critical patent/CN113708219A/zh
Publication of CN113708219A publication Critical patent/CN113708219A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2202—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure by making a groove in the upper laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/02—MBE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明涉及光通信技术领域，具体涉及一种半导体量子阱激光器及其制备方法，所述激光器包括其外延结构包括自下而上依次设置的衬底、缓冲层、下限制层、有源层、上限制层和接触层；所述上保护层上设置有脊波导和若干刻蚀槽，所述刻蚀槽分布在脊波导上，所述刻蚀槽将所述脊波导分割成若干不连续的脊波导分段。本发明实现类似于啁啾，切趾或者相移光栅效应，来实现较窄的线宽输出，同时可以避免光栅制造，二次外延生长等复杂工艺，简化激光器的制备工艺。

Description

一种半导体量子阱激光器及其制备方法
技术领域
本发明涉及光通信技术领域，具体涉及一种半导体量子阱激光器及其制备方法。
背景技术
在光通信等应用领域中，市场上所使用的半导体激光器主要是FP激光器(Fabry-Perot半导体激光器，法布里-珀罗半导体激光器)，DFB激光器(Distributed FeedbackLaser半导体激光器，分布式反馈半导体激光器)，DBR激光器(distributed Braggreflector半导体激光器，分布式布拉格反射半导体激光器)和外腔激光器。
半导体激光器的线宽特性决定着光纤通信系统的性能，随着光纤通信技术的高速发展，低于MHz量级的窄线宽半导体激光器的应用越来越广泛。此外，在激光雷达、光纤水听器、光纤测温及远距离的相干检测等需要精密测量的领域中，对半导体激光器线宽的要求都日益增高。
FP激光器的制作简单、成本低，但其难以实现单纵模激光，单纵模模式的DFB激光器虽然可以实现单纵模激光，且成本已降到可市场化的水平，但在制造过程中不仅存在光栅制造、二次外延生长的复杂工艺，还需要使用昂贵的设备，同时，DFB激光器的线宽通常在MHz量级，难以满足窄线宽的要求。DBR半导体激光器的制备工艺相对DFB较复杂，且线宽差异不大。
半导体外腔激光器可将线宽压窄至100kHz以下，但是其功率通常较低，光栅或者光纤光栅的制作难度较大、与半导体芯片的耦合难度较大，易受到振动等外界环境的影响。
为了实现FP激光器的单纵模输出，由爱尔兰的研究人员提出Slotted FP激光器，在一条波导上周期性地设置一系列刻蚀槽，通过对谐振腔的微扰来实现对激光器出射谱的调制，从而实现激光器的单模输出。激光器所有的槽宽都是1微米左右，刻蚀深度与脊型波导的高度一致，通过调节刻蚀槽的周期可以实现不同波长的输出，他们得到了一组具有不同出射波长的激光器阵列，该方法在含刻蚀槽脊型波导后面集成了一个电吸收调制器，可以得到类似于DBR的激光器；为了进一步降低FP激光器的线宽，有人提出将刻蚀深度增加至能隔断有源层的位置，该方法可以获得较窄的线宽，但是这种刻蚀深宽比至少达到4或以上的深刻蚀工艺难度较大，而且刻蚀截面的质量难以控制和保证。
为了从DFB激光器的角度降低线宽，2004年陈向飞等人提出重构等效啁啾(REC)技术。该技术与采样布拉格光栅类似，在均匀种子光栅的基础上，通过设计和制作特殊的更大周期采样结构，如在采样光栅形成±1级信道中形成等效相移、等效切趾等结构，可实现与真实相移光栅、切趾光栅等相同的对光的束缚和选择功能和效果。其优点在于采样周期在微米量级，简化了复杂光栅结构的制作工艺，同时提髙了对波长的控制精度，还可以将线宽压窄至低于MHz量级，但是该方法无法避免光栅制造，二次外延生长等难度较大，成本较高的复杂工艺。
发明内容
一种半导体量子阱激光器，其外延结构包括自下而上依次设置的衬底、缓冲层、下限制层、有源层、上限制层和接触层；
优选地，所述外延结构还包括：下波导层、上波导层、过渡层、下保护层、刻蚀阻挡层和上保护层；
所述下波导层位于下限制层和有源层之间，所述上波导层、过渡层自下而上依次位于有源层和上限制层之间，所述下保护层、刻蚀阻挡层和上保护层自下而上依次设置在上限制层和接触层之间；
作为一个实例地，所述外延结构包括自下而上依次设置衬底、缓冲层、下限制层、有源层、上限制层、下保护层、刻蚀阻挡层、上保护层和接触层；
作为一个实例地，所述外延结构包括自下而上依次设置衬底、缓冲层、下限制层、下波导层、有源层、上波导层、过渡层、上限制层和接触层；
所述上保护层上刻蚀或者腐蚀形成脊波导和若干刻蚀槽，所述刻蚀槽分布在脊波导上，所述刻蚀槽将所述脊波导分割成若干不连续的脊波导分段；
根据本发明，所述脊波导各分段之间的耦合系数，和/或脊波导各分段的长度，和/或刻蚀槽的宽度，和/或刻蚀槽的深度，沿谐振腔轴向呈切趾分布、啁啾分布或者相移分布。
优选地，所述脊波导各分段之间的耦合系数、脊波导各分段的长度、刻蚀槽的宽度、刻蚀槽的深度沿谐振腔轴向的分布，包含切趾分布、啁啾分布或者相移分布中的至少两种。
优选地，位于所述脊波导中部区域的脊波导各分段的长度呈啁啾分布或相移分布，优选地，位于两侧区域的脊波导各分段的长度等效切趾分布；
优选地，所述脊波导中部1/3范围内的脊波导各分段的长度呈啁啾分布或相移分布，位于两侧各1/3范围内的脊波导各分段的长度呈等效切趾分布；
优选地，位于所述脊波导中部区域的刻蚀槽的宽度和/或深度呈啁啾分布或相移分布，优选地，位于两侧区域的刻蚀槽的宽度呈等效切趾分布；
优选地，所述脊波导中部1/3范围内的刻蚀槽的宽度和/或深度呈啁啾分布或相移分布，位于两侧各1/3范围内的刻蚀槽的宽度和/或深度呈等效切趾分布；
优选地，位于所述脊波导中部区域内各分段之间的耦合系数呈啁啾分布或相移分布，优选地，位于两侧区域的耦合系数呈等效切趾分布；
优选地，所述脊波导中部1/3范围内各分段之间的耦合系数呈啁啾分布或相移分布，位于两侧各1/3范围内的耦合系数呈等效切趾分布；
优选地，脊波导各分段长度与刻蚀槽宽度之比大于1(即占空比大于0.5)，例如：脊波导各分段、刻蚀槽呈等效切趾分布，占空比在0.75-0.95内变化。
优选地，所述脊波导各分段、刻蚀槽呈等效切趾分布，且为余弦分布。
所述切趾分布指具有特定函数分布状态的结构，常见有高斯分布、余弦分布、汉明函数分布，例如为余弦分布；所述啁啾分布指分布状态的周期成线性变化；所述相移分布结构指分布状态的周期存在相位突变的结构。
优选地，所述脊波导平行于脊方向的两侧设置有侧沟槽，所述侧沟槽的宽度为10～20μm；
优选地，所述侧沟槽的深度和脊波导的高度一致；
根据本发明，所述脊波导的深度为1～2.6μm，脊宽为2～4μm；
优选地，所述刻蚀槽的宽度与脊波导长度的方向一致，从而实现将脊波导分割成若干脊波导分段，刻蚀槽长度与脊波导的宽度相同或不同；
优选地，所述刻蚀槽的宽度为0.5～2.5μm，深度为1～2μm，优选地，所述刻蚀槽的深宽比小于4；
优选地，所述刻蚀槽的底部位于N-InP缓冲层、P-InGaAsP上限制层或P-InP下保护层；
优选地，所述脊波导的脊高度与所述刻蚀槽的深度相同或不同；优选地，不同所述刻蚀槽的深度相同或者不同；
根据本发明的实施方案，所述有源层包括若干层InxGa1-xAsyP1-y量子阱，所述量子阱的层数≥3层，优选地，≥4层，例如为4层；
所述x的取值范围为0-1，所述y的取值范围为0-1；根据设计激光器的波长确定禁带宽度Eg，x，y的取值需满足公式：
Eg＝2.75-1.33y-1.4x+0.33xy-(0.758-0.28y)x(1-x)-(0.21-0.109x)y(1-y)；
例如，所述InxGa1-xAsyP1-y量子阱为In0.557Ga0.443As0.95P0.05量子阱，优选地，所述In0.557Ga0.443As0.95P0.05量子阱的厚度为6nm。
优选地，相邻所述InxGa1-xAsyP1-y量子阱之间有势垒，势垒中InxGa1-xAsyP1-y材料中x、y的取值与量子阱中的不同，优选地，所述势垒为In0.738Ga0.262As0.568P0.432，优选地，所述势垒的厚度为10nm。
优选地，所述衬底为N+-InP衬底；
优选地，所述缓冲层为N-InP，厚度为1～2μm；优选地，所述缓冲层厚度为1.2～1.8μm，例如为1μm、1.1μm、1.3μm、1.4μm、1.5μm、1.7μm、1.9μm、2μm。
所述上限制层为P-InGaAsP，厚度为0.1～0.2μm；优选地，所述上限制层的厚度为0.13-0.18μm，例如为0.12μm、0.15μm、0.16μm、0.18μm、0.19μm。
所述下限制层为N-InGaAsP，厚度为0.1～0.2μm；优选地，所述下限制层的厚度为0.12-0.17μm，例如为0.11μm、0.14μm、0.15μm、0.16μm、0.18μm。
所述上保护层、下保护层为P-InP，厚度为1.5～2.5μm；优选地，所述上保护层、下保护层的厚度为1.8～2.2μm，例如为1.6μm、1.7μm、1.9μm、2.1μm、2.3μm、2.4μm。
所述刻蚀阻挡层为P-InGaAsP，厚度为0.01～0.02μm，例如为0.01μm、0.02μm。
半导体量子阱激光器的材料可以是InGaAsP/InP体系、GaAlN/GaN体系、InGaAs/GaAs体系、InGaAsAl/GaAs体系等不同的材料体系。
根据本发明的实施方案，所述量子阱、势垒采用的材料包括InGaAsP、GaAlN、InGaAs、InGaAsAl。
根据本发明的实施方案，所述势垒采用的材料与所述量子阱材料组分不同。
根据本发明的实施方案，所述衬底材料包括InP、GaN、GaAs。
本发明还提供上述半导体量子阱激光器的制备方法，包括以下步骤：
制备外延片，在外延片上刻蚀形成脊波导和刻蚀槽，蒸镀电极，得到芯片。
根据本发明，蒸镀电极之后，还包括以下步骤：沿芯片沿晶向解离成巴条，对巴条的出光、背光端面进行蒸镀光学膜。
根据本发明，制备所述外延片具体包括以下步骤：
采用MBE或MOCVD生长一次外延结构，所述外延结构沿晶向依次包括衬底、缓冲层、下限制层、有源层、上限制层和接触层。
优选地，所述外延结构还包括：下波导层、上波导层、过渡层、下保护层、刻蚀阻挡层和上保护层；
所述下波导层位于下限制层和有源层之间，所述上波导层、过渡层自下而上依次位于有源层和上限制层之间，所述下保护层、刻蚀阻挡层和上保护层自下而上依次设置在上限制层和接触层之间；
作为一个实例地，所述外延结构包括自下而上依次设置衬底、缓冲层、下限制层、有源层、上限制层、下保护层、刻蚀阻挡层、上保护层和接触层；
作为一个实例地，所述外延结构包括自下而上依次设置衬底、缓冲层、下限制层、下波导层、有源层、上波导层、过渡层、上限制层和接触层；
所述，衬底、缓冲层、下限制层、有源层、上限制层、下保护层、刻蚀阻挡层、上保护层、下波导层、上波导层、过渡层和接触层具有如上所述的定义。
优选地，生长所述有源层包括交替长量子阱层、势垒，例如：先生长量子阱层，再在量子阱层的表面生长势垒，重复若干次至厚度满足要求，且顶层为量子阱层。
例如：在N+-InP衬底上，550～650℃下MBE或者MOCVD外延生长掺杂浓度2×1018，1μm厚的N-InP缓冲层；生长掺杂浓度0.4×1018，0.1μm厚的N-InGaAsP下限制层；生长含多层InGaAsP量子阱的有源区；生长掺杂浓度0.4×1018，0.1μm厚的P-InGaAsP上限制层；生长掺杂浓度0.4×1018，0.12μm厚的P-InP下保护层；生长掺杂浓度0.4×1018，0.015μm厚的P-InGaAsP刻蚀阻挡层；生长掺杂浓度1×1018，1.6μm厚的P-InP上保护层；生长掺杂浓度10×1018，0.2μm厚的P+-InGaAs接触层。
根据本发明，在外延片上刻蚀形成脊波导和刻蚀槽包括以下步骤：在外延片上沉积介质膜、光刻定义脊波导和刻蚀槽，刻蚀介质膜、腐蚀或者刻蚀形成脊波导和刻蚀槽结构，去除掩膜。
例如：在芯片表面沉积250nmSiO2掩膜层；光刻形成包含刻蚀槽的脊图案；ICP刻蚀SiO2掩膜层；去胶；
优选地，使用腐蚀液腐蚀或者干法刻蚀接触层，例如：使用比例为1:1:10的H3PO4:H2O2:H2O腐蚀液腐蚀P+-InGaAs接触层；
优选地，在室温下使用腐蚀液腐蚀或者干法刻蚀上保护层或者上限制层，例如：选用比例为1:3的HCl:H3PO4腐蚀液P-InP上保护层，形成脊波导结构，去除SiO2掩膜层。
所述形成的脊波导结构中，腐蚀深度为1～1.6μm，脊宽为0.5～2.5μm，例如为2μm；所述刻蚀槽的长度和脊波导的宽度大小和方向一致；刻蚀槽的宽度为0.5～2.5μm，例如为2μm；所述刻蚀槽的深度为1～2μm；所述刻蚀槽的深宽比小于4；
当所述脊波导的高度和刻蚀槽的深度不相同，或者不同刻蚀槽的深度不相同时，其刻蚀步骤为：
在芯片表面沉积250nmSiO2掩膜层；光刻形成脊图案；ICP刻蚀SiO2掩膜层；去胶；选用适当的腐蚀液腐蚀或者干法刻蚀接触层，例如：比例1:1:10的H3PO4:H2O2:H2O腐蚀液腐蚀P+-InGaAs接触层，在室温下选用适当的腐蚀液腐蚀或者干法刻蚀上保护层或者上限制层，例如：选用比例1:3的HCl:H3PO4腐蚀液P-InP上保护层，形成脊波导结构；在芯片表面沉积250nmSiO2掩膜层；光刻定义刻蚀槽；ICP刻蚀SiO2掩膜层；去胶；腐蚀或者刻蚀至预定深度。
当所述脊波导的高度和刻蚀槽的深度不相同，且不同刻蚀槽的深度不相同时，其刻蚀步骤为：
a、在芯片表面沉积250nmSiO2掩膜层；光刻形成脊图案；ICP刻蚀SiO2掩膜层；去胶；b、选用比例适当的腐蚀液腐蚀或者干法刻蚀接触层，例如：比例1:1:10的H3PO4:H2O2:H2O腐蚀液腐蚀P+-InGaAs接触层，在室温下选用适当的腐蚀液腐蚀或者干法刻蚀上保护层或者上限制层，例如：选用比例1:3的HCl:H3PO4腐蚀液P-InP上保护层，形成脊波导结构；在芯片表面沉积250nmSiO2掩膜层；光刻定义刻蚀槽；ICP刻蚀SiO2掩膜层；去胶；腐蚀或者刻蚀至设定深度；c、根据刻蚀槽深度的不同值重复b若干次。
根据本发明，所述步骤c中若刻蚀槽未刻蚀(或者腐蚀)至有源区，则通过离子注入，或者沉积半导体或导电材料使槽的内表面形成厚度50nm～200nm的低电阻率区，以便增加向槽内的有源层提供的泵浦电流，减少刻蚀槽内有源区损耗对器件性能的影响。
根据本发明，所述步骤c中若槽深入有源区，则通过沉积半导体或导电材料使槽的内表面形成厚度50nm～200nm的低电阻率区，以便增加向槽内的有源层提供的泵浦电流，减少刻蚀槽内有源区损耗对器件性能的影响。
根据本发明，所述步骤c中若槽刻穿有源区，或者在槽内表面上沉积50nm～400nm绝缘层，调节脊波导各分段之间的耦合系数，或者不做沉积处理。
根据本发明，所述蒸镀电极包括以下步骤：在刻蚀后的外延片上沉积SiO2绝缘层，光刻定义电极窗口、刻蚀SiO2绝缘层、去除光刻胶、光刻定义P电极，沉积P面金属、剥离；进一步进行衬底减薄、沉积N面金属、退火合金。
例如：在芯片表面沉积300nmSiO2钝化层，通过光刻，RIE刻蚀曝光区域钝化层，电子束蒸发Au(20nm)/Zn(50nm)/Au(1000nm)作为P面金属，将芯片衬底减薄至厚度110～150μm，电子束蒸发AuGe(500nm)/Ni(800nm)/Au(1000nm)作为N面金属，400～500℃在氮气气氛下合金60s。
有益效果
本发明通过若干刻蚀槽将脊波导分成若干分段，刻蚀槽的宽度和/或深度，和/或脊波导分段的长度设计成等效啁啾，切趾或者相移特性分布，实现类似于啁啾，切趾或者相移光栅效应，来实现较窄的线宽输出，同时可以避免光栅制造，二次外延生长等复杂工艺，简化激光器的制备工艺。进一步通过漏电流的方式向槽内的有源层提供泵浦电流减少刻蚀槽内有源区损耗对器件性能的影响。
类似于啁啾光栅，通过等效啁啾分布不会使腔内中心部分光子过多而引起载流子沿谐振腔的不均匀分布，降低激光器出现空间烧孔现象的发生几率，抑制模式跳动，并使激光器单纵模模式的稳定性达到甚至是超过其他商用普通DFB激光器。
切趾分布结构可以抑制反射谱边模，提高主边模增益比，在制备工艺上，可以避免光栅制造，二次外延生长等复杂工艺，简化激光器的制备工艺。
进一步通过对刻蚀槽内表面的处理，调节脊波导各分段之间的耦合系数，增加向槽内的有源层提供的泵浦电流，减少刻蚀槽内有源区损耗对器件性能的影响。
附图说明
图1为本发明实施例中外延片的结构示意图；
图2为有源层的结构示意图；
图3为外延片刻蚀脊波导和刻蚀槽后的俯视图；
图4为图3的A剖视图；
图5为图3中B的剖视图；
图6为图3中C的剖视图。
图中：
1-衬底，2-缓冲层，3-下限制层，4-下波导层，5-有源层，6-上波导层，7-过渡层，8-上限制层，9-接触层，10-量子阱层，11-势垒，21-侧沟槽，22-脊波导，23-刻蚀槽,24-脊波导分段。
具体实施方式
下文将结合具体实施例对本发明的通式化合物及其制备方法和应用做更进一步的详细说明。应当理解，下列实施例仅为示例性地说明和解释本发明，而不应被解释为对本发明保护范围的限制。凡基于本发明上述内容所实现的技术均涵盖在本发明旨在保护的范围内。
除非另有说明，以下实施例中使用的原料和试剂均为市售商品，或者可以通过已知方法制备。
实施例1
参见图1所示，所述一次外延生长步骤具体为，在N+-InP衬底1上，550～650℃下，使用MBE(分子束外延)或者MOCVD(气相外延生长技术)外延生长法依次生长掺杂浓度2×1018，1μm厚的N-InP缓冲层2；掺杂浓度0.4×1018，0.1μm厚的N-InGaAsP下限制层3；含多层InGaAsP量子阱的有源层5；掺杂浓度0.4×1018，0.1μm厚的P-InGaAsP上限制层8；生长掺杂浓度0.4×1018，0.12μm厚的P-InP下保护层；生长掺杂浓度0.4×1018，0.015μm厚的P-InGaAsP刻蚀阻挡层；生长掺杂浓度1×1018，1.6μm厚的P-InP上保护层；生长掺杂浓度10×1018，0.2μm厚的P+-InGaAs接触层9；进一步地，所述InGaAs接触层9具体为In0.53Ga0.47As覆盖层。
参见图2所示，含多层InGaAsP量子阱的有源层5含五层InGaAsP量子阱层，所述有源层5的具体生长方法如下：550～650℃下先生长6nm的In0.557Ga0.443As0.95P0.05量子阱层10，后生长10nm的势垒11In0.738Ga0.262As0.568P0.432，再重复前两步骤的生长3次，最后生长6nm的In0.557Ga0.443As0.95P0.05量子阱层10，完成有源层5的生长。
参见图3所示，所述形成脊波导22和刻蚀槽23深度相同时的步骤具体为：在芯片表面沉积250nmSiO2掩膜层；光刻形成包含刻蚀槽23的脊图案；ICP刻蚀SiO2掩膜层；去胶；选用比例1:1:10的H3PO4:H2O2:H2O腐蚀液腐蚀或者干法刻蚀接触层9，在室温下选用比例1:3的HCl:H3PO4腐蚀液腐蚀或者干法刻蚀P-InP上保护层，形成脊波导22，腐蚀深度1～1.6μm，脊宽为2μm；刻蚀槽23的长度和脊波导22的宽度的大小和方向一致；刻蚀槽23的宽度为0.5～2.5μm；刻蚀槽23的深度为1～2μm；刻蚀槽23的深宽比小于4；去除SiO2掩膜层；
进一步地，所述形成脊波导22和刻蚀槽23深度不一时，或者不同的刻蚀槽23的深度不一时的步骤具体为：(1)在芯片表面沉积250nmSiO2掩膜层；光刻形成脊图案；ICP刻蚀SiO2掩膜层；去胶；选用比例1:1:10的H3PO4:H2O2:H2O腐蚀液腐蚀或者干法刻蚀接触层，在室温下选用比例1:3的HCl:H3PO4腐蚀液腐蚀或者干法刻蚀P-InP上保护层，形成脊波导22，腐蚀深度1～1.6μm，脊宽为2μm；(2)在芯片表面沉积250nmSiO2掩膜层；光刻定义刻蚀槽；ICP刻蚀SiO2掩膜层；去胶；腐蚀或者刻蚀至N-InP缓冲层2，或者P-InGaAsP上限制层8，或者P-InP下保护层；刻蚀槽23的长度和脊波导22的宽度的大小和方向一致；刻蚀槽23的宽度为0.5～2.5μm；刻蚀槽23的深度为1～5μm；刻蚀槽23的深宽比小于4；
所述形成脊波导和刻蚀槽深度不一，且不同的刻蚀槽深度不一时的步骤具体为：(1)在芯片表面沉积250nmSiO2掩膜层；光刻形成脊图案；ICP刻蚀SiO2掩膜层；去胶；选用比例1:1:10的H3PO4:H2O2:H2O腐蚀液腐蚀或者干法刻蚀接触层，在室温下选用比例1:3的HCl:H3PO4腐蚀液腐蚀或者干法刻蚀P-InP上保护层，形成脊波导22，腐蚀深度1～1.6μm，脊宽为2μm；(2)在芯片表面沉积250nmSiO2掩膜层；光刻定义刻蚀槽；ICP刻蚀SiO2掩膜层；去胶；腐蚀或者刻蚀至N-InP缓冲层2，或者P-InGaAsP上限制层8，或者P-InP下保护层；刻蚀槽23的长度和脊波导22的宽度的大小和方向一致；刻蚀槽23的宽度为0.5～2.5μm；刻蚀槽的深度为1～5μm；刻蚀槽的深宽比小于4；(3)根据刻蚀槽23的深度需求值重复第(2)步若干次。
若槽深未超过P-InP下保护层，即未进入有源区，则通过离子注入，或者沉积半导体或导电材料使槽的内表面形成厚度50nm～200nm的低电阻率区，以便增加向槽内的有源层提供的泵浦电流，减少刻蚀槽内有源区损耗对器件性能的影响。
若槽深入有源区，则通过沉积半导体或导电材料使槽的内表面形成厚度50nm～200nm的低电阻率区，以便增加向槽内的有源层提供的泵浦电流，减少刻蚀槽内有源区损耗对器件性能的影响。
若槽刻穿有源区，或者在槽内表面上沉积50nm～400nm绝缘层，调节脊波导22各分段之间的耦合系数，或者不做沉积处理。
进一步地，其中芯片包含刻蚀槽23的脊波导22的腔长为1000μm；脊波导22的两侧有10～20μm宽的侧沟槽21。
参见图3所示，选定脊波导中间长度1/3部分(B部分)，其脊波导分段的长度是啁啾分布或者相移分布结构；剩余部分(A部分、C部分)的脊波导分段24的长度为等效切趾分布结构，该部分脊波导各分段24长度和刻蚀槽的宽之比对称选用2:1到10:1的范围，采用余弦切趾函数。
或者进一步地，其中芯片包含刻蚀槽23的脊波导腔长为1000μm；脊波导的两侧有10～20μmμm宽的侧沟槽21。
选定脊波导22中间长度1/3部分(B部分)，其刻蚀槽23的宽度是啁啾分布或者相移分布结构；剩余部分(A部分、C部分)的刻蚀槽23宽度为等效切趾分布结构，该部分脊波导分段24的长度和刻蚀槽23的宽之比对称选用2:1到10:1的范围，采用余弦切趾函数。
进一步地，所述蒸发N、P型电极的步骤具体为：在芯片表面沉积300nmSiO2钝化层，通过光刻，RIE刻蚀曝光区域钝化层，电子束蒸发Au(20nm)/Zn(50nm)/Au(1000nm)作为P面金属，将芯片衬底减薄至厚度110～150μm，电子束蒸发AuGe(500nm)/Ni(800nm)/Au(1000nm)作为N面金属，420℃在氮气气氛下合金60s。
进一步地，所述镀膜步骤具体为：将样品解离成腔长1000μm的巴条，采用电子束蒸发在芯片的出光端面蒸镀单层SiO2高透膜和背光端面上蒸镀高反膜，完成芯片的制作。
实施例2
参见图1所示，一次外延生长步骤具体为，在N+-GaAs衬底1上，550～750℃下MBE或者MOCVD外延生长掺杂浓度2×1018，0.3.μm厚的N+-GaAs缓冲层2；生长掺杂浓度2×1018，1.5μm厚的N+-Al0.3Ga0.7As下限制层3；生长0.1μm厚的GaAs下波导层；生长含多层InGaAs/GaAs量子阱的有源层5；生长0.08μm厚的GaAs上波导层6；生长掺杂浓度0.4×1018，0.015μm厚的P-AlxGa1-xAs，x从0渐变到0.3的过渡层7；生长掺杂浓度1×1018，1.5μm厚的P+-Al0.3Ga0.7As上限制层8；生长掺杂浓度20×1018，0.2μm厚的P++-GaAs接触层9；进一步地，所述InGaAs接触层9具体为In0.53Ga0.47As覆盖层。
参见图2所示，含多层InGaAs/GaAs量子阱的有源层5为含五层InGaAs/GaAs量子阱层10的有源层5，所述有源层5的具体生长方法如下：550～750℃下先生长10nm的InxGa1-xAs量子阱层10，x在0.1至0.4之间，后生长25nm的势垒11GaAs，再重复前两步骤的生长3次，最后生长10nm的InxGa1-xAs量子阱层10，完成有源层5的生长。
参见图3至6所示，所述形成脊波导22和刻蚀槽23深度相同时的步骤具体为：在芯片表面沉积250nmSiO2掩膜层；光刻形成包含刻蚀槽的脊图案；ICP刻蚀SiO2掩膜层；去胶；选用比例1:1:10的H3PO4:H2O2:H2O腐蚀液腐蚀或者干法刻蚀接触层，选用干法刻蚀工艺刻蚀P+-Al0.3Ga0.7As上限制层，形成脊波导22，腐蚀深度1～1.6μm，脊宽为2μm；刻蚀槽23的长度和脊波导22的宽度的大小和方向一致；刻蚀槽23的宽0.5～2.5μm；刻蚀槽23的深1～2μm；刻蚀槽23的深宽比小于4；去除SiO2掩膜层；
进一步地，所述形成脊波导和刻蚀槽深度不一时，或者不同的刻蚀槽深度不一时的步骤具体为：(1)在芯片表面沉积250nmSiO2掩膜层；光刻形成脊图案；ICP刻蚀SiO2掩膜层；去胶；选用比例1:1:10的H3PO4:H2O2:H2O腐蚀液腐蚀或者干法刻蚀接触层，选用干法刻蚀工艺刻蚀P+-Al0.3Ga0.7As上限制层，形成脊波导结构，刻蚀深度1～1.6μm，脊宽为2μm；(2)在芯片表面沉积250nmSiO2掩膜层；光刻定义刻蚀槽；ICP刻蚀SiO2掩膜层；去胶；腐蚀或者刻蚀至N+-GaAs缓冲层，或者上限制层；刻蚀槽23的长度和脊波导22的宽度的大小和方向一致；刻蚀槽的宽0.5～2.5μm；刻蚀槽的深1～5μm；刻蚀槽的深宽比小于4；
进一步地，所述形成脊波导和刻蚀槽深度不一，且不同的刻蚀槽深度不一时的步骤具体为：(1)在芯片表面沉积250nmSiO2掩膜层；光刻形成脊图案；ICP刻蚀SiO2掩膜层；去胶；选用比例1:1:10的H3PO4:H2O2:H2O腐蚀液腐蚀或者干法刻蚀接触层，选用干法刻蚀工艺刻蚀P+-Al0.3Ga0.7As上限制层，形成脊波导结构，刻蚀深度1～1.6μm，脊宽为2μm；(2)在芯片表面沉积250nmSiO2掩膜层；光刻定义刻蚀槽；ICP刻蚀SiO2掩膜层；去胶；腐蚀或者刻蚀至N+-GaAs缓冲层，或者上限制层；刻蚀槽23的长度和脊波导22的宽度的大小和方向一致；刻蚀槽的宽0.5～2.5μm；刻蚀槽的深1～5μm；刻蚀槽的深宽比小于4；(3)根据刻蚀槽深度的不同值重复第(2)步若干次；
进一步地，其中芯片包含刻蚀槽的脊波导腔长为1000μm；波导的两侧有10～20μm宽的侧沟槽21结构。优选地选定脊波导中间长度1/3部分的耦合系数是啁啾分布或者相移分布结构，剩余部分的耦合系数为等效切趾分布结构，该部分脊波导22各分段长度和刻蚀槽23的宽之比对称选用2:1到10:1的范围，采用余弦切趾函数，
进一步地，所述蒸发N、P型电极的步骤具体为：在芯片表面沉积300nmSiO2钝化层，通过光刻，RIE刻蚀曝光区域钝化层，电子束蒸发Au(20nm)/Zn(50nm)/Au(1000nm)作为P面金属，将芯片衬底减薄至厚度110～150μm，电子束蒸发AuGe(500nm)/Ni(800nm)/Au(1000nm)作为N面金属，420℃在氮气气氛下合金60s。
进一步地，所述镀膜步骤具体为：将样品解离成腔长1000μm的巴条，采用电子束蒸发在芯片的出光端面蒸镀单层SiO2高透膜和背光端面上蒸镀高反膜，完成芯片的制作。
以上，对本发明的实施方式进行了说明。但是，本发明不限定于上述实施方式。凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种半导体量子阱激光器，其特征在于，其包括其外延结构包括自下而上依次设置的衬底、缓冲层、下限制层、有源层、上限制层和接触层；
优选地，所述外延结构还包括：下波导层、上波导层、过渡层、下保护层、刻蚀阻挡层和上保护层；
所述下波导层位于下限制层和有源层之间，所述上波导层、过渡层自下而上依次位于有源层和上限制层之间，所述下保护层、刻蚀阻挡层和上保护层自下而上依次设置在上限制层和接触层之间；
所述上保护层上有脊波导和若干刻蚀槽，所述刻蚀槽分布在脊波导上，所述刻蚀槽将所述脊波导分割成若干不连续的脊波导分段；
优选地，所述脊波导各分段之间的耦合系数，和/或脊波导各分段的长度，和/或刻蚀槽的宽度，和/或刻蚀槽的深度，沿谐振腔轴向呈切趾分布、啁啾分布或者相移分布。
2.根据权利要求1所述的半导体量子阱激光器，其特征在于，所述脊波导各分段之间的耦合系数、脊波导各分段的长度、刻蚀槽的宽度中沿谐振腔轴向的分布，包含切趾分布、啁啾分布或者相移分布中的至少两种；
优选地，位于所述脊波导中部区域的脊波导各分段的长度呈啁啾分布或相移分布，优选地，位于两侧区域的脊波导各分段的长度等效切趾分布；
优选地，所述脊波导中部1/3范围内的脊波导各分段的长度呈啁啾分布或相移分布，位于两侧各1/3范围内的脊波导各分段的长度呈等效切趾分布；
优选地，位于所述脊波导中部区域的刻蚀槽的宽度呈啁啾分布或相移分布，优选地，位于两侧区域的刻蚀槽的宽度呈等效切趾分布；
优选地，所述脊波导中部1/3范围内的刻蚀槽的宽度呈啁啾分布或相移分布，位于两侧各1/3范围内的刻蚀槽的宽度呈等效切趾分布；
优选地，位于所述脊波导中部区域内各分段之间的耦合系数呈啁啾分布或相移分布，优选地，位于两侧区域的耦合系数呈等效切趾分布；
优选地，所述脊波导中部1/3范围内各分段之间的耦合系数呈啁啾分布或相移分布，位于两侧各1/3范围内的耦合系数呈等效切趾分布；
优选地，脊波导分段长度与刻蚀槽宽度之比为大于1，即占空比大于0.5，例如：脊波导各分段、刻蚀槽呈等效切趾分布，占空比在0.75-0.95内变化；
优选地，所述脊波导各分段、刻蚀槽呈等效切趾分布，且为余弦分布。
3.根据权利要求1所述的半导体量子阱激光器，其特征在于，所述脊波导平行于脊方向的两侧设置有沟槽，所述沟槽的宽度为10～20μm；
优选地，所述沟槽的深度和脊波导的高度一致；
优选地，所述脊波导的深度为1～2.6μm，脊宽为2～4μm；
优选地，所述刻蚀槽的宽度与脊波导长度的方向一致，所述刻蚀槽将脊波导分割成若干脊波导分段；
优选地，所述刻蚀槽与脊波导的宽度相同或不同；
优选地，所述刻蚀槽的宽度为0.5～2.5μm，深度为1～2μm，优选地，所述刻蚀槽的深宽比小于4；
优选地，所述刻蚀槽的底部位于N-InP缓冲层、P-InGaAsP上限制层或P-InP下保护层；
优选地，所述脊波导的脊高度与所述刻蚀槽的深度相同或不同；优选地，不同所述刻蚀槽的深度相同或者不同。
4.根据权利要求1至3中任一项所述的半导体量子阱激光器，其特征在于，所述有源层包括若干层InxGa1-xAsyP1-y量子阱，所述量子阱的层数≥3层，优选地，≥4层，例如为4层；
所述x的取值范围为0-1，所述y的取值范围为0-1；根据设计激光器的波长确定禁带宽度Eg，x，y的取值需满足公式：
Eg＝2.75-1.33y-1.4x+0.33xy-(0.758-0.28y)x(1-x)-(0.21-0.109x)y(1-y)；
例如，所述InxGa1-xAsyP1-y量子阱为In0.557Ga0.443As0.95P0.05量子阱，优选地，所述In0.557Ga0.443As0.95P0.05量子阱的厚度为6nm。
优选地，相邻所述InxGa1-xAsyP1-y量子阱之间有势垒，优选地，所述势垒为In0.738Ga0.262As0.568P0.432，优选地，所述势垒的厚度为10nm；
优选地，所述衬底为N+-InP衬底；
优选地，所述缓冲层为N-InP，厚度为1～2μm；优选地，所述缓冲层厚度为1.2～1.8μm，例如为1μm、1.1μm、1.3μm、1.4μm、1.5μm、1.7μm、1.9μm、2μm。
优选地，所述上限制层为P-InGaAsP，厚度为0.1～0.2μm；优选地，所述上限制层的厚度为0.13-0.18μm，例如为0.12μm、0.15μm、0.16μm、0.18μm、0.19μm。
优选地，所述下限制层为N-InGaAsP，厚度为0.1～0.2μm；优选地，所述下限制层的厚度为0.12-0.17μm，例如为0.11μm、0.14μm、0.15μm、0.16μm、0.18μm。
优选地，所述上保护层、下保护层为P-InP，厚度为1.5～2.5μm；优选地，所述上保护层、下保护层的厚度为1.8～2.2μm，例如为1.6μm、1.7μm、1.9μm、2.1μm、2.3μm、2.4μm。
优选地，所述刻蚀阻挡层为P-InGaAsP，厚度为0.01～0.02μm，例如为0.01μm、0.02μm。
5.一种权利要求1至4中任一项所述半导体量子阱激光器的制备方法，其特征在于，包括以下步骤：
制备外延片，在外延片上刻蚀形成脊波导和刻蚀槽，蒸镀电极，得到芯片。
优选地，蒸镀电极之后，还包括以下步骤：沿芯片沿晶向解离成巴条，对巴条的出光、背光端面进行蒸镀光学膜。
6.根据权利要求5所述的半导体量子阱激光器的制备方法，其特征在于，制备所述外延片具体包括以下步骤：
采用MBE或MOCVD生长一次外延结构，其结构沿晶向依次包括衬底、缓冲层、下限制层、有源层、上限制层、下保护层、刻蚀阻挡层、上保护层和接触层；
优选地，生长所述有源层包括交替长量子阱层、势垒，例如：先生长量子阱层，再在量子阱层的表面生长势垒，重复若干次至厚度满足要求，且顶层为量子阱层；
优选地，在外延片上刻蚀形成脊波导和刻蚀槽包括以下步骤：在外延片上沉积介质膜、光刻定义脊波导和刻蚀槽，刻蚀介质膜、腐蚀或者刻蚀形成脊波导和刻蚀槽结构，去除掩膜；
例如：在芯片表面沉积250nm SiO2掩膜层；光刻形成包含刻蚀槽的脊图案；ICP刻蚀SiO2掩膜层；去胶；选用比例1:1:10的H3PO4:H2O2:H2O腐蚀液腐蚀接触层，在室温下选用比例1:3的HCl:H3PO4腐蚀液腐蚀P-InP上保护层，形成脊波导结构，腐蚀深度1～1.6μm，脊宽为2μm；刻蚀槽的长度和脊波导的宽度的大小和方向一致；刻蚀槽的宽0.5～2.5μm；刻蚀槽的深1～2μm；刻蚀槽的深宽比小于4；去除SiO2掩膜层。
7.根据权利要求5所述的半导体量子阱激光器的制备方法，其特征在于，刻蚀深度与脊波导的高度不同的刻蚀槽，或者不同深度的刻蚀槽的步骤为：
在芯片表面沉积250nm SiO2掩膜层；光刻形成脊图案；ICP刻蚀SiO2掩膜层；去胶；选用比例1:1:10的H3PO4:H2O2:H2O腐蚀液腐蚀接触层，在室温下选用比例1:3的HCl:H3PO4腐蚀液腐蚀P-InP上保护层，形成脊波导结构；在芯片表面沉积250nm SiO2掩膜层；光刻定义刻蚀槽；ICP刻蚀SiO2掩膜层；去胶；腐蚀或者刻蚀至预定深度。
8.根据权利要求5所述的半导体量子阱激光器的制备方法，其特征在于，刻蚀深度与脊波导的高度不同的刻蚀槽，且不同深度的刻蚀槽的步骤为：
a、在芯片表面沉积250nm SiO2掩膜层；光刻形成脊图案；ICP刻蚀SiO2掩膜层；去胶；b、选用比例1:1:10的H3PO4:H2O2:H2O腐蚀液腐蚀接触层，在室温下选用比例1:3的HCl:H3PO4腐蚀液腐蚀P-InP上保护层，形成脊波导结构；在芯片表面沉积250nm SiO2掩膜层；光刻定义刻蚀槽；ICP刻蚀SiO2掩膜层；去胶；腐蚀设定深度；c、根据刻蚀槽深度的不同值重复b若干次。
9.根据权利要求8所述的半导体量子阱激光器的制备方法，其特征在于，，所述步骤c中若槽深未超过P-InP下保护层，则通过离子注入，或者沉积半导体或导电材料使槽的内表面形成厚度50nm～200nm的低电阻率区，以便增加向槽内的有源层提供的泵浦电流，减少刻蚀槽内有源区损耗对器件性能的影响。
优选地，所述步骤c中若槽深入有源区，则通过沉积半导体或导电材料使槽的内表面形成厚度50nm～200nm的低电阻率区，以便增加向槽内的有源层提供的泵浦电流，减少刻蚀槽内有源区损耗对器件性能的影响。
优选地，所述步骤c中若槽刻穿有源区，或者在槽内表面上沉积50nm～400nm绝缘层，调节脊波导各分段之间的耦合系数，或者不做沉积处理。
10.根据权利要求5所述的半导体量子阱激光器的制备方法，其特征在于，所述蒸镀电极包括以下步骤：在刻蚀后的外延片上沉积SiO2绝缘层，光刻定义电极窗口、刻蚀SiO2绝缘层、去除光刻胶、光刻定义P电极，沉积P面金属、剥离；进一步进行衬底减薄、沉积N面金属、退火合金；
例如：在芯片表面沉积300nm SiO2钝化层，通过光刻，RIE刻蚀曝光区域钝化层，电子束蒸发Au(20nm)/Zn(50nm)/Au(1000nm)作为P面金属，将芯片衬底减薄至厚度110～150μm，电子束蒸发AuGe(500nm)/Ni(800nm)/Au(1000nm)作为N面金属，400～500℃在氮气气氛下合金60s。
CN202110991003.6A 2021-08-26 2021-08-26 一种半导体量子阱激光器及其制备方法 Pending CN113708219A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110991003.6A CN113708219A (zh) 2021-08-26 2021-08-26 一种半导体量子阱激光器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110991003.6A CN113708219A (zh) 2021-08-26 2021-08-26 一种半导体量子阱激光器及其制备方法

Publications (1)

Publication Number Publication Date
CN113708219A true CN113708219A (zh) 2021-11-26

Family

ID=78655504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110991003.6A Pending CN113708219A (zh) 2021-08-26 2021-08-26 一种半导体量子阱激光器及其制备方法

Country Status (1)

Country Link
CN (1) CN113708219A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115621840A (zh) * 2022-11-18 2023-01-17 吉光半导体科技有限公司 宽调谐快速扫频半导体激光器芯片
CN117394138A (zh) * 2023-10-07 2024-01-12 武汉云岭光电股份有限公司 电吸收调制器激光器及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115621840A (zh) * 2022-11-18 2023-01-17 吉光半导体科技有限公司 宽调谐快速扫频半导体激光器芯片
CN117394138A (zh) * 2023-10-07 2024-01-12 武汉云岭光电股份有限公司 电吸收调制器激光器及其制备方法

Similar Documents

Publication Publication Date Title
US8705583B2 (en) Semiconductor laser
US8494320B2 (en) Optical element and method for manufacturing the same
EP0156566B2 (en) Semiconductor devices
US6292503B1 (en) Ridge type semiconductor laser of laterally-coupled distributed feedback and method of manufacturing the same
KR101252469B1 (ko) 반도체 소자 및 그 제조 방법과 분포 궤환형 레이저 소자
KR100187778B1 (ko) 매몰 헤테로 구조 레이저 및 그 제조 방법
EP0177221B1 (en) Semiconductor laser
EP0666624B1 (en) Multiple quantum well semiconductor laser
CN113708219A (zh) 一种半导体量子阱激光器及其制备方法
GB2221094A (en) Semiconductor lasers
CA2068443C (en) Gain-coupled distributed-feedback semiconductor laser
EP0666625B1 (en) Method of forming a groove in a semiconductor laser diode and a semiconductor laser diode
JPH0582889A (ja) 半導体レーザおよびその製造方法
EP0614254B1 (en) Gain-coupling distributed feedback semiconductor laser and method of producing the same
US5033816A (en) Method for making a diffraction lattice on a semiconductor material
JP4194844B2 (ja) 複数の光学活性領域を備える半導体レーザ
CN216699079U (zh) 一种半导体量子阱激光器
US6853661B2 (en) Gain-coupled semiconductor laser device lowering blue shift
JPH08236857A (ja) 長波長半導体レーザおよびその製造方法
US7042921B2 (en) Complex coupled single mode laser with dual active region
JP2012033975A (ja) 半導体レーザの作製方法
JP4927769B2 (ja) 半導体レーザの作製方法及び半導体レーザ
US20050008055A1 (en) Facet passivation for edge emitting semiconductor lasers
JP3251615B2 (ja) 半導体レーザ装置
US20040151224A1 (en) Distributed feedback semiconductor laser oscillating at longer wavelength mode and its manufacture method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination