KR20010090741A

KR20010090741A - Ｄｔｍ 망의 통신 채널들을 형성하는 방법 및 장치

Info

Publication number: KR20010090741A
Application number: KR1020017004210A
Authority: KR
Inventors: 마그누스 다니엘존
Original assignee: 추후보정; 네트 인사이트 에이비
Priority date: 1998-10-02
Filing date: 1999-10-01
Publication date: 2001-10-19
Also published as: JP2002527944A; WO2000021251A3; WO2000021251A2; SE9803351D0; SE9803351L; CA2345771A1; EP1118187A2; AU1195000A; SE513508C2

Abstract

본 발명은 DTM 망에서 통신 채널들을 형성하는 방법 및 장치에 관한 것이다. 본 발명에 따르면, DTM 채널은 하나 이상의 중간 노드(N5, N6, N8)들을 통해 제 1 노드(N4)로부터 제 2 노드(N9)로 형성된다. 게다가, 하나 이상의 DTM 채널의 세트는 일반적으로 상기 제 1 노드와 상기 제 2 노드사이의 제어 시그널링을 사용하여 상기 DTM 채널내에서 형성되고, 상기 하나 이상의 중간 노드들은 상기 제어 시그널링에 관여하지 않는다.

Description

ＤＴＭ 망의 통신 채널들을 형성하는 방법 및 장치{METHODS AND ARRANGEMENT FOR ESTABLISHING COMMUNICATION CHANNELS IN A DTM NETWORK}

최근에는, 고도의 대역폭 애플리케이션의 서비스 품질을 제공하는 망 해결책의 필요성이 인터넷과 같은 망을 통해 실시간 음성, 비디오 및 멀티미디어의 송신에 대한 수요가 증가한 결과로서 발생하였다.

각 호스트에서 보장된 대역폭을 제공하는 고유 특성을 갖는 회선 교환 망의 사용은 이런 의미에서 유용한 특성을 제공하는 것으로 알려졌다.

지난 몇년에 걸쳐 상당히 주목받아온 신규한 회선 교환 망 해결책은 DTM (Dynamic synchronous Transfer Mode)으로 공지된다. DTM 망에서, 회선 교환 채널들은 사용자 송신 용량 요구들의 변화에 기초하여 유동적으로 형성되고, 변조되며, 종료될 수 있다.

그러나, DTM과 같은 회선 교환 망 해결책이 갖는 결함은 채널들의 유동적 관리가 시그널링 오버헤드를 요구하는 것이다. 유동적으로 관리된 채널들의 수가 증가함에 따라, 채널 관리에 관여하는 노드들의 수 뿐만 아니라 시그널링 오버헤드도DTM 기술의 유동적 측면의 사용에 대해 심각한 장해를 포함한채 성장할 것이다.

상기의 측면에서, 본 발명의 목적은 도입부분에 언급된 종류의 회선 교환 망내에서, 특히 DTM 망내에서 제어 시그널링에 대한 요청을 감소시키는 해결책을 제공하는 것이다.

본 발명은 DTM 망에서 통신 채널들을 형성하기 위한 방법 및 장치에 관한 것이다.

도 1은 본 발명의 실시예에 따라 동작하는 DTM 망을 개략적으로 도시한다.

도 2a-2c는 종래 기술에 따른 비트스트림상의 DTM 채널들에 타임 슬롯을 할당하는 것을 개략적으로 도시한다.

도 2d-2e는 본 발명의 실시예에 따른 비트스트림상의 DTM 채널들에 대한 타임 슬롯들의 할당을 개략적으로 도시한다.

도 3은 도 1의 망 노드를 개략적으로 도시하는 블록선도이다.

도 4는 도 1의 DTM 망의 개략도를 도시한다.

상기에 언급한 목적 및 다른 목적들은 첨부되는 청구항에 한정된 바와 같이 본 발명에 의해 달성된다.

본 발명의 제 1 특징에 따르면, DTM 망에서의 통신 채널을 형성하는 방법이 제공되는데, 상기 방법은 하나 이상의 중간 노드들을 통해 제 1 노드로부터 제 2 노드로 DTM 채널을 형성하는 단계; 및 상기 DTM 채널내에서 하나 이상의 DTM 채널들의 세트를 형성하는 단계를 포함한다.

본 발명의 제 2 특징에 따르면, DTM 망에서의 통신 채널을 형성하는 장치가 제공되는데, 상기 장치는 제 1 노드; 제 2 노드; 상기 제 1 노드로부터 상기 제 2 노드로의 DTM 채널을 형성하는 수단을 포함하는데, 상기 DTM 채널은 하나 이상의 중간 노드들을 통해 형성되며, 상기 DTM 채널내에서 하나 이상의 DTM 채널들의 세트를 형성하는 수단을 포함한다.

본 발명은 따라서 단일 DTM 채널의 구성 요소들로서, 때때로 DTM 서브채널들로 지칭되고, DTM 메인 채널 또는 DTM "터널"로서 지칭되는 다수의 DTM 채널들을 처리하는 사상에 기반을 둔다. 본 발명은 그로인해 DTM 메인 채널의 관리, DTM 메인 채널의 크기 또는 DTM 메인 채널에 대한 타임 슬롯들의 할당에 영향을 미치지않고서 DTM 서브 채널들간의 타임 슬롯들의 분배를 관리, 변경, 수정등을 할 수 있다.

유용하게, DTM 메인 채널 및 DTM 서브채널들이 하나 이상의 중간 노드들을 통해 송신 노드로부터 수신 노드로 확장할 때, 중간 노드들은 단지 DTM 메인 채널에 대한 타임 슬롯들의 관리 및 할당에 관여할 필요가 있으며, 따라서 DTM 서브 채널들의 정의가 엔드 투 엔드로 관리되거나 또는 중간 노드들이 없이 어떤 제어 시그널링에 관여할 수 있다. 따라서, DTM 서브 채널 해상도는 단지 송신 망 수신 노드에서 및/또는 DTM 메인 채널의 엔드 포인트들에서 중간 노드들과 관계하지 않고서 제공될 필요가 있다.

모두가 동일한 망 경로상에 뻗어있는 다수의 DTM 서브 채널들의 관리에서 중간 노드들과 관계할 필요가 없게되면, 중간 노드들의 수가 특히 많을 때 시그널링 요구들을 상당히 감소시키는 큰 장점을 갖게된다.

본 발명의 일 실시예에 따르면, 상기 DTM 서브 채널들은 하나 이상의 제어 채널들을 포함한다. 종래의 DTM 망에서, 하나의 노드는 일반적으로 상기 노드가 동일한 링크(버스 또는 링과 같은)상에 놓여있는 다른 노드들에 제어 메세지들을 송신할 수 있도록 제어 슬롯에 대한 액세스를 가질 것이다. 그러나, 또 다른 링크상의 노드들에 대한 어떤 제어 시그널링은 상기 다른 링크상에 제어 채널에 대한 액세스를 갖고 따라서 상기 링크상에 필요한 제어 시그널링을 처리할 수 있는 중간 노드의 관여 없이는 불가능하다. 결과적으로, 하나의 링크에 한정되지 않고 대신 다수의 링크들을 통해 도달하는 채널을 처리할 때, 다수의 중간 노드들은 일반적으로 홉 바이 홉 기반상에 제어 메세지들의 교환에 관여해야 할 것이다.

본 발명에 따르면, 다수의 링크들을 통해 도달하는 DTM 메인 채널을 셋업하고, 상기 DTM 메인 채널내에서 DTM 제어 채널을 한정함으로써, 상기 DTM 제어 채널은 다른 링크들상에 놓여진 노드에 대한 직접 시그널링 경로를 제공할 것이다. 결과적으로, 상기 DTM 메인 채널은 제어 메세지 또는 페이로드 데이터를 송신 및/또는 수신하기 위해 상기 메인 채널을 사용하는 모든 노드들을 접속하는 가상 링크로서 고려될 수 있다. 그러나, 상기 채널 또는 DTM 서브 채널의 데이터의 실제 송신/수신에 관여하지 않고 단순히 상기 DTM 메인 채널의 매핑을 제공하는 어떤 중간 노드는 상기 메인 채널내의 채널들의 관리, 즉, 상기 가상 링크상의 채널들의 관리에 관계되지 않을 것이다.

명백하게, 본 발명은 DTM 망에서 요구된 시그널링 양을 상당히 감소시킨다.

본 발명의 또 다른 실시예에 따르면, 하나 이상의 입력 비트스트림들로부터 수신된 채널들은 상기 DTM 메인 채널의 "입력 단자"에서 상기 DTM 메인 채널의 각각의 DTM 서브 채널들로 매핑된다. 상기 DTM 메인 채널의 각각의 DTM 서브 채널들은 그후에 상기 DTM 메인 채널의 "출력 단자"에서 하나 이상의 출력 비트스트림들의 각각의 출력 채널들로 매핑된다. 따라서, 본 발명은 채널들을 망의 넓은 부분에 걸쳐 더 큰 채널들로 멀티플렉싱하는 수단을 제공한다.

게다가, 본 발명에 따른 DTM 채널들의 DTM 서브 채널들로의 분할은 반복적으로 사용될 수 있다. 다시 말해, 선택적인 실시예에 따라, 다수의 DTM 서브 채널들은 DTM 메인 채널내에서 송신되고, 차례로 이전의 DTM 메인 채널의 일부로서 다른DTM 채널들과 함께 송신된다. 본 발명에 따른 DTM 메인 채널들의 형태인 "가상 링크"의 형성은 따라서 다수의 계층적 링크 레벨들을 통해 수행될 수 있다.

본 발명의 또 다른 실시예에 따라, 상기 DTM 메인 채널내에서 송신된 데이터는 서브 채널단위가 아니라 전체로서 암호화된다. 그 결과, DTM 서브 패널을 해독하는 것이 인증받지 못한 사용자에게 더욱 어렵게 되고, 따라서, 망 보안 및 신뢰도는 강화된다.

본 발명의 제 3 특징에 따르면, DTM 망에서의 통신 채널들을 처리하는 방법이 제공되고, 상기 방법은 다음과 같이 제 1 인터페이스를 통해 상기 DTM 망의 제 1 링크를 액세스하는 단계; 적어도 하나는 상기 DTM 망의 또 다른 링크상에 놓여지고 상기 망의 적어도 하나의 스위치 노드를 통해 도달되는 하나 이상의 지정된 수신기들에 상기 제 1 인터페이스로부터의 DTM 채널을 형성하는 단계; 가상 링크, 상기 DTM 채널의 상기 지정된 수신기들에 의해 정해지는 접속성 및 상기 가상 링크와 연관된 가상 인터페이스를 정의하는 단계를 포함하며, 상기 가상 인터페이스는 상기 제 1 링크상의 상기 DTM 채널을 한정하는 타임 슬롯들의 세트에 대한 액세스에 의해 정해지며; 하나 이상의 상기 지정된 수신기들에 대해 상기 가상 링크상의 하나 이상의 DTM 채널들을 형성하는 단계를 포함한다.

따라서 본 발명의 상기 제 3 특징은 본 발명의 제 1 및 제 2 특징에 따라 DTM 메인 채널들의 DTM 서브 채널들로의 분할을 처리하기 위해 망의 노드에 대해 유용한 방법을 제공한다.

분리, 가상 인터페이스와 같은 상기 언급된 종류의 DTM 메인 채널을 고려하고, 그에 따라 상기 노드를 동작시킴으로써, 본 발명의 사용은 DTM 서브 채널들의 관리 및 해상도에 대해 전용인 복잡한 분리 소프트웨어 프로세스들 및/또는 메모리 기능들을 설계할 필요없이 용이하게 실행된다. 본 발명에 따른 가상 인터페이스들은 반복적으로 사용될 수 있기 때문에, 서브 채널 분할(즉, DTM 서브 채널들의 DTM 서브 채널들로의 분할 등)의 증가된 깊이는 도 4를 참조하여 하기에 기술된 바와 같이, 하나 및 동일한 소프트웨어 기능을 사용하는 바람직한 방법으로 처리되었다.

본 발명의 후자의 특성의 실시예에 따르면, 상기 하나 이상의 DTM 서브 채널들은 DTM 제어 채널들 및 DTM 데이터 채널들로 분할되며, 상기 가상 링크상의 상기 DTM 데이터 채널들을 관리하는 제어 시그널링은 상기 하나 이상의 DTM 제어 채널들을 사용하여 수행된다. 이것은 상기에 검토된 바와 같이, 중간 노드들에 투과되는 개별 링크들상에 위치한 노드들사이의 제어 메세지들을 송신하는 메카니즘을 제공한다.

이해되는 바와 같이, 상기 용어 "지정된 수신기들"은 상기 DTM 메인 채널 또는 DTM 서브 채널들을 사용하여 데이터(제어 시그널링 또는 페이로드 데이터)를 송신하고 수신하도록 세팅되는 유니트(노드)들을 지칭한다. 다시 말해, 하나의 비트스트림으로부터 또 다른 비트스트림으로 상기 메인 채널내에서 데이터를 주시하거나 송신하도록 세팅되지 않고서, 그리고 어떤 기존의 서브 채널 해상도와 관계되지 않는 DTM 메인 채널(및 결과적으로 상기 메인 채널내의 DTM 서브채널들)의 매핑을 제공하는 노드는 "지정된 수신기"로 고려되지 않는다.

단일전송 DTM 메인 채널, 즉, 하나의 단일 노드가 엔트리(entry) 포인트로동작하고 다른 하나의 단일 노드는 출구 노드로서 동작하는 포인트 투 포인트 "터널"의 사용은 아마도 본 발명의 가장 일반적인 사용이 될 것이다. 그런 경우에, 상기 DTM 메인 채널에 의해 형성된 가상 링크는 단일전송 링크가 될 것이다. 선택적인 실시예에서, 다중 액세스 DTM 메인 채널, 즉, 다수의 노드들에 의해 액세스되고 사용되는 DTM 메인 채널은 동일하게 유용할 것이다. 후자의 경우에, 상기 다중 액세스 DTM 메인 채널에 의해 형성된 상기 가상 링크는 결과적으로 다중 액세스 링크로서 고려될 수 있다. 결과적으로, 후자의 경우에, 다중 액세스 DTM 터널에 대한 액세스를 갖는 노드는 상기 DTM 메인 채널의 DTM 서브채널들에 관계하는 부가 드롭 멀티플렉서의 기능에 유사하게 동작하는 하나 이상의 DTM 서브 채널들로부터 데이터를 판독하고 및/또는 상기 DTM 서브 채널들로 데이터를 송신하도록 제공될 수 있다. 그런 경우에, DTM 메인 채널에 의해 형성된 가상 링크는 예를 들어 실제 DTM 토폴로지 (topology)의 상위의 가상 단일 링 또는 버스 링크 토폴로지를 형성하도록 구성되고 조망될 수 있다.

상기에 지칭된 정의에 대해, "DTM 망"은 비트스트림상의 망의 노드들간에 정보가 송신되는 종류의 회선 교환 시분할 멀티플렉싱 망이다. 각 비트스트림은 규칙적으로 순환하는 소위 "DTM 프레임"으로 지칭되는 고정된 크기의 프레임들로 분할되며, 각각은 다수의 고정된 크기의 타임 슬롯들을 포함하고, 상기 타임 슬롯들은 제어 슬롯들 및 데이터 슬롯들로 분리된다. 따라서, 시간내의 각각의 주어진 포인트에서, DTM 프레임의 타임 슬롯 위치는 제어 슬롯 또는 데이터 슬롯 중 하나를 정한다. 제어 슬롯들은 망의 노드들사이의 제어 시그널링에 대해 사용되고, 데이터 슬롯들은 사용자 데이터(때때로 페이로드 데이터로 지칭됨)의 송신에 사용된다. 그러나, 제어 슬롯들 및 데이터 슬롯들은 기본적으로 링크 레벨상에 동일한 방법으로 처리된다. 상기 두개의 슬롯들간의 유일한 차이점은 상기 슬롯들이 망의 노드들에 의해 두가지의 다른 방법으로 사용된다는 것이다.

더욱이, DTM 망에서, DTM 프레임의 타임 슬롯들에 대한 기록 액세스는 상기 DTM 프레임을 전달하는 비트스트림에 부착되는 노드들간에 분배되며, 각 노드는 일반적으로 각 순환 프레임내에서 각각의 적어도 하나의 제어 슬롯 및 각각 유동적으로 조절가능한 데이터 슬롯들의 세트에 대한 기록 액세스를 갖는다. 게다가, 프레임내에 타임 슬롯 위치에 대한 기록 액세스를 갖는 것은 각각의 순환 프레임내에서 상기 타임 슬롯에 대한 기록 액세스를 갖는 것을 의미한다.

DTM 망에서, 하나의 노드는 각각의 DTM 채널에 하나 이상의 상기 데이터 슬롯들을 할당함으로써 소위 "DTM 채널들"을 형성하도록 기록 액세스를 갖는 데이터 슬롯들을 사용할 것이다. 따라서, 상기에 지칭된 바와 같이, "메인 채널" 또는 "서브 채널"은 상기 DTM 채널이 전달되는 비트스트림의 각각의 DTM 순환 프레임내에서 동일한 타임 슬롯 위치를 차지하는 하나 이상의 타임 슬롯들에 의해 정해진다. 그러나, DTM 채널이 예를 들어 두개의 비트스트림을 통해 도달하면, 상기 채널은 상기 두개의 비트스트림들상의 타임 슬롯 위치들의 다른 세트에 의해 정해질 수 있다. 또한, DTM 채널은 상기 채널에 할당되는 것이 제어 또는 데이터 슬롯들인지에 따라 제어 채널 또는 데이터 채널일 수 있다. 더욱이, DTM 채널은 단일전송(포인트 투 포인트), 다중전송(포인트 투 멀티포인트) 또는 방송일 수 있다.

망 용량 변화에 대한 요구에 따라, DTM 채널들은 DTM 채널에 할당된 타임 슬롯들의 수를 변화시킴으로써 유동적으로 형성되고, 종료되거나 변조될 수 있다. 또한, 다른 노드들사이에 타임 슬롯에 대한 기록 액세스의 분배는 다른 노드들이 제어 시그널링 및 데이터 송신에 대한 다른 요구들을 나타낼 때 유동적으로 변조될 수 있다.

DTM 망의 부가 기술에 대해서는 예를 들어, 1994, 11. 2 에 출판된 고속 망 저널 제 3 권인 Christer Bohm et al의 "DTM 기가비트 망" pp. 109-126을 참조한다.

망 제어 시그널링의 유용한 특징부에 더하여, 본 발명의 유용하고 바람직한 실시예는 망 오퍼레이터가 상기 망에 접속된 고객에게 또는 예를 들어 제 1 오퍼레이터 망을 통해 망 서비스를 제공하는데 관심이 있는 또 다른 망 오퍼레이터에 소정의 용량을 할당하려 할 때, 그리고 고객/오퍼레이터가 상기 할당된 용량내에서만 DTM 채널 형성을 통해 제어를 하도록 원할 때 유용하다. 상기 태스크는 클라이언트 /오퍼레이터에 의해 사용되도록 메인 서브 채널을 형성함으로써 본 발명을 사용하고 DTM 메인 채널내에서만 DTM 서브 채널들을 구성하도록 클라이언트/오퍼레이터에게 인증 및 액세스를 제공하여 해결될 수 있다.

본 발명의 상기에 언급된 그리고 다른 특징부, 즉 모든 스위치 포트들에 의해 공유된 스위치 코어 메모리의 사용 및 라우터 수단에 의해 액세스되는 모든 채널들에 의해 공유된 라우터 메모리의 사용은 다음의 실시예들의 기술로부터 더욱 완전하게 이해될 것이다.

본 발명의 전형적인 실시예들은 다음의 도면들을 참조하여 기술될 것이다.

DTM(Dynamic synchronous Transfer Mode) 프로토콜에 따라 동작하는 회선 교환 시분할 멀티플렉싱 망은 도 1을 참조하여 기술될 것이다. 도 1에서, DTM 망 (NW)은 네개의 전방향성 비트스트림(B1-B4)들을 통해 접속된 다수의 노드(N1-N11) 들을 포함한다. 일반적으로, 상기 비트스트림(B1-B4)들의 각각은 반대방향에서 전달하는 각각의 비트스트림(도시되지 않음)과 함께 사용될 것이며, 그로인해 그에 부착된 모든 노드들을 접속하는 양방향 링크를 함께 형성한다. 노드(N1-N4)들은 비트스트림(B1)에 부착되고, 노드(N4-N7)들은 비트스트림(B2)에 부착되고, 노드(N6, N8, N9)들은 비트스트림(B3)에 부착되며, 노드(N9-N11)들은 비트스트림(B4)에 부착된다.

도 1의 노드들은 일반적으로 망에 액세스를 갖는 엔드 유저(도시되지 않음)를 제공한다. 그러나, 상기 망은 또한 예를 들어, 스위치 노드(N4, N6, N9)들과 같은 망의 여러 링크들사이에 단순히 데이터의 교환을 제공함으로써 엔드 유저(도시되지 않음)에 망 액세스를 제공하지 않는 노드들을 포함한다. 더욱이, 하나 이상의 상기 노드들은 예를 들어, 이써넷(Ethernet) 망과 같은 도 1에 도시된 DTM 망(NW)과 구별되는 외부 망(도시되지 않음)과 DTM 망(NW)을 상호접속할 수 있다.

도 1의 비트스트림(B1-B4)상에 사용된 데이터 송신 구조는 예를 들어 비트스트림(B2)을 사용하여 도 2a-2e를 참조로 기술될 것이다.

도 2a에 도시된 바와 같이, 상기 비트스트림(B2)은 순환의 고정 크기 프레임들로 분할되며, 각 프레임의 시작은 프레임 동기화 타임 슬롯(F)에 의해 정해진다. 각 프레임은 125 ㎲의 규격 지속시간을 가질 것이다.

도 2b 및 2c에 도시된 바와 같이, 각 프레임은 다수의 고정된 크기의 일반적으로 64 비트 타임 슬롯들로 분할된다. 125 ㎲의 상기 프레임 길이, 64 비트의 타임 슬롯 크기 및 2 Gbps의 비트 속도를 사용하면, 각 프레임내의 타임 슬롯들의 총수는 약 3900개가 될 것이다.

상기 타임 슬롯들은 일반적으로 제어 슬롯(C4-C7)들 및 데이터 슬롯(D4-D7)들로 분할된다. 상기 제어 슬롯들은 망의 노드들간의 시그널링에 사용되며, 상기 데이터 슬롯들은 페이로드 데이터의 송신에 사용된다. 망 개시시에, 비트스트림(B2)에 접속된 각 노드는 일반적으로 적어도 하나의 제어 슬롯을 할당받는다. 게다가, 상기 데이터 슬롯들은 상기 비트스트림에 접속된 노드들간에 분할된다. 결과적으로, 도 2b에 도시된 바와 같이, 망 개시시에, 노드(N4)는 비트스트림의 각 프레임내에서 제어 슬롯(C4) 및 데이터 슬롯(D4)의 세트에 액세스를 가질 것이며, 노드(N5)는 비트스트림의 각 프레임내에서 제어 슬롯(C5) 및 데이터 슬롯(D5)들의 세트에 대한 액세스를 가질 것이다. 제어 슬롯(들) 및/또는 데이터 슬롯(들)으로서 노드에 할당된 슬롯들의 세트는 비트스트림의 각 프레임내에서 동일한 슬롯 위치를 차지한다. 따라서, 예를 들어, 노드(N4)에 속하는 제어 슬롯(C4)은 비트스트림의 각 프레임내에서 제 2 타임 슬롯을 점유한다.

망 동작동안, 각 노드는 슬롯들에 대한 액세스를 증가시키거나 감소시킬 수 있으며, 그로 인해 노드들간의 데이터 및/또는 제어 슬롯들에 액세스를 재분배한다. 예를 들어, 낮은 송신 용량 요구를 갖는 노드는 더 높은 송신 용량 요구를 갖는 노드에 대해 타임 슬롯들에 대한 액세스를 양보할 수 있다. 게다가, 하나의 노드에 할당된 슬롯들은 연속적인 슬롯일 필요가 없으며, 프레임내에서 어디에나 상주할 수 있다.

또한 각 프레임은 비트스트림상의 프레임 속도를 정하여 상기 프레임 동기화 타임 슬롯으로 시작하고, 하나 이상의 유도 대역 타임 슬롯(G)들로 종료한다. 적어도 하나의 제어 슬롯 및 다수의 데이터 슬롯들에 대해 액세스한후에, 예를 들어 노드(N4)는 상기 DTM 채널들을 관리하는 제어 메세지들을 송신하기 위해 제어 슬롯 (C4)을 사용하여 상기 DTM 채널들에 상기 다수의 데이터 슬롯들의 서브세트를 할당함으로써 비트스트림(B2)상의 DTM 채널들을 형성할 수 있다.

도 2c는 제어 슬롯(C4) 및 비트스트림(B2)상의 데이터 슬롯(D4)들에 액세스하는 노드(N4)는 네개의 채널(CH1, CH2, CH3, CH4)들을 형성한다.

이 예에서, 채널(CH4)은 노드(N4)에서 노드(N7)로의 DTM 채널이고, 노드(N4)는 비트스트림(B2)상의 각 프레임내에서 7개의 데이터 슬롯들을 할당받고 제어 슬롯 (C4)을 사용하여 채널(CH4)의 존재를 수신 노드(N7)에게 통지한다.

또한, 비트스트림(B2)상의 각 프레임내에서 타임 슬롯들을 할당하고 비트스트림(B3)상의 타임 슬롯들의 대응하는 세트를 할당하기 위해 스위치 노드(N6)를 요청함으로써, 노드(N4)는 비트스트림(B2)상의 각 프레임내에 네개의 슬롯들을 포함하여 노드(N9)에 DTM 채널(CH1)을 셋업한다.

게다가, 비트스트림(B1)상의 노드(N1, N2)들로부터의 채널 형성 요청들을 수신하여, 노드(N4)는 비트스트림(B2)상에 DTM 채널(CH2, CH3)들을 형성하며, 상기 채널(CH2)은 노드(N1)로부터 노드(N11)로 멀티홉 채널의 일부를 형성하고 상기 채널(CH3)은 노드(N2)로부터 노드(N10)로 멀티홉 채널의 일부를 형성한다. 이해되는 바와 같이, 채널(CH1, CH2, CH3)들에 대한 타임 슬롯들은 비트스트림(B2, B3, B4)상에 유사하게 할당된다.

도 2c에서, 예를 들어, 채널(CH4)의 송신 용량은 채널(CH1)의 송신 용량보다 더 큰데, 이것은 채널(CH4)에 할당된 타임 슬롯들의 수가 채널(CH1)에 할당된 타임 슬롯들의 수보다 더 크기 때문이다. DTM 채널에 할당된 타임 슬롯들은 비트스트림의 각 순환 프레임내에서 동일한 타임 슬롯 위치들을 차지한다.

도 2d는 노드(N7)를 통해 형성된 여러 채널들을 인식하는 노드(N4)가 노드 (N7)에 대해 이전에 언급된 채널(CH4)에 부가하여, 노드(N6)를 통해 노드(N4)로부터 노드(N7)로 DTM 메인 채널(CH10)을 형성한다. 따라서, 비트스트림(B2)상의 채널 (CH10)내의 타임 슬롯들의 모든 트래픽은 노드(N6)에 의해 노드(N9)에 도달하도록 비트스트림(B3)상의 대응하는 채널 부분으로 매핑될 것이다.

DTM 메인 채널(CH10)내에서, 도 2c의 상기 언급된 채널(CH1, CH2, CH3)에 대응하는 세개의 DTM 서브채널(CH11, CH12, CH13)들이 정의된다. 도 2c의 채널들과 유사하게, 각 DTM 서브채널은 각 비트스트림 프레임내의 슬롯들의 각 세트를 포함하도록 정의된다. 게다가, 노드(N4)는 제어 메세지들을 노드(N9)로 송신하도록 상기 제어 슬롯을 사용하여 채널내의 하나의 타임 슬롯(각 프레임내의 채널의 제 1 타임 슬롯)을 제어 슬롯(C4v)으로 바꾼다. 따라서, 노드(N4)는 현재 링크(L3)상의 모든 노드들에 의해 수신되는 하나의 제어 슬롯(C4) 및 메인 채널(CH20)내에서 송신되고 노드(N9)에 의해 수신되는 하나의 제어 슬롯(C4)에 액세스한다.

그 결과, 메인 채널(CH10)내에서 채널들에 대한 타임 슬롯들의 할당을 관리할 때, 노드(N4)는 노드(N9)에 도달하기 위해 중간 교섭자로서 노드(N6)를 사용하여 제어 슬롯(C4)을 통해 제어 메세지들을 교환할 필요가 없다. 대신, 노드(N4)는 상기 메인 채널(CH10)내에서 정의된 제어 슬롯(C4v)을 사용하여 직접 노드(N9)에 제어 메세지들을 송신할 수 있다. 결과적으로, 메인 채널(CH10)은 노드(N4, N9)들간의 가상 직접 접속을 제공하는 가상 링크로서 고려될 수 있다. 유사하게, 노드(N4)에서 비트스트림(B2)상의 상기 메인 채널(CH10)을 한정하는 슬롯들에 대한 액세스는 상기 가상 링크에 액세스를 제공하는 가상 인터페이스를 형성하여 고려될 수 있다.

예를 들어, 도 2e는 DTM 메인 채널내에서 DTM 서브채널들의 한정이 용량 요구의 변화에 따라 변하는 상황을 나타낸다. 도 2e에서, 채널(CH11)은 종료되고, 채널 (CH12)은 변하지 않으며, 채널(CH13)의 대역폭은 증가된다. 그러나, 메인 채널 (CH10)에 대한 타임 슬롯들의 크기 및 할당은 변하지 않는다. 결과적으로, 노드 (N4, N9)간의 모든 필요한 제어 시그널링은 제어 슬롯(C4v)을 사용하여 수행되고, 비트스트림(L2, L3)상의 채널들에 대한 타임 슬롯들의 할당을 지칭하는 모든 변화들은 메인 채널(CH10)의 내부에서 발생함에 따라, 상기 변화들 중 어느것도 예를 들어, 노드(N6)의 인식 또는 상기 노드(N6)와의 상호작용을 요구하지 않는다.

예를 들어, 본 발명이 망 용량의 일부 제어를 고객, 예를 들어 엔드 유저 또는 망을 통한 서비스를 제공하려 하는 또 다른 망 오퍼레이터에게 핸드오버하기 위해 망 오퍼레이터에 대한 수단으로써 사용된다면, DTM 메인 채널(CH10)내의 채널 (CH11, CH12, CH13)과 같은 DTM 서브 채널들의 관리는 고객에게 핸드오버된다.

예를 들어 노드(N4)를 사용한 도 1의 망의 노드의 설계는 도 3을 참조로 기술될 것이다.

이 예에서 도 1의 노드(N4)로 추정되는 도 3의 노드(100)는 제 1 및 제 3 인터페이스(10, 30)는 비트스트림(B1, B2)들에 판독/기록 액세스를 제공하고, 제 2 및 제 4 인터페이스(20, 40)들은 상기 비트스트림(B1, B2)에 대해 반대 방향으로 전파하는 전방향성 비트스트림(도 1에 도시되지 않음) 각각에 판독/기록 액세스를 제공하는 네개의 2 포트 물리적 인고잉/아웃고잉(ingoing/outgoing) 인터페이스(10, 20 , 30, 40)들을 포함한다.

상기 인터페이스들은 모두 슬롯 기반에 의해 슬롯상의 노드에 접속된 링크들사이에 데이터의 시간 및 공간 스위칭을 제공하도록 사용되는 공유 메모리(50)에 접속된다. 공유 메모리(50)는 각각의 수신된 비트스트림에 대한 프레임 버퍼들을 포함한다. 따라서, 예를 들어, 인터페이스(10)에 의해 수신된 비트스트림 프레임들은 상기의 임시 저장을 위해 공유 메모리(50)로 순차적으로 기록된다. 동시에, 인터페이스(20)들에 의해 수신된 비트스트림 프레임들은 임시 저장을 위해 공유 메모리의 또 다른 부분에 순차적으로 기록된다.

게다가, 각 물리 인터페이스(10, 20, 30, 40)는 데이터를 각각의 비트스트림에 송신할 때 사용되는 각각의 슬롯 매핑 테이블(11, 21, 31, 41)을 포함한다. 각 슬롯 매핑 테이블은 송신되는 각각의 아웃고잉 비트스트림 프레임의 각각의 아웃고잉 타임 슬롯에 대한 하나의 엔트리를 포함하며, 각 엔트리는 각각의 아웃고잉 타임 슬롯으로부터 데이터를 판독하기 위해 공유된 메모리(50)의 위치로부터 지정하는 포인터들을 제공한다.

슬롯 매핑 테이블들의 내용은 노드 제어기(60)에 의해 간접적으로 제어된다. 상기 노드 제어기(60)는 상기 공유된 메모리(50)의 하나 이상의 위치들로부터 데이터를 판독하도록 배열되며, 상기 위치는 다른 노드들로부터 제어 메세지들을 수신하기 위해 다른 노드의 제어 채널들의 제어 슬롯에 따른다. 마찬가지로, 상기 노드 제어기(60)는 공유 메모리(50)의 하나 이상의 위치들에 데이터를 기록하도록 배열되고, 상기 위치는 다른 노드들에 제어 메세지들을 송신하기 위해 다른 노드들에 대한 노드 자신의 제어 채널들의 제어 슬롯들에 따른다.

예를 들어 또 다른 노드로부터 수신되고 결과적으로 공유 메모리(50)의 위치들로부터 판독되는 채널 형성 요청에 기초하여 새로운 채널을 형성할 때, 노드 제어기는 루틴 테이블(70)을 액세스할 수 있는데, 상기 루틴 테이블은 각 인터페이스를 통해 도달될 수 있는 수신기들간에 정보를 제공하고, 상기 인터페이스는 실제의 인터페이스(즉, 인터페이스(11, 21,...)) 또는 가상 인터페이스(상기에 검토됨)이다. 상기 정보에 기초하여, 노드 제어기는 채널 테이블(80)에 진입하고 채널 안내 메세지를 다른 노드들에 송신함으로써(상기 채널 안내 메세지를 아웃고잉 제어 채널에 따른 공유 메모리(50)의 위치들에 기록함으로써)채널을 셋업할 것이다.

채널 테이블(80)은 노드(N4)에 의해 처리되는 각 채널당 하나인 엔트리의 리스트를 제공한다. 채널 테이블(80)의 각 채널 엔트리에 대해, 정보는 인터페이스(실제 또는 가상) 및 대응하는 타임 슬롯 위치들로부터의 상태를 제공받고, 데이터는 각 채널에 대해 수신되며, 인터페이스(실제 또는 가상) 및 대응하는타임 슬롯 위치들은 상기 채널내에서 데이터를 송신할 때 사용될 것이다.

채널 테이블(80)은 가상 채널/슬롯 및 실제 채널/슬롯간의 매핑을 제공하는 인터페이스 매핑 유니트(90)에 접속된다. 예를 들어, 인터페이스 매핑 유니트는 예를 들어, (가상)인터페이스(1)(가상 인터페이스는 가상인 만큼 도 3에 도시되지 않음)의 슬롯(2-20)들이 (실제) 인터페이스(10)의 슬롯(12-30)들에 따른다.

순환 방법으로 가상 인터페이스들을 사용할 때, 즉, 다수의 서브 채널들을 포함하는 메인 채널을 가질때, 상기 서브 채널들 중 적어도 하나는 차례로 또한 다수의 서브-서브채널들을 포함하며, 인터페이스 매핑 유니트(90)에 의해 사용된 인터페이스 매핑 테이블은 예를 들어 (가상) 인터페이스(2)의 슬롯(2-4)들이 (가상)인터페이스(1)의 슬롯(6-8)들에 대응하는 하나의 엔트리 상태 및 (가상) 인터페이스(1)의 슬롯(6-8)들은 (실제) 인터페이스(10)의 슬롯(100-102)들에 대응하는 또 다른 엔트리 상태를 가짐으로써 순환 매핑 명령들을 제공받을 것이다.

채널의 형성이 상기에 논의된 바와 같이 가상 인터페이스/링크의 형성을 의미한다면, 노드 제어기는 그에 따라 채널 테이블(80) 및 인터페이스 매핑 유니트(90)가 업데이팅되도록 할 것이다.

인터페이스 매핑 테이블을 사용하면, 인터페이스 매핑 유니트(9)는 채널 테이블(80)의 채널 리스트를 변경할 것이며, 그에 기초하여, 슬롯 매핑 테이블(11, 21, 31, 41)들의 필요한 포인터들이 제공되도록 한다. 따라서, 상기 슬롯 매핑 테이블들은 항상 정정 매핑 명령들로 업데이팅될 것이다.

도 4는 도 1의 DTM 망의 개략도를 도시한다. 도 4에서, 상기에 기술된 것과 유사하게 노드(N4)는 노드(N6)를 통해 노드(N9)에 대해 메인 채널(CH30)을 형성하고, 상기 메인 채널은 비트스트림(B2)의 각 프레임내의 타임 슬롯(1, 2, 4, 5, 6, 9, 10, 11, 12)들 및 비트스트림(B3)의 각 프레임내의 타임 슬롯(5, 6, 7, 8, 9, 10, 12, 13, 14)들을 포함하는 것으로 추정된다. 게다가, 노드(N4, N9)들 사이에 제어 시그널링을 사용하면, 양 비트스트림들상의 각 프레임내에서 9개 슬롯들을 포함하는 슬롯들의 세트중에, 첫번째 두개 슬롯들은 서브채널(CH31)에 할당되고, 다음의 두개 슬롯들은 서브채널(CH32)에 할당되며, 마지막 네개 슬롯들은 슬롯들의 세트에 다섯번째 슬롯은 비할당으로 남겨둔채로 서브채널(CH33)에 할당된다.

테이블 1, 2는 도 4를 참조하여 기술된 상황에서 노드(N4)에 제공된 채널 테이블 및 인터페이스 매핑 테이블의 목차의 예를 도시한다.

테이블 Ⅰ - 인터페이스 매핑 테이블

테이블 Ⅱ - 채널 테이블

테이블 1에 나타난 바와 같이, 노드(N4)는 이제 인터페이스(3)상에 슬롯(1-9)들을 제공하는 인터페이스(3)(이 경우에 가상 인터페이스)를 형성함에 따라 인터페이스(30)(비트스트림(B2)에 대한 실제 인터페이스(아웃고잉))의 슬롯(1, 2, 4, 5, 6, 9, 10, 11, 12)들에 의해 형성된 채널을 고려한다.

더욱이, 채널(CH31)은 테이블 1을 사용하여 실제 인터페이스(30)의 슬롯(1, 2)들로 변환될 수 있는 (가상) 인터페이스(3)의 슬롯(1, 2)들을 포함하도록 정의된다. 따라서, 채널(CH32)은 테이블 1을 사용하여 실제 인터페이스(30)의 슬롯(4,5)들로 변환될 수 있는 (가상) 인터페이스(3)의 슬롯(3, 4)들을 포함하도록 정의된다.

테이블 3, 4는 상기에 기술된 것과 동일한 상황에서 노드(N6)에 제공된 채널 테이블 및 인터페이스 매핑 테이블들의 순서의 예를 도시한다.

테이블 Ⅲ - 인터페이스 매핑 테이블

테이블 Ⅳ - 채널 테이블

테이블 3에 나타난 바와 같이, 노드(N6)는 상기 포인트에서는 정의된 어떤 가상 인터페이스들도 갖지 않는다. 게다가, 테이블 4에 나타난 바와 같이, 채널 (CH30)은 노드(N6) 인커밍 인터페이스(10)(비트스트림(B2)에 대한 실제의 물리적 인터페이스)의 슬롯(1, 2, 4, 5, 6, 9, 10, 11, 12)들 및 아웃고잉 인터페이스(40)(비트스트림(B3)에 대한 실제의 물리적 인터페이스)의 슬롯(5, 6, 7, 8, 9, 10, 12, 13, 14)들을 포함하도록 정의된다. 따라서, 테이블 Ⅰ, Ⅱ로부터 명백하게, 노드 (N6)는 상기 포인트에서 채널(CH30)내의 서브 채널들의 존재를 인식하지 못한다.

본 발명은 예시적인 실시예들을 참조하여 상기에 기술되었으나, 상기 실시예들은 본 발명의 정신을 제한하는 것이 아니다. 결과적으로, 당업자에게 이해되는 바와 같이, 다른 변형, 조합 및 변조물들은 첨부된 청구항들에 의해 정의된 본 발명의 범위내에서 제조될 수 있다.

Claims

DTM 망에서 통신 채널들을 형성하는 방법으로서,

하나 이상의 중간 노드들을 통해 제 1 노드로부터 제 2 노드로 DTM 채널 (CH10)을 형성하는 단계; 및

상기 DTM 채널내에 하나 이상의 DTM 채널(CH11, CH12, CH13)들의 세트를 형성하는 단계를 포함하는 방법.
제 1 항에 있어서, 상기 DTM 채널들의 세트는 상기 제 1 노드와 상기 제 2 노드사이에 제어 시그널링을 사용하여 상기 DTM 채널내에서 형성되며, 상기 하나 이상의 중간 노드들은 상기 제어 시그널링에 관여하지 않는 것을 특징으로 하는 방법.
제 2 항에 있어서, 상기 제어 시그널링은 상기 DTM 채널내에서 수행되는 것을 특징으로 하는 방법.
제 1 항내지 제 3 항 중 어느 한 항에 있어서, 상기 DTM 채널들의 세트의 관리는 상기 DTM 채널들의 세트를 형성하는 하나 이상의 DTM 채널(C4v)들을 사용하여 수행되는 것을 특징으로 하는 방법.
제 1 항내지 제 4 항 중 어느 한 항에 있어서, 상기 DTM 채널은 단일 전송 채널이고, 상기 제 1 및 제 2 노드는 상기 DTM 채널의 엔드 포인트를 형성하는 것을 특징으로 하는 방법.
제 1 항내지 제 4 항 중 어느 한 항에 있어서, 상기 DTM 채널은 상기 제 1 노드 및 상기 제 2 노드 중 적어도 하나의 외쪽으로 확장하는 다중 전송 채널인 것을 특징으로 하는 방법.
제 1 항내지 제 6 항 중 어느 한 항에 있어서, 상기 DTM 채널은 다수의 중간 노드들에 걸쳐 확장하는 것을 특징으로 하는 방법.
제 1 항내지 제 7 항 중 어느 한 항에 있어서, 상기 DTM 채널들의 세트중에 하나 이상의 DTM 채널들은 상기 DTM 채널의 엔드 포인트 외쪽으로 확장하는 것을 특징으로 하는 방법.
제 1 항내지 제 8 항 중 어느 한 항에 있어서, 상기 DTM 망의 두개 비트스트림들 사이에 상기 DTM 채널의 스위칭을 제공하는 상기 하나 이상의 중간 노드들의 각각은 상기 두개 비트스트림들상의 상기 DTM 채널을 정의하는 타임 슬롯들의 세트들간의 슬롯 매핑에 슬롯을 제공하도록 배열되는 것을 특징으로 하는 방법.
제 1 항내지 제 9 항 중 어느 한 항에 있어서, 상기 DTM 망의 하나의 비트스트림으로부터 또 다른 비트스트림으로 상기 DTM 채널의 스위칭을 제공하는 상기 하나 이상의 중간 노드들의 각각은 타임 슬롯들의 각 세트를 상기 또 다른 비트스트림상의 상기 DTM 채널에 할당함으로써 상기 DTM 채널을 형성하는 상기 단계에 관여하는 것을 특징으로 하는 방법.
제 1 항내지 제 10 항 중 어느 한 항에 있어서, 각각이 상기 DTM 채널들의 세트의 각 DTM 채널로 매핑되고 상기 DTM 채널을 통해 하나 이상의 제 1 비트스트림들로부터 하나 이상의 제 2 비트스트림들로 다수의 등시성(isochronous) 채널들을 송신하는 단계를 포함하는 방법.
제 1 항내지 제 11 항 중 어느 한 항에 있어서, 상기 DTM 채널에 송신된 정보를 전체적으로 암호화하는 단계를 포함하는 방법.
제 1 항내지 제 12 항 중 어느 한 항에 있어서, 상기 DTM 채널의 크기를 유동적으로 변화시키는 단계를 포함하는 방법.
제 1 항내지 제 13 항 중 어느 한 항에 있어서, 상기 DTM 채널의 크기는 상기 DTM 채널들의 세트의 총 용량 요구가 변화함에 따라 변하는 것을 특징으로 하는 방법.
제 1 항내지 제 14 항 중 어느 한 항에 있어서, 제 1 망 오퍼레이터는 상기 DTM 망상의 상기 DTM 채널의 형성을 제어받고, 제 2 망 오퍼레이터는 상기 DTM 서브채널들의 세트의 형성을 제어받는 것을 특징으로 하는 방법.
DTM 망에서 통신 채널을 형성하는 장치로서,

제 1 노드(N4; 100);

제 2 노드(N9; 100);

상기 제 1 노드로부터 상기 제 2 노드로 DTM 채널을 형성하는 수단을 포함하며, 상기 DTM 채널은 하나 이상의 중간 노드들을 통해 형성되며; 및

상기 DTM 채널내에 하나 이상의 DTM 채널 세트를 형성하는 수단(60, 80, 90)을 포함하는 장치.
제 16 항에 있어서, 상기 DTM 채널의 세트는 상기 제 1 노드와 상기 제 2 노드사이에 제어 시그널링을 사용하여 상기 DTM 채널내에서 형성되며, 상기 제어 시그널링은 상기 하나 이상의 중간 노드들과 관계하지 않는 것을 특징으로 하는 장치.
제 17 항에 있어서, 상기 제어 시그널링은 상기 DTM 채널내에서 수행되는 것을 특징으로 하는 장치.
제 16 항내지 제 18 항 중 어느 한 항에 있어서, 상기 DTM 채널의 세트의 관리는 상기 DTM 채널 세트를 형성하는 하나 이상의 상기 DTM 채널을 사용하여 수행되는 것을 특징으로 하는 장치.
제 16 항내지 제 19 항 중 어느 한 항에 있어서, 상기 DTM 채널은 단일 전송 채널이고, 상기 제 1 및 제 2 노드는 상기 채널의 엔드 포인트들을 형성하는 것을 특징으로 하는 장치.
제 16 항내지 제 19 항 중 어느 한 항에 있어서, 상기 DTM 채널은 다중 전송 채널이며, 상기 제 1 노드 및 제 2 노드 중 적어도 하나의 외쪽으로 확장하는 것을 특징으로 하는 장치.
제 16 항내지 제 21 항 중 어느 한 항에 있어서, 상기 DTM 채널은 다수의 중간 노드(N5, N6, N8)들에 걸쳐 확장하는 것을 특징으로 하는 장치.
제 16 항내지 제 22 항 중 어느 한 항에 있어서, 상기 DTM 채널 세트들 중 하나 이상의 DTM 채널들은 상기 DTM 채널의 엔드 포인트 외쪽으로 확장하는 것을 특징으로 하는 장치.
제 16 항내지 제 23 항 중 어느 한 항에 있어서, 상기 DTM 망의 두개의 비트스트림들사이에 상기 DTM 채널의 스위칭을 제공하는 상기 하나 이상의 중간 노드들 중 각 하나(N6)는 상기 두개의 비트스트림들상의 상기 DTM 채널을 정의하는 타임 슬롯들의 세트사이의 슬롯 매핑에 슬롯을 제공하도록 배열되는 것을 특징으로 하는 장치.
제 16 항내지 제 24 항 중 어느 한 항에 있어서, 상기 DTM 망의 하나의 비트스트림으로부터 또 다른 비트스트림으로 상기 DTM 채널의 스위칭을 제공하는 상기 하나(N6) 이상의 중간 노드들의 각각은 상기 또 다른 비트스트림상에 상기 DTM 채널에 타임 슬롯들의 각 세트를 할당함으로써 상기 DTM 채널을 형성하는 상기 단계에 관여하도록 배열되는 것을 특징으로 하는 장치.
제 16 항내지 제 25 항 중 어느 한 항에 있어서, DTM 채널들의 세트를 형성하는 상기 수단은 상기 제 1 노드에서 수신된 하나 이상의 등시성 채널을 상기 DTM 채널 세트의 각각의 DTM 채널로 매핑하도록 배열되는 것을 특징으로 하는 장치.
제 16 항내지 제 26 항 중 어느 한 항에 있어서, DTM 채널의 세트를 형성하는 상기 수단은 하나 이상의 상기 DTM 채널 세트를 상기 제 2 노드로부터 송신된 각각의 등시성 채널들로 매핑하도록 배열되는 것을 특징으로 하는 장치.
제 16 항내지 제 26 항 중 어느 한 항에 있어서, DTM 채널을 형성하는 상기 수단은 유동적으로 상기 DTM 채널의 크기를 변화시키도록 배열되는 것을 특징으로 하는 장치.
제 16 항내지 제 28 항 중 어느 한 항에 있어서, DTM 채널을 형성하는 상기 수단은 상기 DTM 채널 세트의 총 용량 요구의 변화에 따라 상기 DTM 채널의 크기를 변화시키도록 배열되는 것을 특징으로 하는 장치.
DTM 망에서 통신 채널들을 처리하는 방법으로서,

제 1 인터페이스를 통해 상기 DTM 망의 제 1 링크를 액세스하는 단계;

상기 제 1 인터페이스로부터 하나 이상의 지정된 수신기들에 DTM 채널을 형성하는 단계를 포함하는데, 상기 수신기들 중 적어도 하나는 상기 DTM 망의 또 다른 링크상에 놓여있으며 상기 망의 적어도 하나의 스위치 노드를 통해 도달되며;

접속성이 상기 DTM 채널의 상기 지정된 수신기들에 의해 정의되는 가상 링크 및 상기 가상 링크와 연관되는 가상 인터페이스를 정의하는 단계를 포함하며, 상기 가상 인터페이스는 상기 제 1 링크상의 상기 DTM 채널을 정의하는 타임 슬롯 세트에 대한 액세스에 의해 정의되며; 및

하나 이상의 상기 지정된 수신기에 상기 가상 링크상의 하나 이상의 DTM 채널들을 형성하는 단계를 포함하는 방법.
제 30 항에 있어서, 상기 DTM 채널을 형성하는 데이터 슬롯들을 제어 슬롯들 및 데이터 슬롯들로 분할하는 단계를 포함하는 방법.
제 30 항 또는 제 31 항에 있어서, 상기 하나 이상의 DTM 채널들은 상기 DTM 채널내에서 상기 하나 이상의 DTM 채널들을 관리하기 위해 사용된 DTM 제어 채널을 포함하는 것을 특징으로 하는 방법.
제 30 항내지 제 32 항 중 어느 한 항에 있어서,

제 2 인터페이스를 통해 상기 DTM 망의 제 2 링크를 액세스하는 단계;

상기 제 2 링크상에 하나 이상의 DTM 채널들을 수신하는 단계; 및

상기 제 2 링크상에 수신된 상기 하나 이상의 DTM 채널들을 상기 가상 링크상에 형성된 각각의 DTM 채널들로 매핑하는 단계를 포함하는 방법.
전술한 항 중 어느 한 항에 있어서, DTM 채널은 시분할 멀티플렉싱 비트스트림의 각 순환 프레임내에서 동일한 타임 슬롯 위치들을 차지하는 하나 이상의 타임 슬롯 세트에 의해 정의되는 것을 특징으로 하는 방법.
전술한 항 중 어느 한 항에 있어서, 제 1 망 오퍼레이터는 상기 DTM 망상에 상기 DTM 채널 형성을 제어받으며, 제 2 망 오퍼레이터는 상기 DTM 서브채널 세트의 형성을 제어받는 것을 특징으로 하는 방법.