KR20010086303A - 엔-채널 금속 산화막 반도체 드라이버 회로 및 그 제조 방법 - Google Patents

엔-채널 금속 산화막 반도체 드라이버 회로 및 그 제조 방법 Download PDF

Info

Publication number
KR20010086303A
KR20010086303A KR1020010001258A KR20010001258A KR20010086303A KR 20010086303 A KR20010086303 A KR 20010086303A KR 1020010001258 A KR1020010001258 A KR 1020010001258A KR 20010001258 A KR20010001258 A KR 20010001258A KR 20010086303 A KR20010086303 A KR 20010086303A
Authority
KR
South Korea
Prior art keywords
boost
gate stack
nmos
driver circuit
contact
Prior art date
Application number
KR1020010001258A
Other languages
English (en)
Other versions
KR100432940B1 (ko
Inventor
클레벵거로렌스에이
디바카루미라마
휴루이즈루첸
리유점
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR20010086303A publication Critical patent/KR20010086303A/ko
Application granted granted Critical
Publication of KR100432940B1 publication Critical patent/KR100432940B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 N-채널 금속 산화막 반도체(NMOS) 드라이버 회로( 및 그 제조 방법)는 기판 상에 형성되며 저농도 N-형 임플랜테이션에 의해 형성된 소스 및 드레인을 가지는 부스트 게이트 스택과, 상기 부스트 게이트 스택에 연결된 N-드라이버를 포함한다.

Description

엔-채널 금속 산화막 반도체 드라이버 회로 및 그 제조 방법{N-CHANNEL METAL OXIDE SEMICONDUCTOR (NMOS) DRIVER CIRCUIT AND METHOD OF MAKING SAME}
본 발명은 일반적으로 NMOS 드라이버 회로에 관한 것이며, 향상된 성능과 신뢰성을 갖는 NMOS 드라이버 회로를 제조하는 방법에 관한 것이다.
N-채널 금속 산화막 반도체(NMOS) 드라이버는 작은 영역, 스위칭 성능 이득 및 낮은 게이트 산화물 응력과 같은 점에서, 종래의 상보형 산화막 반도체(CMOS) 드라이버(예를 들어, P-채널 전계 효과 트랜지스터(PFET), N-채널 전계 효과 트랜지스터(NFET) 등)에 비해서 분명한 장점을 가지는 것으로 알려져 있다.
NMOS 드라이버는 유사한 성능을 갖는 것으로 하였을 때 CMOS 드라이버에 비해서 영역을 덜 차지한다. 이렇게 작은 영역을 차지하는 이유는 정공 및 전자 이동성에서의 차이 때문에 CMOS 디바이스(예를 들어, PFET, NFET 등)가 NFET 디바이스의 폭의 두 배인 설계 폭을 갖기 때문이다. NFET에 대한 전도 캐리어인 전자의 이동성은 PFET에 대한 전도 캐리어인 정공의 이동성의 대략 두 배이다. 유사한 상승 시간 및 하강 시간으로 드라이버를 스위칭하기 위해서는, PFET 디바이스의 폭은 NFET 디바이스의 폭의 두 배여야 한다.
또한, 일반적인 동적 램덤 액세스 메모리(DRAM) 회로의 비용을 줄이기 위해서, 이중 일함수 게이트 재료(예를 들어, NFET를 위한 N+ 폴리실리콘 및 PFET를 위한 P+ 폴리실리콘 게이트) 대신에, 단일 일함수 게이트 재료(예를 들어, NFET 및 PFET 모두를 위한 N+폴리 실리콘 게이트)가 사용된다. 이중 일함수 게이트 프로세스는 추가의 마스크 단계와 추가의 임플랜트 단계를 요하므로, 일반적으로 단일 일함수 게이트 프로세스보다 비용이 크다. 그러나, 단일 일함수 게이트 프로세스가 사용될 때(예를 들어, N+ 폴리실리콘 게이트만 사용될 때), PFET는 일반적으로 매입형 채널 PFET이며, 표면형 채널 PFET 또는 NFET와 비교하여 상당히 더 유해한 숏 채널 효과(short channel effect)를 갖는다. 본 발명의 목적을 위해서, "숏 채널 효과"는 긴-채널 트랜지스터의 경우와 비교했을 때 짧은-채널 트랜지스터에 대하여 디바이스 한계 전압이 저하하는 현상으로 정의된다. 한계 전압이 설계된 목표 미만이면, 게이트가 "오프"인 경우에도 과도한 누수 전류가 발생할 수 있다.
매입형 채널 PFET는 또한, "펀치스루 효과(punchthrough effect)"에 영향을받기 더욱 쉽다. "펀치스루"는, 트랜지스터의 소스 및 드레인 영역으로부터의 공핍 영역이 트랜지스터의 드레인 터미널 상에 가해지는 고압으로 인해 병합할 때 발생한다. 펀치스루가 발생하면, 드레인 전류는 더 이상 게이트 전압에 의해 제어되지 않게 된다. 게이트 제어의 상실은 회로의 기능 부전을 야기할 수 있다.
매입형 채널 PFET에서 숏 채널 효과 및 펀치스루 효과를 방지하기 위해서, 회로에 사용되는 공칭 PFET의 채널 길이는 일반적으로 NFET의 채널 길이보다 더 길게 설계된다. 이 때문에 회로 면적에 관하여 불리해질 뿐만 아니라 기능 저하도 일어난다.
또한, 종래의 CMOS 드라이버의 사이즈는 NMOS 드라이버의 사이즈보다 크며, 그 이유는 종래의 CMOS 프로세스에 대하여 PFET와 NFET 사이에 요구되는 최소 거리가 존재하기 때문이기도 하다. PFET와 NFET 사이의 양호한 절연은 최적의 설계 및 래치업 방지를 요한다. 예를 들어, PFET 및 NFET 장치 사이의 전형적인 거리의 범위는 약 150 nm 내지 약 175 nm이다(예를 들어, 일반적으로 장치 의존적이고 기판 불순물 수준에 의존하는 설계법 또는 그라운드법). 워드선(WL) 드라이버 영역 내에서 NFET만을 사용하는 것은, p-웰(p-well)만이 존재하므로 이 최소 거리 요구를 제거함으로써 회로 면적을 감소시킨다.
또한, 종래의 디바이스(PFET 등과 같은 CMOS 디바이스)는 액티베이션 되지만 로 어드레스(row address)에 의해 선택되지는 않는 워드선 드라이버를 억제하기 위한 킬러 스위치를 요한다. 각 하나의 워드선이 선택되므로, 액티베이션 되는 임의의 다른 워드선은 억제되어야 한다. 그러나, NMOS 워드선 드라이버의 경우에, 선택되지 않은 워드선 상의 전하는 풀업 또는 풀다운 디바이스를 통하여 그라운드로 방전될 수 있으므로, 킬러 스위치 디바이스는 요구되지 않는다. 따라서, NMOS 워드선 드라이버 회로의 사이즈는 더욱 감소될 수 있다.
앞서 논한 모든 이유로 해서, 워드선 드라이버에 CMOS 대신에 NMOS를 사용함으로써, 1Gb DRAM의 경우에 약 1 %의 칩 영역에서의 사이즈 감소가 얻어질 수 있다.
CMOS 드라이버 대신에 NMOS 드라이버를 사용함으로써 스위칭 성능 이득도 실현될 수 있다. 그 이유는 두 가지이다. 첫째는 1) 전자 이동성이 정공 이동성보다 높다는 점이다. NFET 디바이스는 PFET 디바이스보다 빨리 작동하며, 이에 의해서 데이터 액세스 동작 중에 신호 전개가 빨라진다. 둘째는 2) NFET는, 한계 미만 슬로프는 매입형 채널 PFET에 대하여 저하되므로, 매입형 채널 PFET보다 훨씬 월등한 턴-온(일시적) 특성을 갖는다는 점이다. 이는 회로 시뮬레이션에 의해 지지된다. 예를 들어, 도 5에 도시한 바와 같이, 종래의 CMOS 워드선 드라이버와 NMOS 워드선 드라이버에 대하여 출력 파형이 비교되어 있다. 도시한 바와 같이, NMOS 드라이버 회로에 대하여 더 빠른 스위칭 성능이 나타난다.
NMOS 드라이버의 신뢰성은 종래의 CMOS 드라이버의 신뢰성보다 훌륭하다. 최고 부스트 WL 전압 Vpp에 대한 제한 중 하나는 WL 드라이버 영역에서 사용되는 매입형 채널 PFET의 신뢰성이다. 게이트와 드레인 사이의 고유한 역할 차이로 인해서, PFET 게이트 및 소스/드레인 중첩 영역에 대하여 내부 확산 전위 1 V 차이가 존재한다. 따라서, 오프-상태 응력 또는 게이트-유도 드레인 누수(GIDL) 응력은 표면형 채널 PFET 또는 NFET에 대하여보다 매입형 채널 PFET에 대하여 훨씬 유해하다. 오프-상태 응력은, 게이트와 드레인 영역 사이에 고전계(高電界)가 존재할 때 발생한다. 이 고전계는 정공 또는 전자의 충돌 이온화를 야기할 수 있다. 충분히 높은 에너지를 갖는 캐리어는 게이트 산화물 인터페이스에서 배리어를 극복하고, 게이트 산화물을 향해 나아가서, 게이트 산화물 인터페이스에 영구적인 손상을 유발할 수 있다. 매입형 채널 PFET에 대하여 게이트 및 드레인 중첩 영역에서 추가적인 1 V 내부 확산 전위는 매입형 채널 PFET의 신뢰성이 그 표면형 채널 대응체의 신뢰성 또는 NFET의 신뢰성보다 덜 뛰어나다는 것을 의미한다.
CMOS 드라이버에 대한 NMOS의 또다른 장점은 게이트 산화물 응력이 덜 발생한다는 점과, NMOS가 낮은 네거티브 WL 적용에 대하여 더 적합하다는 점이다.
종래의 방법 및 구조에 있어서, CMOS 드라이버를 사용할 때의 고유한 문제점을 해결하기 위해서 NMOS를 사용하는 것이 시도되어 왔다. 그러나, NMOS 드라이버 디바이스도 역시 몇 가지 단점을 가진다.
예를 들어, 도 1b에 도시한 바와 같이, 그리고 M. Nakamura 등("A 20 Ns, 64MDRAM with Hierarchical Array Architecture",IFET J. of SSC, 제32권, 제9번, 1996년 9월, 제1302쪽)에 의해 제안된 바와 같이, 종래의 NMOS 드라이버에서는, 특히 번-인 조건 동안에, 더욱 높은 전압이 가해질 때(예를 들어, 일반적으로 공칭 동작 전압의 1.5 배), 부스트 노드 상에서 접합 파괴에 관련된 심각한 신뢰성 문제가 생긴다.
종래의 기술에서(예를 들어, 일반적인 CMOS 기술), 지지 디바이스의 접합은7 V까지의 전압을 허용할 수 있을 뿐이다. 일반적으로, 번-인 동안에, 부스트 노드 접합을 가로지르는 역바이어스 전압은 7 V보다 크다. 결과적으로, 접합부에 손상이 발생할 수 있다. 즉, 역바이어스 전압은 접합 파괴를 야기하고, 접합부와 기판 사이에 높은 누수 전류를 야기할 수 있다. 종래의 NMOS 드라이버에서, 이 조건은 부스트 디바이스에 대하여 영구적인 손상을 야기할 수 있으며, 최소한 높은 접합 누수를 야기할 수 있다.
이러한 손상 또는 누수의 결과로, NMOS 드라이버의 부스트 노드 전압이 워드선 작동 중에 더 이상 용인될 수 없게 된다. 이와 같은 제한은 오늘날의 고성능 및 고밀도 메모리 설계에 있어서 NMOS가 이용되지 않는 주요한 이유가 된다.
이상과 같은 종래의 구조 및 방법의 문제점 및 단점을 고려하여, 본 발명의 목적은 종래의 NMOS 드라이버에서 발견되는 접합 파괴 문제를 해결하는 구조 및 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 향상된 신뢰성을 가지고, 종래의 NMOS 드라이버의 성능과 동일하거나 나은 성능을 가지면서도 차지하는 영역이 더 작은 드라이버, 특히 NMOS 드라이버를 제조하는 것이다.
또한, 본 발명의 목적은 어레이 프로세스를 사용하여 부스트 노드가 형성됨으로써 부스트 노드 신뢰성을 향상시킬 수 있도록 하기 위해서, 드라이버 회로의 가장 비용-효율적인 물리적인 레이아웃을 배치하는 것이다.
본 발명의 목적은 낮은 네거티브 WL 적용에 대하여 더욱 적합한 구조를 제공하는 것이다.
본 발명의 또 다른 목적은 NMOS 드라이버의 부스트 노드의 접합 파괴 전압을 7 V로부터 10 V 이상까지 증가시킴으로써 향상된 신뢰성을 제공하는 것이다.
본 발명의 제1 태양에서, N-채널 금속 산화막 반도체(NMOS) 드라이버 회로는, 기판 상에 형성되는 있으며 저농도 임플랜테이션에 의해 이루어진 소스와 드레인을 가지는 부스트 게이트 스택과, 이 부스트 게이트 스택에 연결되어 있는 N-드라이버를 포함한다.
본 발명의 제2 태양에서, N-채널 금속 산화막 반도체(NMOS) 드라이버 회로를 형성하는 방법은, 기판 상에 게이트 스택을 형성하는 단계와, DRAM 어레이 임플랜트를 사용하여 NMOS 부스트 트랜스퍼 게이트의 소스 및 드레인을 형성함으로써 드라이버 회로의 신뢰도를 향상시키는 단계와, 게이트 스택에 인접하게 접점을 형성하는 단계를 포함한다.
또 다른 태양에서, 본 발명의 방법은 얕은 트렌치 아이솔레이션(STI)과, 측벽 스페이서를 포함하는 게이트를 형성하는 단계와, 저농도의 불순물을 부스트 디바이스에 임플랜팅하는 단계와(예를 들어, 약 1015이온/cm3범위의 농도 수준을 가지는 비소를 사용하는 주변 디바이스의 소스/드레인 임플랜트에서와 비교하여, 약 1014내지 1013이온/cm3의 농도 수준을 가지는 인을 사용하는 어레이 접합 임플랜테이션), 부스트 디바이스의 소스(S)와 드레인(D)을 어닐링하는 단계와, 그 위에 유전체층을 증착하는 단계와, 이 유전체층을 평탄화하는 단계와, 특수 설계된 마스크를 사용하여 접점을 패턴 가공하는 단계와, 도핑 처리된 폴리실리콘층을 증착하는 단계와, 이 도핑 처리된 폴리실리콘층을 평탄화하여 어레이 내 비트선 접점을 형성하는 것과 동일한 방식으로 스터드를 형성하는 단계와, 이들 비트선 접점 또는 소위 CB 접점을 어닐링하여 불순물을 도입시키고 또 더욱 접점 저항을 감소시키는 단계와, 제2 유전체층 증착을 부가하는 단계와, 이 제2 유전체층 증착을 평탄화하는 단계와, 지지 디바이스 접점 마스크를 사용하여 CS를 패턴 가공하는 단계와, 접점을 형성하여 확산부를 게이트에 연결하는 단계와, NMOS 드라이버의 풀업 N2 디바이스의 게이트에 N1 디바이스의 부스트 노드를 연결시키는 단계를 포함한다.
유전체층은 보론 인 실리케이트 유리(BPSG)일 수 있다. CB는 특수 설계된 CB 마스크를 사용하여 패턴 가공된다. CB 스터드를 형성하기 위해 도핑 처리된 폴리실리콘층이 사용될 수 있고, 불순물을 도입시키기 위해 어닐링이 수행된다.
본 발명의 독특하고 비자명한 특징에 의해서, 종래의 NMOS 드라이버에서 발견되는 접합 파괴 문제는 극복된다. 또한, 향상된 신뢰도를 가지며, 종래의 NMOS 드라이버의 성능과 유사하거나 우수한 성능을 가지면서도 차지하는 영역이 작은 NMOS 드라이버가 제공된다. 이러한 향상된 신뢰도는 NMOS 드라이버의 부스트 노드의 접합 파괴 전압을 7 V로부터 10 V 이상으로 증가시킴으로써 부분적으로 가능해진다.
또한, 본 발명의 구조 및 방법에 의해서 게이트 산화물 응력은 작아진다. 본 발명의 구조는 낮은 네거티브 WL 적용에 대하여 장점적으로 제공될 수 있다(실로 더욱 적합하다).
도 1a는 본 발명에 따른 NMOS 드라이버 회로의 레이아웃 다이어그램.
도 1b는 종래의 NMOS 드라이버 회로의 개략도.
도 2a 내지 도 2d는 본 발명에 따른 NMOS 드라이버 회로를 제조하는 방법을 나타내는 도면.
도 2e는 도 2a 내지 도 2d에 도시한 방법으로 형성된 NMOS 드라이버 회로의 평면도.
도 3은 본 발명에 따른 로컬 NMOS 드라이버를 구비한 메모리 서브-어레이의 레이아웃을 나타내는 도면.
도 4는 워드선 드라이버의 가장자리의 상세 레이아웃을 나타내는 도면.
도 5는 종래의 CMOS 워드선 드라이버에 대한 파장 시뮬레이션 결과와 본 발명에 따른 NMOS 드라이버의 파장을 나타내는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 부스트 디바이스
12 : 접점 비트선 연장부
13 : 접점 지지부
100 : NMOS 드라이버 회로
200 : 얕은 트렌치 아이소레이션
201 : 게이트
202 : 측벽 스페이서
204 : 소스
205 : 드레인
206, 209 : 유전체층
207 : 접점 비트선 스터드(도핑 처리된 폴리실리콘)
208 : 불순물
210 : 접점
2001, 2002 : 포토레지스트
첨부 도면, 특히 도 2a 내지 도 5를 참조하여, 본 발명의 실시예를 설명하도록 한다.
도 1a에, NMOS 드라이버 회로(100)의 평면도가 도시되어 있다. 부스트 디바이스(11)(예를 들어 N1)에 대한 접점 비트선(CB) 마스크, 또는 빗금친 부분이 도시되어 있다. CB 마스크는 접점을 형성하기 위한 것이며, 더 많은 불순물 내에서의 운전을 위한 것이다.
결과적으로, 부스트 디바이스(11)는 XA 불순물 또는 저농도 N형 어레이 임플랜트(11A)를 갖게 되며, 그 직렬 저항은 자기-정렬 CB 확산에 의해서 감소된다. 디바이스(11)를 어레이에 근접하게 배열함으로써, 지지 영역을 증가시킴이 없이 XA 마스크에 의해 삽입되게 되며, 따라서 밀도를 증가시킨다.
CB 연장부(12)를 통하여, CB 접점(12)은 도 1a에 도시한 바와 같이 풀업 NMOS 디바이스(N2)의 게이트에 접촉하는 자기-정렬 방식으로 형성된다. 게이트에 대한 부스트 노드의 접속(예를 들어 조인트)은 도 1a에 도시한 바와 같이 접점 지지(CS; 13)에 의해 수행된다.
본 발명과의 비교를 위해서, 도 1b를 참조하여 종래의 구조를 설명하도록 한다.
종래의 NMOS 드라이버의 회로 다이어그램을 도시하는 도 1b를 참조하면, 전형적인 NMOS 부스트 디바이스인 N1을 고려하면, 번-인 동안에 N1의 Vg, Vd 및 Vs는 각각 4.45 V, 7.1 V 및 4.45 V이다. 액티베이션된 후에 디바이스는 통전하지 않는다.
번-인 동안의 문제(중요한 고려 사항임)는 부스트 접합 전압의 높은 역바이어스이다. 즉, NMOS 드라이버는 부스트 접합 전압의 높은 역바이어스가 어드레싱되지 않으면 무용한 것이 된다(예를 들어, 손상되거나 파괴된다). 그 이유는, 부스트 노드의 접합이 손상된 후에, 누수되는 것이 되어 부스트 전압을 더 이상 유지할 수 없게 되기 때문이다. 이하에서 설명하고 도 2a 내지 도 2d에 도시한 본 발명에 따라, 접합 파괴를 방지하기 위한 해결책은 NMOS 드라이버의 사용을 매우 유리하게 한다.
또한, 디바이스의 채널 깊이가 너무 작으면, 앞서 기술한 바와 같이 펀치스루되기 쉽게 된다.
따라서, 이 디바이스의 채널 깊이는 (예를 들어, 형성된 디바이스 및 사용되는 그라운드/디자인 법칙에 의존하여) 최소 채널 깊이보다 커야 한다. 부스트 전압이 유지될 수 있는 시간은 노드가 어떻게 절연되어 있느냐에 의존한다. 일반적인 조건에서(예를 들어, 접합 파괴가 없는 조건에서) 접합 누수 전류의 대략적인 값은 100 fA/㎛ 내이다. 임계 미만 누수는 1.0 pA 미만이다. 부스트 노드를 Tras=100 ㎲의 특성을 만족시키도록 유지하는 것은, 이하에서 설명하는 본 발명을 사용하여 접합 파괴 문제를 해결하였으므로 더 이상 문제가 되지 않는다.
(실시예)
도 2a 내지 도 2d에 도시한 바와 같이, 양호한 실시예에 따라서 NMOS 드라이버 회로를 제조하기 위한 방법을 설명하는 단면도가 도시되어 있다. 도 2e는 결과물인 제품의 평면도를 도시하며, 도 1a에 도시한 것과 유사하다.
도 2a에, 본 발명의 방법의 제1 단계가 도시되어 있다. 먼저, 측벽 스페이서(202)를 포함하는 게이트(201)와 함께, 얕은 트렌치 아이소레이션(STI; 200)이 형성된다. XA-임플랜테이션은 전형적으로, 약 1 x 1013불순물 이온/cm3내지 1 x 1014불순물 이온/cm3의 상대적으로 저농도 수준을 갖는 인 또는 붕소를 사용하여 이루어진다. N1 디바이스와, N1 디바이스를 위한 n-형(예를 들어 n+) 소스(204) 및 드레인(205)을 형성하는 데 포토레지스트(2001)가 사용된다.
그 후에, 도 2b에서, 부스트 디바이스(예를 들어 N1)의 소스(S; 204) 및 드레인(D; 205)은 어닐링 처리되고, 그 위에 유전체층(206)(예를 들어, 보론 인 실리케이트 유리(BPSG))이 증착된다. 유전체층(206)은 예를 들어, 화학적 기계적 폴리싱(CMP)에 의해서 평탄화된다. 다른 평탄화 방법이 사용될 수도 있다. 도 2b에 도시하지는 않았지만, N1에 유사하지만 깊은 트렌치 커패시터를 가지는 어레이 디바이스를 형성하기 위해 유사한 작업이 수행된다. 포토레지스트(2001)와 유사한 포토레지스트(2002)가 유리를 제거하기 위해 도 2b에서 사용된다.
도 2c에서, 다음에 특수 설계된 마스크를 사용하여 접점 비트선(CB)이 패턴 가공되며, 도핑 처리된 폴리실리콘층이 형성되고(예를 들어, 증착되고), 평탄화되어 CB 스터드(207)를 형성한다. CB는 어닐링되어 불순물(도 2c에서 참조 번호 208로서 나타냄)을 도입시킨다. 앞서 기술한 바와 같이, 불순물은 일반적으로 인 또는 보론이다. 따라서, 소스 및 드레인 불순물은 폴리실리콘의 어닐링에 의해서 더 깊이 도입된다. 불순물을 더 깊이 도입시키는 것은 불순물의 액티베이션이 더 빠르게 이루어지는 것을 돕고, 이에 의해 디바이스의 파괴 전압은 낮아진다.
도 2c에 도시한 바와 같이, 부스트 노드(N1)의 우측에 도시한 도핑 처리된 폴리실리콘(207)(예를 들어, N1과 N2 사이에 형성된 도핑 처리된 폴리실리콘)은 이 단계에서는 아직 접점과 N2 디바이스 사이의 접속을 제공하지 않는다.
도 2d에 도시한 바와 같이, 제2 유전체층(209)이 증착되며, CB는 다른 특수 설계된 마스크를 사용하여 패턴 가공된다. 그 후에, CS(예를 들어, 디바이스의 게이트, 소스 및 드레인을 지지하기 위한 접점) 접점(210)이 바람직하게는 텅스텐 등으로부터 형성되어 저항을 감소시키고, N1 디바이스의 부스트 노드는 풀업 N2 디바이스의 게이트에 접속된다. 즉, 부스트 노드 N1은 텅스텐 접점(210)을 통하여 N2 디바이스에 연결된다. 텅스텐(210)은 N1 노드를 N2의 폴리실리콘 게이트에 연결시킨다.
도 2a 내지 도 2d의 게이트 스택층은 전도성인 것으로 도시되어 있음을 알 수 있다. 물론, 본 발명을 전체적으로 이해한 당업자에게 이해될 수 있는 바와 같이, 비전도성층이 적당히 변형된 층 구조를 갖는 전도층과 결합되어 사용될 수도 있다.
따라서, 본 발명이 종래의 공정보다 훌륭한 이유는 XA(저농도 불순물 수준)가 본 발명에 사용된다는 것이다. 즉, 높은 불순물 수준이 사용되면, 어레이는 누수의 염려가 있을 수 있다. 어레이는 일반적으로 트렌치 커패시터를 가지며, 불순물이 너무 높으면 누수를 초래할 수 있다. 본 발명에서, 낮은 불순물 수준에 의해서, 누수가 최소화된다. 게다가, 불순물 수준이 너무 낮으면, 접점 저항은 매우 높아질 수 있다. 본 발명은 불순물(예를 들어서 208로 도시한 부분)을 도입하기 위해서 도핑 처리된 폴리실리콘(207)(예를 들어 도 2c에 도시함)을 사용함으로써 접점 저항을 감소시킴으로써 이러한 단점을 극복한다. 이는 어레이 비트선(또는 CB) 접점 공정과 동시에 행해지므로, 추가의 비용이 발생하지 않는다. 따라서, 본 발명은 낮은 불순물 수준 및 낮은 접점 저항을 달성하며, 부스트 노드는 너욱 높은 파괴 전압(예를 들어, 종래 공정에서의 7 V로부터 본 발명의 공정에서의 약 10 V에 이르는 파괴 전압)을 달성할 수 있다. 따라서, NFET는 드라이버로서 더욱 높은 신뢰도를 갖고서 사용될 수 있다.
따라서, 본 발명은 접합 응력 및 "접합 펀치스루" 현상을 감소시키기 위한 새로운 공정을 제공하며, 이에 의해 NMOS 드라이버 회로의 신뢰도를 증가시키고 NMOS 드라이버 회로의 보다 광범위한 사용을 가능케 한다. 즉, 본 발명은 부스트 노드가 매우 높은 전압을 가지고, 종래의 공정 하에서 허용될 수 있는 최고 전압보다 높게 되는 것을 가능케 한다. 따라서, 본 발명은 본 발명의 월등한 결과를 달성하기 위해서 다소 부스트 노드를 변형시켜야 한다. 즉, 본 발명은 어레이에 인접한 드라이버의 부스트 디바이스를 제공하며, 장점적으로 불순물을 도입시키고 면적에 관련한 단점을 발생시킴이 없이 어레이 임플랜테이션을 사용한다.
특히, 본 발명은 드리이버를 형성함에 있어서 (예를 들어, DRAM 트랜스퍼 게이트 어레이인 NFET 어레이에 대하여) 어레이 임플랜트(11A)를 사용한다. 예를 들어, 이하에서 도 3을 참조하여 더욱 상세히 설명할 것인 바와 같이, 두 개의 어레이에 인접한 세 개의 (즉, 좌측, 중앙 및 우측) 드라이버 열이 도시되어 있다. 도시한 바와 같이, 어레이 경계 내에 부분(예를 들어, 삼각형 부분)이 나타내어져 있다. 이 삼각형 부분(예를 들어, 도 1의 11A 영역의 일부)은 어레이 임플랜트를 취한다. 결과적으로, N1 디바이스는 어레이에 인접하여 형성될 수 있으며, 어레이 임플랜트를 취할 수 있다.
본 발명의 레이아웃은, 회로 내에서 일반적으로 (예를 들어, 특별한 위치가 아닌) 임의의 위치에 N1 부스트 디바이스를 위치시키는 종래의 레이아웃에 대비된다. 본 발명은 목적적으로, 의도적으로 그리고 확실하게, XA 임플랜트가 이러한 영역(예를 들어, 부스트 디바이스가 형성되는 위치)을 덮도록 연장될 수 있고 N1 디바이스가 그 위에 형성된 보호 접합부(예를 들어, 낮은 불순물 농도를 가지는 XA 임플랜트)를 갖게 되도록, 어레이에 인접한 N1 디바이스를 형성한다. 따라서, 본 발명의 부스트 디바이스의 접합 파괴 전압은, 낮은 접합 임플랜트(XA)가 사용되므로, 종래의 방법에서의 경우보다 더 높게 될 수 있다. 따라서, 임의의 추가적인 처리 단계 또는 임의의 추가적인 "칩 공간"을 차지함이 없이 신뢰할만한 부스트 노드 N1이 형성될 수 있다.
본 발명의 독특하고 비자명한 특징에 의해, 종래의 NMOS 드라이버에서 발견되는 접합 파괴 문제는 극복된다. 또한, 더 작은 영역을 가지며, 종래의 NMOS 드라이버와 유사한 성능을 가지며, 향상된 신뢰성을 가지는 NMOS 드라이버가 얻어진다. 이러한 향상된 신뢰성은 NMOS 드라이버의 부스트 노드의 접합 파괴 전압을 7 V로부터 10 V 이상으로 증가시킴으로써 부분적으로 가능하게 된다.
게다가, 본 발명의 구조 및 방법에 의하면, 게이트 산화물 응력은 감소된다. 본 발명의 구조는 낮은 네거티브 WL 적용에 대하여 장점적으로 제공된다( 그리고 실로 더욱 적합하다).
또한, 본 발명은 부스트 디바이스 N1을 메모리 셀 어레이에 인접하게 위치시킨다는 것을 알 수 있다. 계층적 워드선 구조에 대하여, 도 3에 도시한 바와 같이, 부스트 디바이스 N1은 서브-어레이(300)에 바로 인접하여 위치될 수 있다. 그 이유는 XA 임플랜트 마스크(301)(예를 들어, 존재하는 어레이 NFET 임플랜트)를 포함하여 부스트 디바이스를 덮기 위함이며, 이는 (예를 들어, NFET 임플랜트를 지지하기 위해) XN 임플랜트를 대신한다. XA 임플랜트는 DRAM 어레이 셀을 위해 설계되며, 이는 보유 시간을 고려하여 fA 단위의 엄격한 누전 요구를 가진다.
반대로, (예를 들어, 전형적으로 지지 디바이스와 같은 고성능 디바이스에 대하여 사용되며, 전형적으로 약 1 x 1014내지 약 1 x 1015불순물 이온/cm3의 농도을 갖는 비소(Arsenic)를 사용하는) XN 임플랜트는 일반적으로, 주변 NFET 디바이스에 대하여 높은 성능을 달성하기 위해서 낮은 시트 저항 및 얕은 접합을 달성하도록 설계된다. 어레이 및 중앙/주변 디바이스에 대한 상이한 요구로 인해서, XA 임플랜트 양은 XN 임플랜트에 대하여 사용되는 양과 비교하여 차수가 1.0 내지 2.0 만큼 작게 되는 정도로 작다. 결과적인 XA 접합은 NFET 접합의 경우보다 더욱 우수하고, 따라서 더 양호한 스냅백(snapback) 민감성을 제공한다.
또한, 지지 NFET는 일반적으로, 고성능을 고려하여 숏-채널 효과를 향상시키기 위해서 각상의 헤일로(예를 들어, 임플랜트의 최종 형성의 형태)를 수용한다.높은 양의 p+ 헤일로 임플랜트는, 더욱 높은 로컬 전계 때문에 지지 NFET 접합에 대한 접합 누수 및 접합 파괴 전압을 저하시킨다.
이들 두 인자에 기초하여, (예를 들어, XN 임플랜테이션에 의해 형성된) 지지 디바이스 접합부는 약 7 V의 파괴 전압을 가지며, 한편 (예를 들어, XA 임플랜테이션에 의해 형성된) 어레이 접합부에 대해서는 파괴 전압이 10 V 이상이다. 따라서, XN 마스크 대신에 XA 마스크를 사용함으로써, 본 발명은 종래의 NFET 워드선(WL) 드라이버 회로 설계와 관련된 높은 접합부 누수 전류 및 스냅백 민감성의 문제를 극복한다.
(종래의 구조의 신뢰성 문제 극복)
다시 도 1b의 회로 다이어그램을 참조하면, 번-인 및 테스트에서, 전형적인 종래의 N2 드라이버 회로의 Vg, Vd 및 Vs(예를 들어, 게이트, 드레인 및 소스에서의 전압)는 각각 4.45 V, 7.1 V 및 4.45 V이다. 기판 사출에 기인한 누수 유도 한계 이동(LITS) 효과는, 디바이스의 Vt(예를 들어, 한계 전압)가 고온 캐리어 효과로 인해 약 30 내지 40 mV만큼 증가하는 것을 유발한다.
부스팅 동안에, 풀업 디바이스(20)의 드레인이 0 V에서 Vpp까지 증가할 때, 드레인측에서 고온 전자 트래핑은 불균형적인 로컬 Vt 변화를 유발하게 되며, 이는 또 채널(예를 들어, 소스와 드레인 사이) 저항을 증가시킨다. 고온 전자 문제는 최소 채널 길이보다 긴(예를 들어, 디바이스에 대한 그라운드/설계 법칙에 의해 요구되는 것보다 긴) 채널 길이를 갖는 디바이스를 사용함으로써 감소될 수 있다.
종래의 방법 및 구조에 사용된 바와 같은 (도 1b에 도시한 바와 같은) NMOS풀업 디바이스와 비교하면, 앞서 기술한 그리고 도 2a 내지 도 2d에 도시한 본 발명의 양호한 실시예는 이 문제점의 효과를 현저하게 감소시킨다.
또한, 디바이스의 게이트 응력에 관하여, 게이트 산화물은 일반적인 NMOS 작동 중 어떤 순간에도 2.5 V 이상을 받게 된다. 따라서, 게이트 산화물 파괴에 대한 염려가 크게 없다. 반대로, 종래의 CMOS 드라이버에 대하여, 게이트 산화물은 전체 Vpp 응력을 받게 된다.
전형적인 메모리 디바이스로부터의 번-인 데이터를 참조하면, 게이트 산화물은 62 A이고, 최대 오프-칩 드라이버(OCD) 응력은 3.8 V이다(예를 들어, 이 경우에, 응력 전압은 2.5 x 1.5 = 3.75 V 또는 Vdd 전압의 1.5 배가 된다). 따라서, 전형적인 메모리 디바이스의 OCD 게이트 산화물은 번-인 테스트를 통과하며, 게이트를 가로지르는 2.5 V 응력은 번-인에서 염려되지 않는다. 대조적으로, 종래의 CMOS 디바이스는 4.95 V(또는 3.3 V x 1.5 = 4.95 V 또는 Vpp 전압의 1.5 배)를 받게 되며, 이것이 문제이다.
NMOS 드라이버 회로를 제조하는 종래의 방법에서, CS는 접합 상에 형성되어 게이트에 연결시킨다. 175 nm 설계/그라운드 법칙에 대하여, 이는 게이트 컨덕터(GC)까지 접점 드레인(CD)의 공간 약 150 nm + 200 nm CD 사이즈 + (도 4에 도시한 바와 같은) XA의 에지까지 150 nm = 게이트의 에지로부터 STI에 이르는 거리 500 nm임을 의미한다.
자기-정렬된 접점 비트선(CB)이 사용될 때, 본 발명에서와 같이, 이 거리는 부스트 노드 접합 치수를 감소시킴으로써 최소(예를 들어, 150 nm 또는 175 nm) 설계법에까지 감소될 수 있다. 이는 X 방향으로 추가적으로 325 nm 내지 350 nm를 절약한다.
따라서, XA 얼라인먼트 오차에 대하여 요구되는 총 면적 손실은 필수적으로 회복될 수 있다.
NFET WL 드라이버에 대한 프로세스 플로에서 설명한 바와 같이, 부스트 디바이스 N1의 소스 및 드레인 양측 모두가 자기-정렬된 CB 아웃디퓨전(outdiffusion)을 갖게 된다. 전형적인(종래의) 어레이 디바이스는 비트선측 상에서 작은 면적에서 CB 아웃디퓨전을 가질 뿐이다. 도핑 처리가 많이 된 폴리실리콘 스터드로부터의 아웃디퓨전은 부스트 디바이스 N1의 접점 저항을 감소시키며, 따라서 디바이스의 성능을 향상시킨다.
본 발명은 바람직한 실시예를 참조하여 설명되었지만, 당업자들은 본 발명이 청구 범위의 사상 및 범주를 벗어나지 않도록 수정되어 실시될 수 있음을 알 것이다.
이상과 같은 본 발명의 구성에 따르면, NMOS 드라이버 회로의 성능과 신뢰도를 향상시킬 수 있게 된다. 특히, 종래의 NMOS 드라이버에서 발견되는 접합 파괴 문제를 해결할 수 있게 된다. 또한, 본 발명은 향상된 신뢰성 및 종래의 NMOS 드라이버의 성능과 동일하거나 나은 성능을 가지면서도, 비용 효율적이고 차지하는 영역이 더 작은 드라이버, 특히 NMOS 드라이버를 얻을 수 있게 된다.

Claims (29)

  1. 기판 상에 형성되고, 저농도 N-형 임플랜트에 의해 형성되는 소스 및 드레인을 가지는 부스트 게이트 스택과,
    상기 부스트 게이트 스택에 연결된 N-드라이버
    를 포함하는 N-채널 금속 산화막 반도체(NMOS) 드라이버 회로.
  2. 제1항에 있어서, 상기 N-드라이버에 상기 부스트 게이트 스택을 연결하기 위한, 상기 게이트 스택의 측면에 인접하여 형성된 접점을 더 포함하는 NMOS 드라이버 회로.
  3. 제1항에 있어서, 상기 부스트 게이트 스택은 어레이에 인접하게 형성되며,
    상기 저농도 N-형 임플랜트는 메모리 어레이 임플랜트인 NMOS 드라이버 회로.
  4. 제1항에 있어서, 상기 저농도 N-형 임플랜트 불순물 수준은 접합 파괴 전압을 증가시키고 그 접점 저항을 저하시킴으로써 상기 NMOS 드라이버 회로의 신뢰도를 향상시키는 것인 NMOS 드라이버 회로.
  5. 제2항에 있어서, 상기 접점은 메모리 어레이 비트선 접점을 포함하는 것인NMOS 드라이버 회로.
  6. 제5항에 있어서, 상기 비트선 접점은 폴리실리콘으로 이루어진 것인 NMOS 드라이버 회로.
  7. 제5항에 있어서, 상기 비트선 접점은 N-형 도핑 처리된 폴리실리콘으로 이루어진 것이며,
    상기 불순물은 어닐링되고 상기 기판 속으로 도입되어 접점 저항을 감소시키는 것인 NMOS 드라이버 회로.
  8. 제5항에 있어서, 상기 비트선 접점은 상기 부스트 게이트 스택의 제1 및 제2 측면에 인접하여 형성된 것인 NMOS 드라이버 회로.
  9. 제1항에 있어서, 상기 부스트 게이트 스택은 부스트 디바이스를 형성하고,
    상기 부스트 디바이스는 최소 채널 길이보다 큰 채널 길이를 가지는 것이며,
    상기 최소 채널 길이는 리소그래픽적으로 패턴 가공 가능한 사이즈인 NMOS 드라이버 회로.
  10. 제1항에 있어서, 복수의 서브-어레이 드라이버에 연결된 주 워드선 드라이버를 더 포함하며,
    상기 서브-어레이의 각각은 대응하는 부스트 게이트 스택에 연결되어 있는 것인 NMOS 드라이버 회로.
  11. 제10항에 있어서, 상기 서브-어레이 드라이버의 대응하는 게이트에 상기 각각의 부스트 게이트 스택의 부스트 노드가 연결되는 것인 NMOS 드라이버 회로.
  12. 제1항에 있어서, 상기 저농도 N-형 임플랜트의 에지로부터 디바이스 접합부의 N 분산 영역까지의 거리는 최소 그라운드법에 의하며,
    상기 저농도 N-형 임플랜트의 에지로부터 인접한 풀업 디바이스의 에지까지의 거리도 역시 최소 그라운드법에 의하는 NMOS 드라이버 회로.
  13. 제2항에 있어서, 상기 접점은 도핑 처리된 폴리실리콘 접점을 포함하며,
    상기 도핑 처리된 폴리실리콘 접점과, 상기 소스 및 드레인은 부스트 게이트 스택에 대하여 자기-정렬되는 것인 NMOS 드라이버 회로.
  14. 제1항에 있어서, 상기 접점은 도핑 처리된 폴리실리콘 접점을 포함하며,
    상기 도핑 처리된 폴리실리콘 접점은 상기 부스트 게이트 스택과의 자기-정렬된 접합부를 형성하는 것인 NMOS 드라이버 회로.
  15. 저농도 N-형 임플랜테이션에 의해 형성된 소스 및 드레인을 갖는 부스트 게이트 스택을 기판 상에 형성하는 단계와,
    상기 부스트 게이트 스택에 N-드라이버를 연결하는 단계
    를 포함하는, N-채널 금속 산화막 반도체(NMOS) 드라이버 회로 제조 방법.
  16. 제15항에 있어서, 상기 NMOS 드라이버 회로는 제2항 내지 제14항 중 어느 한 항에 따른 NMOS 드라이버 회로인 방법.
  17. 메모리 어레이에 인접하여 기판 상에 부스트 게이트 스택을 형성하는 단계와,
    저농도 N-형 임플랜테이션을 사용하여, 상기 부스트 게이트 스택을 위한 상기 기판 내 소스 및 드레인을 형성하는 단계와,
    상기 부스트 게이트 스택에 N-드라이버를 연결하는 단계
    를 포함하는 N-채널 금속 산화막 반도체(NMOS) 드라이버 회로를 제조하는 방법.
  18. 제17항에 있어서, 상기 게이트 스택에 인접하여 접점을 형성하는 단계를 더 포함하는 방법.
  19. 얕은 트렌치 아이솔레이션(STI)과, 드라이브 회로에 대하여 부스트 디바이스의 일부를 형성하는 게이트를 기판 상에 형성하는 단계와,
    저농도 N-형 임플랜테이션에 의해 상기 부스트 디바이스에 대한 소스 및 드레인을 형성하는 단계와,
    상기 부스트 디바이스에 인접하여 유전체층을 증착시키는 단계와,
    상기 유전체층을 패턴 가공하는 단계와,
    상기 유전체층의 상기 패턴 가공된 영역에서 접점을 형성하는 단계와,
    상기 접점을 어닐링하는 단계와,
    상기 부스트 디바이스의 부스트 노드를 서브-어레이 디바이스의 게이트에 연결시키는 단계
    를 포함하는 N-채널 금속 산화막 반도체(NMOS) 드라이버 회로를 제조하는 방법.
  20. 제19항에 있어서, 상기 서브-어레이 디바이스는 상기 부스트 디바이스에 인접하면서 접촉하는 것인 방법.
  21. 제19항에 있어서, 상기 접점은 자기-정렬식으로 형성되는 것인 방법.
  22. 제19항에 있어서, 상기 부스트 디바이스는 설계법에 의해 결정되는 바와 같이 최소 채널 길이보다 큰 채널 길이를 가지는 것인 방법.
  23. 제20항에 있어서, 상기 서브-어레이 디바이스는 설계법에 의해 결정되는 바와 같이 최소 채널 길이보다 큰 채널 길이를 가지는 것인 방법.
  24. 제19항에 있어서, 상기 부스트 디바이스의 노드는 상기 서브-어레이 디바이스의 게이트에 연결되는 것인 방법.
  25. 기판 상에 형성되며, 소스와 드레인을 가지며, 드라이버 회로를 위한 부스트 디바이스의 부분을 형성하는 게이트 스택과,
    상기 게이트 스택의 측면에 인접하여 형성된 접점, 워드선에 연결되어 있는 서브-어레이
    를 포함하며,
    상기 소스 및 상기 드레인은 저농도 N-형 임플랜테이션을 포함하는 것인
    로컬 워드선(WL)을 구동하기 위한 N-채널 금속 산화막 반도체(NMOS) 드라이버 회로용 레이아웃 배치.
  26. 기판 상에 형성되며, 소스 및 드레인을 가지는 게이트 스택과,
    상기 게이트 스택의 측면에 인접하여 형성된 접점
    을 포함하며,
    상기 소스 및 상기 드레인은 저농도 임플랜테이션을 포함함으로써 상기 드라이버 회로의 신뢰도를 향상시키는 것인 N-채널 금속 산화막 반도체(NMOS) 드라이버 회로.
  27. 기판 상에 형성되며, 소스 및 드레인을 가지며, 드라이버 회로를 위한 부스트 디바이스의 부분을 형성하는 게이트 스택과,
    상기 게이트 스택의 측면에 인접하여 형성되는 접점, 워드선에 연결되어 있는 서브-어레이
    를 포함하며,
    상기 소스 및 드레인은 저농도 N-형 임플랜테이션을 포함하여, 접합 파괴를 방지하기 위해 고압하에서 적용되기 위한 상기 드라이버 회로를 형성하는 것인, 로컬 워드선(WL)을 구동하기 위한 N-채널 금속 산화막 반도체(NMOS) 드라이버 회로.
  28. 주 워드선 드라이버와,
    상기 주 워드선 드라이버에 연결되어 있으며, 각각이 대응하는 부스트 게이트 스택에 연결되어 있는 복수의 서브-어레이 드라이버
    를 포함하는 N-채널 금속 산화막 반도체(NMOS) 드라이버 회로.
  29. 복수의 서브-어레이 드라이버에 연결된 주 워드선 드라이버를 형성하는 단계를 포함하며,
    상기 복수의 서브 어레이 드라이버 각각은 대응하는 부스트 게이트 스택에 연결되어 있는 것인 N-채널 금속 산화막 반도체(NMOS) 드라이버 회로 제조 방법.
KR10-2001-0001258A 2000-01-21 2001-01-10 엔-채널 금속 산화막 반도체 드라이버 회로 및 그 제조 방법 KR100432940B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/488,515 2000-01-21
US09/488,515 US6433397B1 (en) 2000-01-21 2000-01-21 N-channel metal oxide semiconductor (NMOS) driver circuit and method of making same

Publications (2)

Publication Number Publication Date
KR20010086303A true KR20010086303A (ko) 2001-09-10
KR100432940B1 KR100432940B1 (ko) 2004-05-28

Family

ID=23939963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0001258A KR100432940B1 (ko) 2000-01-21 2001-01-10 엔-채널 금속 산화막 반도체 드라이버 회로 및 그 제조 방법

Country Status (5)

Country Link
US (2) US6433397B1 (ko)
JP (1) JP2001244441A (ko)
KR (1) KR100432940B1 (ko)
CN (1) CN1159764C (ko)
TW (1) TW462134B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433397B1 (en) * 2000-01-21 2002-08-13 International Business Machines Corporation N-channel metal oxide semiconductor (NMOS) driver circuit and method of making same
TWI222144B (en) * 2002-07-23 2004-10-11 Nanya Technology Corp Test device for detecting the overlay shift between active area and deep trench capacitor in DRAM and the detection method thereof
KR100576359B1 (ko) * 2003-12-04 2006-05-03 삼성전자주식회사 비대칭으로 마주보는 소오스 및 드레인 영역들이 배치된 트랜지스터를 갖는 반도체 장치들 및 그 제조 방법들
JP3901151B2 (ja) * 2003-12-25 2007-04-04 セイコーエプソン株式会社 ドライバｉｃ並びにドライバｉｃ及び出力装置の検査方法
US20060081936A1 (en) * 2004-09-28 2006-04-20 Jae-Joon Kim Semiconductor device for low power operation
US7655511B2 (en) 2005-11-03 2010-02-02 International Business Machines Corporation Gate electrode stress control for finFET performance enhancement
US7635620B2 (en) 2006-01-10 2009-12-22 International Business Machines Corporation Semiconductor device structure having enhanced performance FET device
US20070158743A1 (en) * 2006-01-11 2007-07-12 International Business Machines Corporation Thin silicon single diffusion field effect transistor for enhanced drive performance with stress film liners
US7590005B2 (en) * 2006-04-06 2009-09-15 Macronix International Co., Ltd. Program and erase methods with substrate transient hot carrier injections in a non-volatile memory
US7790540B2 (en) 2006-08-25 2010-09-07 International Business Machines Corporation Structure and method to use low k stress liner to reduce parasitic capacitance
US20080173950A1 (en) * 2007-01-18 2008-07-24 International Business Machines Corporation Structure and Method of Fabricating Electrical Structure Having Improved Charge Mobility
US8115254B2 (en) 2007-09-25 2012-02-14 International Business Machines Corporation Semiconductor-on-insulator structures including a trench containing an insulator stressor plug and method of fabricating same
US8492846B2 (en) 2007-11-15 2013-07-23 International Business Machines Corporation Stress-generating shallow trench isolation structure having dual composition
US10804280B2 (en) * 2018-09-05 2020-10-13 Intel Corporation Memory device with vertical string drivers
US10930731B2 (en) * 2018-10-19 2021-02-23 Mediatek Singapore Pte. Ltd. Integrated circuit device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61150369A (ja) * 1984-12-25 1986-07-09 Toshiba Corp 読み出し専用半導体記憶装置およびその製造方法
JP2508818B2 (ja) * 1988-10-03 1996-06-19 三菱電機株式会社 半導体装置の製造方法
US5276344A (en) * 1990-04-27 1994-01-04 Mitsubishi Denki Kabushiki Kaisha Field effect transistor having impurity regions of different depths and manufacturing method thereof
KR920015619A (ko) 1991-01-23 1992-08-27 김광호 엘리베이티드 소스/드레인형 mos fet의 제조방법
US5597746A (en) * 1995-08-09 1997-01-28 Micron Technology, Inc. Method of forming field effect transistors relative to a semiconductor substrate and field effect transistors produced according to the method
JP3771638B2 (ja) 1996-08-02 2006-04-26 富士通株式会社 半導体装置
US5972674A (en) * 1996-08-26 1999-10-26 Signal Pharmaceuticals, Inc. Stimulus-inducible protein kinase complex and methods of use therefor
US6140684A (en) * 1997-06-24 2000-10-31 Stmicroelectronic, Inc. SRAM cell structure with dielectric sidewall spacers and drain and channel regions defined along sidewall spacers
US6177289B1 (en) 1998-12-04 2001-01-23 International Business Machines Corporation Lateral trench optical detectors
US6258679B1 (en) 1999-12-20 2001-07-10 International Business Machines Corporation Sacrificial silicon sidewall for damascene gate formation
US6433397B1 (en) * 2000-01-21 2002-08-13 International Business Machines Corporation N-channel metal oxide semiconductor (NMOS) driver circuit and method of making same

Also Published As

Publication number Publication date
KR100432940B1 (ko) 2004-05-28
US6964892B2 (en) 2005-11-15
CN1307365A (zh) 2001-08-08
US6433397B1 (en) 2002-08-13
TW462134B (en) 2001-11-01
CN1159764C (zh) 2004-07-28
US20020089020A1 (en) 2002-07-11
JP2001244441A (ja) 2001-09-07
US20020149063A1 (en) 2002-10-17

Similar Documents

Publication Publication Date Title
US8338292B2 (en) Body contacts for FET in SOI SRAM array
JP3900465B2 (ja) Ｓｏｉ電界効果トランジスタ
US6653174B1 (en) Thyristor-based device over substrate surface
US7385259B2 (en) Method of manufacturing a multilayered doped conductor for a contact in an integrated circuit device
US5466961A (en) Semiconductor device and method of manufacturing the same
US5468983A (en) Semiconductor device and method of manufacturing the same
US5448090A (en) Structure for reducing parasitic leakage in a memory array with merged isolation and node trench construction
KR100432940B1 (ko) 엔-채널 금속 산화막 반도체 드라이버 회로 및 그 제조 방법
US7339220B2 (en) Memory device with surface-channel peripheral transistors
US7741697B2 (en) Semiconductor device structure for anti-fuse
KR100450683B1 (ko) Ｓｏｉ 기판에 형성되는 에스램 디바이스
KR19990055066A (ko) 트리플웰 구조를 갖는 반도체 메모리장치 및 그 제조방법
US6690038B1 (en) Thyristor-based device over substrate surface
JP2001118937A (ja) ラディエーション硬化半導体メモリ
US8587062B2 (en) Silicon on insulator (SOI) field effect transistors (FETs) with adjacent body contacts
US7045864B2 (en) Semiconductor integrated circuit device
WO2004017412A1 (en) Semiconductor device and method for forming
US5945715A (en) Semiconductor memory device having a memory cell region and a peripheral circuit region and method of manufacturing the same
US20050073024A1 (en) Integrated semiconductor circuit with an electrically programmable switching element
US7105900B2 (en) Reduced floating body effect static random access memory cells and methods for fabricating the same
US6806539B2 (en) Semiconductor device and its manufacturing method
JP3669070B2 (ja) 半導体装置及びその製造方法
KR20050024099A (ko) 에스램 소자의 제조방법 및 그에 의해 제조된 에스램 소자
KR100200701B1 (ko) 박막 트랜지스터 및 그 제조방법
KR20010108825A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee