JP3669070B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3669070B2 JP3669070B2 JP23231696A JP23231696A JP3669070B2 JP 3669070 B2 JP3669070 B2 JP 3669070B2 JP 23231696 A JP23231696 A JP 23231696A JP 23231696 A JP23231696 A JP 23231696A JP 3669070 B2 JP3669070 B2 JP 3669070B2
- Authority
- JP
- Japan
- Prior art keywords
- well
- junction
- impurity diffusion
- diffusion region
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、MIS(Metal Insulator Semiconductor) 型半導体装置及びその製造方法に係わり、特にメモリのワード線等、薄いゲート絶縁膜を介して半導体基板と絶縁されたままエッチング加工されるのゲート引出配線層について、その帯電防止技術に関する。
【0002】
【従来の技術】
MOS(Metal Oxide Semiconductor) LSIにおいては、近年の高速化・高集積化の流れのなかで、MOSトランジスタの単位チャネル面積あたりの電流駆動能力を上げる必要があり、その手段の一つとして、ゲート酸化膜の薄膜化が進んでいる。
【0003】
一方、微細素子形成のための製造プロセスでは、加工精度向上や低温化が必須である。このため、成膜,エッチング加工,レジスト除去などといった各工程で、プラズマを用いた各種装置(例えば、CVD(Cemical Vapor Deposition)装置,スパッタ装置,ドライエッチング装置,アッシング装置など)が多用されている。
したがって、ゲート電極層、及びその上に層間絶縁層を介して積層されたゲート引出配線層が、その加工時に、また更に上層側の層間絶縁層の成膜やコンタクトホール形成時に、プラズマ中で帯電することとなる。
【0004】
一般のMOS LSIにおいて、ゲート電極層やゲート引出配線層は、その成膜時に何らかのかたちで半導体基板に形成された不純物拡散領域(代表的なものでは、例えばMOSトランジスタのソース/ドレイン領域)に接続されることも多い。
【0005】
【発明が解決しようとする課題】
これに対し、従来のMIS型半導体装置において、例えばMOSメモリアレイの各ワード線といった特定の配線では、半導体基板と絶縁されたまま成膜され加工される場合がある。
図5は、この従来のMIS型半導体装置の一例として、フラッシュEEPROM(Flash Electrically Erasable and Programmable ROM)のワード線のメモリアレイからの引出部を示す要部断面図である。
【0006】
図中、符号8は半導体基板、10はメモリアレイ用のpウェル、12は周辺回路用のpウェル、14は周辺回路用のnウェル、16は素子分離用の絶縁膜、18はゲート絶縁膜、20はフローティングゲート、22は中間絶縁膜、24はコントロールゲート、26は第1層間絶縁層、26a,26cはコンタクト孔、WL01はワード線、30は第2層間絶縁層、30a,30bはコンタクト孔、40は周辺回路側の上部配線層、MBL0,MBL1 はビット線を示す。
【0007】
図示のように、従来のフラッシュEEPOMでは、複数のメモリトランジスタを、ポリシリコン膜等で構成された共通な一本のゲート電極層(例えば、コントロールゲート24)で相互接続させている。したがって、そのゲート電極層の配線抵抗を下げる必要があることから、いわゆる裏打ちとして、ゲート電極層上に層間絶縁層を介して第1アルミニウム層(1AL)等で構成されたゲート引出配線層(ワード線WL01)を配線させ、これをコンタクト孔26a等を介してゲート電極層に適宜接続させながら、その配線抵抗の低減が図られている。
【0008】
この場合、ゲート引出配線層としてのワード線WL01は、その後では更に上層側の第2アルミニウム層(2AL)等で構成される上部配線層40を介して半導体基板8に接続されるものの、このワード線WL01の加工時には、半導体基板8に対し絶縁された状態である。
したがって、ゲート絶縁膜18が薄膜化するのに伴い、上記したゲート電極層20,24やゲート引出配線層(ワード線WL01)の加工時の帯電により、薄いゲート絶縁膜18に電界が集中し、その絶縁特性が劣下し、ひどい場合では絶縁破壊を起こすといったことが大きな問題となってきた。
【0009】
とくに、ゲート引出配線層(ワード線WL01)の加工時では、その膜厚が比較的に厚いためプラズマに曝されている時間が長く、また面積も広く、更にRIE法といったイオンを高速で配線層表面に衝突させる加工法が常用されていることから帯電量も多い。
しかも、更なるゲート酸化膜18の薄膜化により、その絶縁耐圧が低下傾向にあり、このためゲート引出配線層の加工時における有効な帯電防止法が強く望まれていた。
【0010】
本発明は、このような実情に鑑みてなされ、帯電量が多いゲート引出配線層の加工時において、ゲート絶縁膜が絶縁破壊されることを効果的に防止できる構造の半導体装置及びその製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
上述した従来技術の問題点を解決し、上記目的を達成するために、本発明の半導体装置では、ゲート引出配線層を、これと絶縁させる必要がない他のウェル(第2のウェル)に予め形成された放電用pn接合を介して基板と接続させ、その加工時に発生する電荷を、この放電用pn接合を介して基板側に逃がすことができる構造とした。
【0012】
すなわち、本発明の半導体装置は、半導体基板に形成されている第1および第2のウェルと、前記第1のウェル上にゲート絶縁膜を介して形成され、前記第1のウェルに対し絶縁されているゲート電極層と、前記ゲート電極層上に層間絶縁層を介して配線され、当該層間絶縁層に形成されている第1の金属プラグを介して前記ゲート電極層に電気的に結合し、金属からなるゲート引出配線層と、を有し、前記第2のウェル内に放電用pn接合が形成され、前記放電用pn接合上の前記層間絶縁層に第2の金属プラグが形成され、前記放電用pn接合および前記第2の金属プラグを介して、前記ゲート引出配線層が前記第2のウェルに電気的に接続されていることを特徴とする。これにより、ゲート引出配線層の加工時の帯電が有効に防止され、ゲート酸化膜に電界が集中して絶縁特性が劣下し、あるいは絶縁破壊を起こすことがない。
【0013】
放電用pn接合は、第2のウェル内の素子分離領域内に設けると、特に放電用pn接合のためのスペースが不要であり、高集積化を阻害することがない。
また、放電用pn接合の一方側の不純物拡散領域を、第2のコンタクト孔周囲の基板表面側に形成された比較的に高濃度な第1の不純物拡散領域と、第1の不純物拡散領域の周囲から基板深さ方向にかけて形成された比較的に低濃度な第2の不純物拡散領域とから構成させるとよい。このように放電用pn接合を構成すると、ゲート電極層のバイアス印加時に放電用pn接合の空乏層が余り延びず、その耐圧が低下し難いことから好ましい。
さらに高耐圧化のためには、周囲の素子分離用の絶縁膜の直下に形成されたチャネルストップ用の不純物拡散領域と放電用pn接合との間に所定間隔をおいたオフセット構造にするとよい。
【0014】
第1のウェルが半導体記憶装置のメモリアレイ用ウェルである場合、放電用pn接合を設ける第2のウェルとしては、メモリアレイの周辺回路用ウェルが好適である。
【0015】
本発明の半導体装置の製造方法は、半導体基板表面側に、第1のウェル及び第2のウェルを形成し、第1のウェル上に、ゲート絶縁膜を介して第1のウェルと絶縁させてゲート電極層を形成し、ゲート電極層上に層間絶縁層を成膜し、この層間絶縁層に第1のコンタクト孔を形成した後、当該第1のコンタクト孔を介して前記ゲート電極層に電気的に接続させながらゲート引出配線層を形成する半導体装置の製造方法であって、前記ゲート引出配線層の形成に先立って、前記第2のウェル表面側に放電用pn接合を形成した後、放電用pn接合上の前記層間絶縁層に第2のコンタクト孔を形成し、前記第2のコンタクト孔に金属プラグを形成し、続くゲート引出配線層の成膜の際に、金属からなる当該ゲート引出配線層を、放電用pn接合および前記金属プラグを介して第2のウェルに電気的に接続させることを特徴とする。
【0016】
放電用pn接合が素子分離領域内に形成される場合、その好ましい形成法としては、素子分離用の絶縁膜に周囲を囲まれた半導体基板の表面側部分に、当該素子分離用の絶縁膜をマスクとして、まず、比較的に低濃度な第2の不純物拡散領域を形成し、その後、前記第2のコンタクト孔を形成した後に、当該第2のコンタクト孔を介して、第2の不純物拡散領域内の基板表面側に比較的に高濃度な第1の不純物拡散領域を形成するとよい。
この形成法によれば、放電用pn接合のためにフォトマスクを用意する必要がなく、素子分離用の絶縁膜及び第2のコンタクト孔に対し、放電用pn接合を自己整合的に形成でき、絶縁耐圧等の特性を均一化できる。
【0017】
【発明の実施の形態】
本発明は、例えばSRAM,DRAM,各種ROM,論理LSIなど殆どのMOS型半導体装置に適用され得る。pMOSかnMOSかを問わず、またCMOSにも適用される。
以下、本発明の半導体装置及びその製造方法を、フラッシュEEPROMに適用した場合を例として、図面を参照しながら詳細に説明する。
【0018】
図1は、DINOR(DIvided bit line NOR)型のフラッシュEEPROMのメモリアレイを中心とした概略構成図である。
このフラッシュEEPROMは、ビット線が主ビット線と副ビット線とに階層化され内部が選択ゲートにより分割された、いわゆるDINOR型のメモリアレイ2と、ローデコーダ4と、カラムデコーダ6とを有している。
【0019】
図1において、符号STは選択トランジスタ、SG0,SG1,…は選択ゲート線、WL00〜WL31はワード線、MBL0,MBL1,…は主ビット線、SBLは副ビット線、SLはソース線を示す。
このメモリアレイ2では、図示のように、各メモリセルを構成するメモリトランジスタが複数個(ここでは、32個)接続された副ビット線SBLを、それぞれ選択トランジスタSTを介して主ビット線MBLに並列に接続させている。また、32個のメモリトランジスタを1ブロックとして、メモリトランジスタを1本の主ビット線MBLの左右にブッロク単位で配置させ、左右一対のメモリトランジスタごとにワード線WL00〜WL31を接続させている。
【0020】
そして、主ビット線MBLの配線方向に、左右2ブッロクのメモリトランジスタが繰り返し配置されている。
また、同様にしてメモリトランジスタが接続された主ビット線MBLを、行方向に繰り返し配置し、メモリアレイ全体が構成されいてる。
【0021】
一方、ローデコーダ4内では、主ビット線MBLの配線方向に接続された各ブロック間で、ワード線WL00〜WL31ごとの相互接続がなされている。
【0022】
このように構成されたメモリアレイ2では、ワード線WL00〜WL31と選択ゲート線SG0,SG1,…との組み合わせで、ローデコーダ4により単一のワード線を選択することができる。そして、主ビット線MBLが選択されながら、特定メモリセルにデータが書き込まれ、或いは記憶データが読み出される。
【0023】
図2は、図1のII−II線で示すワード線の配線方向に沿った概略断面図である。
図中、符号8は、単結晶シリコン等の半導体基板を示し、この半導体基板8の表面側には、メモリアレイ用のpウェル10と、周辺回路(ここでは、ローデコーダ4)用のpウェル12とが形成されている。また、周辺回路用のpウェル12表面側には、nウェル14が形成されている。この図示例は、メモリトランジスタがnチャネル型、周辺回路側のトランジスタがpチャネル型である場合である。ウェル構造は、図示のものに限定されず、導電型を全て逆にしてもよいし、メモリアレイ側と周辺回路側とのトランジスタのチャネル型が同じ場合では、nウエル14を省略することも可能である。
メモリアレイ用のpウェル10および周辺回路用のnウェル14表面は、素子分離用の絶縁膜(例えば、LOCOS16)が選択的に形成され、これにより半導体基板8の表面が、LOCOS16等による素子分離領域と、トランジスタ等が形成される能動領域とに区分されている。
【0024】
メモリアレイ用のpウェル10において、LOCOS16が形成されていない各能動領域には、それぞれフローティングゲート構造のメモリトランジスタが多数、配置されている。
すなわち、LOCOS16に挟まれたpウェル10表面には、ゲート絶縁膜18を介してフローティングゲート20が複数個、分離形成されている。各フローティングゲート20は、例えばポリシリコン膜と高融点金属膜とを積層させてなる第1ポリサイド層(1PC)から構成されている。
また、各フローティングゲート20表面は、例えば酸化シリコン膜,ONO(Oxide Nitride Oxide) 膜などから構成される中間絶縁膜22で覆われており、その上に、各トランジスタ間を相互接続する共通な1本のコントロールゲート24が形成されている。このコントロールゲート24は、上記1PCと同様な材質の第2ポリサイド層(2PC)から構成され、図2に示すように、メモリアレイ2内を行方向に細長く配線されている。
【0025】
このように構成されたメモリトランジスタ上には、第1層間絶縁層26を介して、ワード線WL01が配線されている。
このワード線WL01は、下層側のゲート電極層(フローティングゲート20およびコントロールゲート24)の裏打ちとして、例えば第1アルミニウム層(1AL)から構成されている。
すなわち、図1にも示すように、コントロールゲート24に沿ってワード線WL01が配線され、両者は第1層間絶縁層26に開口された第1のコンタクト孔26aを介して接続されている。このコンタクト孔26aは、第1アルミニウム・コンタクト(1AC)と称し、ここでは、タングステン(W)等からなる金属プラグが埋め込まれている。また、本発明では、ワード線WL01をゲート引出配線層と称している。
【0026】
本発明では、このゲート引出配線層(ワード線WL01)が、周辺回路用のnウェル14と電気的に接続されている。図1において更に詳しくいうと、周辺回路用のnウェル14内では、能動領域以外に、LOCOS16が形成されていない部分が素子分離領域内に島状に形成されている。そして、その周囲をLOCOS16に囲まれたnウェル14の表面側には、p型の不純物拡散領域28が設けられ、これによりpn接合(本発明では、放電用pn接合という)が形成されている。また、放電用pn接合上方にワード線WL01が延設され、両者が第1層間絶縁層26に開口された第2のコンタクト孔26bを介して接続されている。第2のコンタクト孔26bも、1ACと同様にタングステン(W)等からなる金属プラグが埋め込まれている。
【0027】
本発明では、放電用pn接合およびその周辺構造に種々の変形が考えられる。たとえば、図3に示すように、不純物拡散領域28を、第2のコンタクト孔26bの下端周囲に形成された第1の不純物拡散領域28aと、第1の不純物拡散領域28a周囲から基板奥側に一回り大きく形成された第2の不純物拡散領域28bとから構成させるとよい。このように放電用pn接合を構成すると、ゲート電極層(例えば、コントロールゲート24)のバイアス印加時に放電用pn接合の空乏層が余り延びず、その耐圧を高くできるといった利点がある。
【0028】
さらに高耐圧化のためには、図4に示すように、LOCOS16直下に導入されているチャネルストップ用の不純物拡散領域16aと放電用pn接合との距離を、ある程度離したオフセット構造にするとよい。
【0029】
このように周辺回路用のnウェル14と電気的に接続されたワード線WL01上には、図2に示すように、第2層間絶縁層30を介して、メモリアレイ2側に主ビット線MBL0,MBL1,…が、周辺回路側に上部配線層40が各々形成されている。これら主ビット線MBL0,MBL1,…や上部配線層40は、例えば第2アルミニウム層(2AL)で構成されている。
【0030】
前記ゲート引出配線層(ワード線WL01)は、周辺回路側に設けられている上部配線層40を介して、周辺回路用のnウェル14と電気的に接続されている。すなわち、ワード線WL01は、第2層間絶縁層30のコンタクト孔30a,上部配線層40,他のコンタクト孔30b,下部配線層42,第1層間絶縁層26のコンタクト孔26cを経て、周辺回路用のnウェル14に形成されたMOSトランジスタ44の一方側の不純物拡散領域44a(ソース領域又はドレイン領域)に接続されている。
【0031】
主ビット線MBL0,MBL1,…や上部配線層40上は、特に図示しないが、保護膜で覆われ、この保護膜の電極パッド箇所が開口されている。
【0032】
つぎに、本発明の半導体装置の製造方法について、上記した構成のフラッシュEEPROMを例として説明する。
まず、シリコンウェーハ等の半導体基板8を準備し、その表面側で、メモリアレイ2と周辺回路(例えば、ローデコーダ4)とに、pウェル10,12を、例えばイオン注入法により形成する。また、同様な方法で、周辺回路側のpウェル12の表面側には、nウェル14を形成する。
【0033】
つぎに、LOCOS16の選択的な形成を常法に従って行う。LOCOS16を形成するためには、たとえば、パッド用酸化膜と窒化シリコンなどで構成される酸化阻止膜とをこの順で積層し、酸化阻止膜について所定のパターンニングを施した後、チャネルストッパ用のイオン注入,LOCOS用の熱酸化を行う。これにより、LOCOS16と、その下にチャネルストップ用の不純物拡散領域16aとが形成される。
酸化阻止膜を除去後、熱酸化を施すと、LOCOS16に挟まれたウェル表面に、ゲート絶縁膜18が成膜される。
【0034】
つぎに、メモリアレイ2側にメモリトランジスタを形成する。
具体的には、第1ポリサイド層(1PC)を成膜し、これを導電化した後にエッチング加工してフローティングゲート20を形成する。フローティングゲート20上に、例えばONO膜等の中間絶縁膜22を成膜後、第2ポリサイド層(2PC)を成膜し、その導電化後に、2PCおよび中間絶縁膜22をエッチング加工してコントロールゲート24を形成する。
このメモリトランジスタと同時に、周辺回路側のMOSトランジスタ44のゲート電極が形成される。
【0035】
メモリトランジスタおよび周辺回路側のMOSトランジスタ44について、そのゲート電極をマスクとして、不純物拡散領域(ソース/ドレイン領域)を形成する。これにより、図2では、MOSトランジスタ44の不純物拡散領域44aが形成される。なお、メモリトランジスタに関しては、特に図示していないが、不純物拡散領域が図2の手前及び奥側に形成される。
【0036】
つぎに、全面に第1層間絶縁層26を成膜し、これにコンタクト孔26a,26b,26cを開口する。
本発明では、第2のコンタクト孔26bの下端に接する半導体基板8の表面側に、放電用pn接合の一方の不純物拡散領域28を形成するが、これは、上記した不純物拡散領域(44a等)と同時に、或いは第1層間絶縁層26の成膜前にイオン注入法等で形成してもよく、また、このコンタクト孔26b開口後に、コンタクト孔26bを介して熱拡散法等により形成することもできる。
【0037】
また、図3,4のように、不純物拡散領域28を濃度を変えて2つの不純物拡散領域28a,28bで構成させる場合にあっては、LOCOS16で覆われいていないnウェル14表面のほぼ全面に第2の不純物領域28bを、例えばソース/ドレイン領域のLDD(Lightly Doped Drain) 領域と同時にイオン注入法等により形成しておき、このコンタクト孔26b開口後に、第1の不純物拡散領域28aを、コンタクト孔26bを介して熱拡散法等により形成することもできる。
【0038】
第1層間絶縁層26に開口したコンタクト孔26a,26b,26cに、W等の金属を埋め込んで、プラグを形成する。この金属プラグを介して、下層側のコントロールゲート24,不純物拡散領域28,44aに適宜接続しながら、ゲート引出配線層(ワード線WL01)や下部配線層42等を、通常のフォトリソグラフィ加工技術を用いて形成する。そして、第2層間絶縁層30を成膜し、コンタクト孔30a,30b等を開口し、これに金属プラグを埋め込んだ後、主ビット線MBL0,MBL1,…や上部配線層40を、通常のフォトリソグラフィ加工技術を用いて形成する。その後は、所定の保護膜を成膜し、そのパッド窓開け工程等を経て、本フラッシュEEPROMが完成する。
【0039】
最後に、このフラッシュEEPROMにおける、本発明の作用及び効果について説明する。
前記ゲート引出配線層(ワード線WL01)のエッチング加工においては、切り立った断面が得られ微細加工ができる等の理由から、通常、反応性RIE(Reactive Ion Etching)等の異方性ドライエッチングが用いられる。従って、エッチング中はプラズマに常時さらされており、また、特にRIEではイオンを金属膜に高速で衝突させるため、ゲート引出配線層がチャージを受け取り帯電しやすい。
本発明では、図2に示すように、上記した放電用pn接合が設けられ、それがエッチング加工時に、加工対象である第1アルミニウム層(1AL)等の金属膜と接続されているため、この放電用pn接合を介して金属膜が受け取ったチャージが基板側に放電される。
【0040】
本発明は、上記実施形態に限定されず、種々の変形が可能である。
たとえば、上記pn接合の向き、配置場所に限定はない。すなわち、上記説明では、RIE等のドライエッチングにおいては、通常、ゲート引出配線層(ワード線WL01)となる金属膜は正に帯電され易いことから、基板表面側にp型の不純物拡散領域28を設け、正電荷が基板側に逃げやすい構成の放電用pn接合を例示した。しかし、金属膜が負に帯電されやすい場合等にあっては、放電用pn接合の向きを上記説明とは逆にしてもよい。
この場合、例えば、前記不純物拡散領域28の導電型をn型とし、これをpウェル12の表面に形成することができる。
また、上記説明では放電用pn接合を素子分離領域内に設けることとしたが、これに限らず、例えばMOSトランジスタ44等との電気的な干渉がなければ、能動領域に放電用pn接合を形成してもよい。
【0041】
また、コントロールゲート24のバイアス条件との関係で、放電用pn接合の存在によりメモリトランジスタの正常動作が妨げられるような場合にあっては、逆耐圧を低めに設定した放電用pn接合を上記説明とは逆方向に設け、pn接合の逆方向から放電を行なってもよい。さらに、放電用pn接合を、互いに逆向きとなる2つのpn接合から構成させても構わない。
【0042】
【発明の効果】
以上説明してきたように、本発明に係る半導体装置及びその製造方法によれば、帯電量が多いゲート引出配線層の加工時において、ゲート絶縁膜が絶縁破壊されることを効果的に防止できる構造の半導体装置及びその製造方法を提供することができる。
これより、ゲート絶縁膜を薄膜化してMISトランジスタの駆動能力向上が図れる。従って、本発明は、MIS型半導体装置の一層の高集積化・高速化に寄与する。
【図面の簡単な説明】
【図1】本発明の実施形態に係わるフラッシュEEPROMについて、メモリアレイを中心とした構成および使用配線層を概略的に示す図である。
【図2】図1に示すII−II線に沿ったフラッシュEEPROMの概略断面図である。
【図3】本発明の要部である放電用pn接合の他の構成例として、その周囲を拡大して示す要部断面図である。
【図4】図3の変形例を示す同要部断面図である。
【図5】従来のフラッシュEEPROMの概略断面図である。
【符号の説明】
2…メモリアレイ、4…ローデコーダ、6…カラムデコーダ、8…半導体基板、10…メモリアレイ用のpウェル(第1のウェル)、12…周辺回路用のpウェル(第2のウェル)、14…周辺回路用のnウェル(第2のウェル)、16…LOCOS(素子分離用の絶縁膜)、16a…チャネルストップ用の不純物拡散領域、18…ゲート絶縁膜、20…フローティングゲート、22…中間絶縁膜、24…コントロールゲート、26…第1層間絶縁層(層間絶縁層)、26a,26b,26c…第1層間絶縁層のコンタクト孔(26a…第1のコンタクト孔,26b…第2のコンタクト孔)、28…放電用pn接合の一方の不純物拡散領域、28a…第1の不純物拡散領域、28b…第2の不純物拡散領域、30…第2層間絶縁層、30a,30b…第2層間絶縁層のコンタクト孔、40…上部配線層、42…下部配線層、44…周辺回路用のMOSトランジスタ、44a…周辺回路用MOSトランジスタの一方の不純物拡散領域、1AL…第1アルミニュウム、2AL…第2アルミニュウム、1PC…第1ポリサイド、2PC…第2ポリサイド、3PC…第3ポリサイド、1AC…第1アルミニュウム・コンタクト、2AC…第2アルミニュウム・コンタクト、3BC…第3ポリサイドの不純物拡散領域へのコンタクト、MBL0 等…主ビット線、SBL…副ビット線、SG0 等…選択ゲート線、SL…ソース線、ST…選択トランジスタ、WL01等…ワード線。
Claims (9)
- 半導体基板に形成されている第1および第2のウェルと、
前記第1のウェル上にゲート絶縁膜を介して形成され、前記第1のウェルに対し絶縁されているゲート電極層と、
前記ゲート電極層上に層間絶縁層を介して配線され、当該層間絶縁層に形成されている第1の金属プラグを介して前記ゲート電極層に電気的に結合し、金属からなるゲート引出配線層と、を有し、
前記第2のウェル内に放電用pn接合が形成され、
前記放電用pn接合上の前記層間絶縁層に第2の金属プラグが形成され、
前記放電用pn接合および前記第2の金属プラグを介して、前記ゲート引出配線層が前記第2のウェルに電気的に接続されている
半導体装置。 - 前記放電用pn接合の一方の不純物拡散領域は、
前記第2のコンタクト孔周囲の基板表面側に形成された高濃度な第1の不純物拡散領域と、
第1の不純物拡散領域の周囲から基板深さ方向にかけて形成された低濃度な第2の不純物拡散領域と、から構成されている
請求項1に記載の半導体装置。 - 前記放電用pn接合は、前記第2のウェルの素子分離領域内で、周囲を素子分離用の絶縁膜に囲まれて形成されている
請求項1に記載の半導体装置。 - 前記放電用pn接合の一方の不純物拡散領域は、
前記素子分離用の絶縁膜に周囲を囲まれた半導体基板部分の表面側中央付近で、前記第2のコンタクト孔周囲に形成された高濃度な第1の不純物拡散領域と、第1の不純物拡散領域の周囲から基板深さ方向にかけて形成された低濃度な第2の不純物拡散領域と、から構成されている
請求項3に記載の半導体装置。 - 前記素子分離用の絶縁膜の直下には、チャネルストップ用の不純物拡散領域が、前記pn接合と所定間隔をおいて形成されている
請求項4に記載の半導体装置。 - 前記第1のウェルは、半導体記憶装置のメモリアレイ用ウェルであり、
前記第2のウェルは、メモリアレイの周辺回路用ウェルである
請求項1に記載の半導体装置。 - 半導体基板表面側に、第1のウェル及び第2のウェルを形成し、
第1のウェル上に、ゲート絶縁膜を介して第1のウェルと絶縁させてゲート電極層を形成し、
ゲート電極層上に層間絶縁層を成膜し、この層間絶縁層に第1のコンタクト孔を形成した後、当該第1のコンタクト孔を介して前記ゲート電極層に電気的に接続させながらゲート引出配線層を形成する半導体装置の製造方法であって、
前記ゲート引出配線層の形成に先立って、前記第2のウェル表面側に放電用pn接合を形成した後、
放電用pn接合上の前記層間絶縁層に第2のコンタクト孔を形成し、
前記第2のコンタクト孔に金属プラグを形成し、
続くゲート引出配線層の成膜の際に、金属からなる当該ゲート引出配線層を、放電用pn接合および前記金属プラグを介して第2のウェルに電気的に接続させる
半導体装置の製造方法。 - 前記pn接合の形成に際しては、
素子分離用の絶縁膜に周囲を囲まれた半導体基板部分に、当該素子分離用の絶縁膜をマスクとして、まず、低濃度な第2の不純物拡散領域を形成し、
その後、前記第2のコンタクト孔を形成した後に、当該第2のコンタクト孔を介して、第2の不純物拡散領域内の基板表面側に高濃度な第1の不純物拡散領域を形成する
請求項7に記載の半導体装置の製造方法。 - 前記第1のウェルは、半導体記憶装置のメモリアレイ用ウェルであり、
前記第2のウェルは、メモリアレイの周辺回路用ウェルである
請求項7に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23231696A JP3669070B2 (ja) | 1996-09-02 | 1996-09-02 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23231696A JP3669070B2 (ja) | 1996-09-02 | 1996-09-02 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1079494A JPH1079494A (ja) | 1998-03-24 |
JP3669070B2 true JP3669070B2 (ja) | 2005-07-06 |
Family
ID=16937300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23231696A Expired - Fee Related JP3669070B2 (ja) | 1996-09-02 | 1996-09-02 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3669070B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3853981B2 (ja) | 1998-07-02 | 2006-12-06 | 株式会社東芝 | 半導体記憶装置の製造方法 |
JP4634973B2 (ja) * | 2006-06-26 | 2011-02-16 | 株式会社東芝 | 半導体記憶装置 |
-
1996
- 1996-09-02 JP JP23231696A patent/JP3669070B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1079494A (ja) | 1998-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6413821B1 (en) | Method of fabricating semiconductor device including nonvolatile memory and peripheral circuit | |
US6433384B1 (en) | Semiconductor memory device having sources connected to source lines | |
US6569742B1 (en) | Method of manufacturing semiconductor integrated circuit device having silicide layers | |
KR100579365B1 (ko) | 메모리 어레이 및 지지 트랜지스터의 형성 방법, 및 이중일함수 지지 트랜지스터 및 매립형 dram 어레이를포함하는 반도체 장치 | |
US5188976A (en) | Manufacturing method of non-volatile semiconductor memory device | |
US6211003B1 (en) | Semiconductor integrated circuit device and process for manufacturing the same | |
US7005328B2 (en) | Non-volatile memory device | |
US6518124B1 (en) | Method of fabricating semiconductor device | |
KR100723993B1 (ko) | 반도체 메모리 장치와 그 제조 방법 | |
US20070241412A1 (en) | Borderless contact structures | |
US5300804A (en) | Mask ROM device having highly integrated memory cell structure | |
US8878306B2 (en) | Semiconductor device | |
US20170330889A1 (en) | Semiconductor structure including a plurality of pairs of nonvolatile memory cells and an edge cell and method for the formation thereof | |
US6787419B2 (en) | Method of forming an embedded memory including forming three silicon or polysilicon layers | |
US7808035B2 (en) | Semiconductor memory and semiconductor device with nitride memory elements | |
US10651177B1 (en) | Semiconductor device and method of forming the same | |
KR970011054B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
US6104059A (en) | Non-volatile memory having a silicide film on memory control gates and peripheral circuit transistor gates | |
US6787857B2 (en) | Contact structure a semiconductor device and manufacturing method thereof | |
US5506159A (en) | Method for manufacturing a semiconductor memory device | |
US7432199B2 (en) | Method of fabricating semiconductor device having reduced contact resistance | |
KR100561552B1 (ko) | 반도체 장치의 제조방법 | |
JP4266089B2 (ja) | 半導体記憶装置の製造方法 | |
JP4309070B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP3669070B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050404 |
|
LAPS | Cancellation because of no payment of annual fees |