KR20010085747A

KR20010085747A - 휘도 신호 진폭 제어용 회로

Info

Publication number: KR20010085747A
Application number: KR1020017002699A
Authority: KR
Inventors: 시아오닝 니에; 디르크 벤델; 마이크 브레트
Original assignee: 추후보충; 마이크로나스 무니크 게엠베하
Priority date: 1998-09-01
Filing date: 1999-09-01
Publication date: 2001-09-07
Also published as: JP2002524928A; DE59903675D1; EP1110379A1; EP1110379B1; CN1323488A; US6762800B1; WO2000013405A1; KR100580424B1

Abstract

본 발명의 회로는, 스크린 상의 이미지가 너무 밝은지 여부와, 소정의 피크값보다 큰 휘도를 갖는 픽셀이 특정 수 이상 존재하는 지 여부와, 이 상태가 하나의 화면 내의 소정의 라인 수 이상에서, 그리고 연속하는 소정의 화면 수 이상에서 나타나는 지 여부를 고려한 것이다.

Description

휘도 신호 진폭 제어용 회로{CIRCUIT FOR CONTROLLING LUMINANCE SIGNAL AMPLITUDE}

본 발명은 비디오 시스템에 적용하기 위한 휘도 신호 진폭 제어 회로에 관한 것이다.

비디오 및 텔레비전 시스템은 일반적으로, 화면의 가장 밝은 위치에 따라 평균적인 전체 밝기를 제어하는 자동 휘도 제어(밝기 제어) 장치를 구비하고 있다. 이러한 장치를 구비하는 주 목적은 수상관을 보호하는 것인데, 빔 전류가 이로 인해 제한되기 때문이다.

예를 들어 주 화면 상에 작은 부 화면을 겹쳐놓음으로써 하나의 텔레비전 스크린 상에 두 개의 화면을 동시에 디스플레이하는 PIP(picture-in-picture) 시스템에서, 실질적으로 불필요하게 너무 밝은 부 화면으로 인해 주 화면의 전반적인 밝기가 감소되는 문제점이 나타날 수도 있다. 화면은 부 화면의 밝기에 대해 적절하게 조정되지만, 이 조정으로 인해 주 화면이 너무 어둡게 된다.

본 발명은, 화면의 밝기를 제어할 수 있는 수단에 의해 비디오 시스템의 휘도 신호 진폭을 제어하기 위한 간단한 회로를 제공하는 것을 목적으로 한다. 특히, PIP 시스템의 경우, 주 화면 상에 중첩되는 부 화면의 밝기와는 독립적으로 이에 영향을 받지 않고 주 화면의 밝기를 제어할 수 있는 회로가 요구된다. 이러한목적은 청구항 1의 특징을 갖는 회로에 의해 달성된다.

본 발명의 회로는, 연속하는 화면에서 규정된 휘도 임계치를 초과하거나 혹은 상기 임계치 미만인 픽셀의 수에 따라 화면의 휘도를 결정하기 위한 제1 디바이스와, 상기 제1 디바이스에서 결정된 화면 휘도에서 시작해서 특정화된 휘도 임계치에 거의 도달할 때까지, 표시되고 있는 화면의 휘도 신호 진폭을 증가시키거나 감소시키기 위한 제2 디바이스를 포함하는 것을 특징으로 한다.

이를 위해, 본 발명의 회로는,

-하나의 라인 내에서 소정의 휘도 임계치를 초과하는 픽셀을 카운트하기 위한 제1 카운터,

-하나의 화면 내에서 제1 카운터의 상태가 소정의 픽셀 수 임계치를 초과하는 라인을 카운트하기 위한 제2 카운터, 및

-제2 카운터의 상태가 라인 수 임계치를 초과하는 화면을 카운트하기 위한 제3 카운터를 포함하는 것이 바람직하다.

전술한 제2 디바이스는 그 후, 제3 카운터가 화면 수 임계치를 초과하거나 혹은 화면 수 임계치 아래로 떨어질 경우 휘도 신호 진폭을 증가 혹은 감소시키는 데에 사용된다.

본 발명은 특히, 소정의 픽셀 수 이상이 특정 피크값보다 큰 휘도를 가지며, 이 상태가 하나의 화면 내의 소정의 라인 수 이상에서, 그리고 연속하는 소정의 화면 수 이상에서 나타날 경우, 스크린 상에 나타난 화면이 너무 밝게 보여진다는 것, 즉 관찰자가 이 화면을 너무 밝은 것으로 인식한다는 것에 근거한 것이다.

본 발명은, 회로가 디지털 형태와 (디지털) PIP 서브어셈블리의 일부로서 수행될 수 있다는 특별한 이점을 갖는다. 따라서, 본 발명에 의해 요구되는 부가적인 비용은 매우 작게 된다.

다른 청구항들은 본 발명의 다른 새로운 이점을 포함하고 있다.

따라서, 제1 디바이스는 픽셀의 휘도를 휘도 임계치와 비교하기 위한 비교기를 구비하며 제1 비교기는 제1 카운터로서 동작한다.

또한, 제1 디바이스는 제1 카운터의 카운터 상태를 픽셀 수 임계치와 비교하기 위한 제2 비교기를 가지며, 제2 비교기는 제2 카운터로서 동작한다.

또한, 제1 디바이스는 제2 카운터의 카운터 상태를 라인 수 임계치와 비교하기 위한 제3 비교기를 가지며, 제2 카운터의 상태가 라인 수 임계치를 초과할 경우 1만큼 증가하고 상기 제2 카운터의 상태가 이 임계치 아래로 될 경우 1만큼 감소하는 방식으로 제3 비교기는 제3 카운터로서 동작한다.

제2 디바이스는, 제3 카운터의 카운터 상태가 제1 한계값 FLDO를 초과하거나 혹은 제2 한계값 FLDU 이하로 될 경우 증가되거나 혹은 감소되는 휘도를 생성하기 위한 유닛과 제4 비교기를 포함하는 것이 바람직하다. 특히, 제1 한계값 FLDO는 +2값을 가질 수 있으며, 제2 한계값 FLDU는 네거티브일 수 있다.

휘도 임계치 및 처음의 두개의 한계값 FLDO 및 FLDU는 최적으로 TV 시스템을 채택할 수 있도록 버스를 통해 설정되는 것이 바람직하다.

본 발명의 다른 상세한 사항, 특징 및 이점은 도면을 참조하여 이하의 바람직한 실시예로부터 명백해질 것이다.

도 1은 본 발명의 이러한 바람직한 실시예의 개략 블록도이다.

이 회로는 가산기(10)를 포함하는데, 이 가산기(10)의 제1 입력에서는 이미지 픽셀 Y_IN의 휘도 신호를 수신하고 반전된 제2 입력에서는 증가 휘도 Y_INKR을 수신한다.

가산기의 출력은 제1 비교기(11)에 연결되어서, 픽셀의 휘도를 휘도 임계치(7비트 피크값)와 비교하는데, 이 휘도 임계치는 버스(I²C 버스, 도시하지 않음)를 통해 설정될 수 있다. 또한, 클럭 펄스 신호 CLKLMC가 제1 비교기(11)에 인가되는데, 이는 입력 신호 Y_IN과 매칭된다.

제1 비교기(11)의 출력은 제1 카운터(12)에 연결된다. 비교기는, 픽셀의 휘도가 휘도 임계치를 초과하는 경우 카운터 상태를 1씩 증가시킨다.

제1 카운터(12)의 상태는 제2 비교기(13)에 의해 평가되는데, 제1 카운터(12)의 상태가 픽셀 수 임계치를 초과할 경우, 즉 휘도 임계치를 초과하는 휘도를 갖는 픽셀이 하나의 라인에 64개 이상 존재할 경우 제2 비교기(13)는 후속하는 제2 카운터(14)의 상태를 1씩 증가시킨다.

제1 카운터(12) 및 제2 비교기(13)는 각 활성 라인의 단부에서의 신호 LINE1에 의해 리셋되거나 구성된다.

따라서, 제2 카운터(14)의 상태는, 휘도 임계치를 초과하는 휘도를 갖는 픽셀을 64개 이상 갖는, 화면의 라인 수를 나타낸다. 이 라인수는 제3 비교기(15)에 의해 평가되며, 이 제3 비교기(15)는, 라인수가 값 16(라인수 임계치)을 초과할 경우 후속하는 제3(화면) 카운터(16)를 1만큼 증가시키고, 라인수가 라인수 임계치 미만일 경우 이 카운터(16)를 1만큼 감소시킨다. 최종적으로, 제4 비교기(17)는 이 수가 제1 한계값 FLDO(제1 기준)보다 큰지 혹은 제2 한계값 FLDU(제2 기준)보다 작은 지를 판단한다. 여기서 제1 한계값 FLDO는 일반적으로 제2 한계값 FLDU와 다르다. 한계값 FLDO는 버스(I₂C 버스)를 통해 설정될 수 있다.

제3 카운터(16)의 상태가 제1 기준에 도달할 경우, 유닛(18)은 휘도를 증가시킨다. 반면에, 카운터 상태가 제2 기준에 도달할 경우, 휘도가 감소된다. 유닛(18)의 출력 신호는 리미터(19) 및 레지스터(20)를 통해 유닛(18)으로 피드백되며, 또한 가산기(10)의 제2 입력에도 인가된다. 리미터(19)는 휘도가 0 미만 혹은 고정된 사전설정된 값 이상으로 되는 것을 방지한다. 휘도의 증분 혹은 감분의 스텝 폭 Y_SCHRITT는 양의 정수이다.

제2 카운터(14), 제3 비교기(15), 제4 비교기(17) 및 레지스터(20)는 각 화면(혹은 인터레이싱된 동작에서 반 화면)의 단부에서 신호 VFLD에 의해 리셋 및 구성된다.

제1 카운터(12)(픽셀 카운터) 및 제2 카운터(14)(라인 카운터)는 절대값 카운터로서 동작하며, 제3 카운터(화면 또는 반 화면 카운터)는 -N에서 N-1까지 동작하는데, 여기서 N은 자연수이다.

가산기(10)에 인가되는 정정되지 않은 휘도 신호 Y_IN과, 가산기의 출력에 인가되는 정정된 휘도 신호는 스위치(21)에 인가되며 이 스위치(21)는 스위칭 신호 S에 의해 동작될 수 있다. 이 스위치에 의해, 회로는 선택적으로 션트되거나 혹은 휘도 신호 경로에 결합될 수 있다. 스위치 신호에 의해 선택된 스위치 위치에 따라, 정정되거나 혹은 정정되지 않은 휘도 신호 Y_OUT이 스위치(21)의 출력에 존재하게 된다. 이는 또한 일반적으로 알려진 바와 같이 신호 처리 단계로 진행된다.

보충하면, 선택적으로 레지스터(20)의 출력 신호는 밝기 감소 정도를 나타내는 데에 사용될 수 있다. 이에 필요한 신호 출발점은 도면에서 P로 표시된다. 이러한 출발점은 예를 들어 칼라 채도를 감소된 휘도에 적용시키는 데에 유용하다.

Claims

비디오 시스템에 적용하기 위한 휘도 신호 진폭 제어 위한 회로에 있어서,

연속하는 화면에서 규정된 휘도 임계치를 초과하거나 혹은 상기 임계치 미만인 픽셀의 수에 따라 화면의 휘도를 결정하기 위한 제1 디바이스(12, 14, 16)와,

상기 제1 디바이스에서 결정된 화면 휘도에서 시작해서 특정화된 휘도 임계치에 거의 도달할 때까지, 표시되고 있는 화면의 휘도 신호 진폭을 증가시키거나 감소시키기 위한 제2 디바이스(10, 18, 19, 20)

를 포함하는 것을 특징으로 하는 휘도 신호 진폭 제어 회로.
제1항에 있어서,

상기 제1 디바이스(12, 14, 16)는,

하나의 라인 내에서 소정의 휘도 임계치를 초과하는 픽셀을 카운트하기 위한 제1 카운터(12)와,

하나의 화면 내에서 상기 제1 카운터의 상태가 소정의 픽셀 수 임계치를 초과하는 라인을 카운트하기 위한 제2 카운터(14)와,

상기 제2 카운터의 상태가 라인 수 임계치를 초과하는 화면을 카운트하기 위한 제3 카운터(16)를 포함하고,

상기 제3 카운터(16)의 상태가 화면 수 임계치를 초과하거나 혹은 화면 수 임계치 미만일 경우 상기 제2 디바이스(10, 18, 19, 20)가 상기 휘도 신호 진폭을증가시키거나 감소시키는 것을 특징으로 하는 휘도 신호 진폭 제어 회로.
제1항 또는 제2항에 있어서,

상기 제1 디바이스는 픽셀의 휘도를 휘도 임계치와 비교하기 위한 제1 비교기(11)를 구비하며, 상기 제1 비교기는 상기 제1 카운터(12)로서 동작하는 것을 특징으로 하는 휘도 신호 진폭 제어 회로.
제1항 내지 제3항에 있어서,

상기 휘도 임계치는 버스를 통해 설정될 수 있는 것을 특징으로 하는 휘도 신호 진폭 제어 회로.
제1항 내지 제4항중 어느 한항에 있어서,

상기 제1 디바이스는 상기 제1 카운터(12)의 카운터 상태를 상기 픽셀 수 임계치와 비교하기 위한 제2 비교기(13)를 가지며, 상기 제2 비교기는 상기 제2 카운터(14)로서 동작하는 것을 특징으로 하는 휘도 신호 진폭 제어 회로.
제5항에 있어서,

상기 픽셀 수 임계치는 버스를 통해 설정될 수 있는 것을 특징으로 하는 휘도 신호 진폭 제어 회로.
제1항 내지 제6항중 어느 한 항에 있어서,

상기 제1 디바이스는 상기 제2 카운터(14)의 카운터 상태를 라인수 임계치와 비교하기 위한 제3 비교기(15)를 가지며, 상기 제3 비교기는, 상기 제2 카운터(14)의 상태가 상기 라인수 임계치를 초과할 경우 1만큼 증분되고 상기 제2 카운터의 상태가 상기 라인수 임계치 미만인 경우 1만큼 감소되도록 상기 제3 카운터(16)를 동작시키는 것을 특징으로 하는 휘도 신호 진폭 제어 회로.
제7항에 있어서,

상기 라인수 임계치는 버스를 통해 설정될 수 있는 것을 특징으로 하는 휘도 신호 진폭 제어 회로.
제1항 내지 제8항중 어느 한 항에 있어서,

상기 제2 디바이스는, 상기 제3 카운터(16)의 카운터 상태가 제1 한계값 FLDO를 초과하거나 혹은 제2 한계값 FLDU 미만으로 될 경우 증가하거나 감소된 휘도를 생성하기 위한 유닛(18) 및 제4 비교기(17)를 갖는 것을 특징으로 하는 휘도 신호 진폭 제어 회로.
제9항에 있어서,

상기 제1 한계값 FLDO 및/또는 상기 제2 한계값 FLDU는 버스를 통해 설정될 수 있는 것을 특징으로 하는 휘도 신호 진폭 제어 회로.
제9항 또는 제10항에 있어서,

증가된 휘도를 0과 양의 정수 사이의 값으로 제한하기 위해, 증가되거나 감소된 휘도를 생성하는 유닛(18)의 출력에 접속되는 리미터(limiter)(19)를 포함하는 것을 특징으로 하는 휘도 신호 진폭 제어 회로.
제1항 내지 제11항중 어느 한 항에 있어서,

상기 제2 디바이스는 가산기(10)를 구비하며, 상기 가산기(10)는 정정되지 않은 휘도 신호 Y_IN이 입력되며 정정 변수로서 증가된 휘도 Y_INKR이 입력되며, 상기 가산기(10)의 출력은 상기 제1 비교기(11)에 연결되는 것을 특징으로 하는 휘도 신호 진폭 제어 회로.
제1항 내지 제12항중 어느 한 항에 있어서,

상기 회로는 일체화된 PIP(picture-in-picture) 회로의 일부로서 수행되는 것을 특징으로 하는 휘도 신호 진폭 제어 회로.
제1항 내지 제13항중 어느 한 항에 있어서,

상기 제1 카운터(12)는 절대값 카운터인 것을 특징으로 하는 휘도 신호 진폭 제어 회로.
제1항 내지 제14항중 어느 한 항에 있어서,

상기 제2 카운터(14)는 절대값 카운터인 것을 특징으로 하는 휘도 신호 진폭 제어 회로.
제1항 내지 제15항중 어느 한 항에 있어서,

상기 제3 카운터(16)는 -N과 N-1 사이의 카운터인 것을 특징으로 하는 휘도 신호 진폭 제어 회로.