KR20010081553A - 불휘발성 강유전체 메모리 장치의 구동회로 및 그 구동방법 - Google Patents

불휘발성 강유전체 메모리 장치의 구동회로 및 그 구동방법 Download PDF

Info

Publication number
KR20010081553A
KR20010081553A KR1020000007354A KR20000007354A KR20010081553A KR 20010081553 A KR20010081553 A KR 20010081553A KR 1020000007354 A KR1020000007354 A KR 1020000007354A KR 20000007354 A KR20000007354 A KR 20000007354A KR 20010081553 A KR20010081553 A KR 20010081553A
Authority
KR
South Korea
Prior art keywords
voltage
output
low voltage
level
low
Prior art date
Application number
KR1020000007354A
Other languages
English (en)
Other versions
KR100370161B1 (ko
Inventor
강희복
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0007354A priority Critical patent/KR100370161B1/ko
Priority to US09/722,827 priority patent/US6335877B1/en
Priority to JP2001039893A priority patent/JP5034004B2/ja
Publication of KR20010081553A publication Critical patent/KR20010081553A/ko
Application granted granted Critical
Publication of KR100370161B1 publication Critical patent/KR100370161B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 전압의 비정상적인 변동에 의한 셀 데이터 파괴를 방지하는데 적당한 불휘발성 강유전체 메모리 장치의 구동회로 및 구동방법을 제공하기 위한 것으로 본 발명의 불휘발성 강유전체 메모리 장치의 구동회로는 강유전체의 잔류분극 특성을 이용한 불휘발성 강유전체 메모리 장치에 있어서, 시스템 전압의 변동을 감지하는 시스템 전압변화 감지수단과, 상기 시스템 전압이 정상전압에서 저전압으로 변화하거나 또는 저전압에서 정상전압으로 변화함에 따른 저전압 감지출력 또는 정상전압 감지출력을 발생하는 시스템 전압 감지신호 발생부와, 상기 시스템 전압 감지신호 발생부의 출력과 칩 활성화 신호를 동기시켜 메모리 셀의 동작정지 또는 동작 개시 시점을 제어하는 신호동기 및 칩 컨트롤부를 포함하여 구성되고, 본 발명의 불휘발성 강유전체 메모리 장치의 구동방법은 강유전체의 잔류분극 특성을 이용한 불휘발성 강유전체 메모리 장치의 구동방법에 있어서, 시스템 전압이 정상전압에서 저전압으로 변화하거나 저전압에서 정상전압으로 변화함에 따른 메모리셀의 동작 정지 및 동작 개시 시점을 칩 활성화 신호의 파형에 동기시키는 것을 특징으로 한다.

Description

불휘발성 강유전체 메모리 장치의 구동회로 및 그 구동방법{CIRCUIT FOR DRIVING NONVOLATILE FERROELECTRIC MEMORY DEVICE AND METHOD FOR DRIVING THE SAME}
본 발명은 반도체 메모리 장치에 관한 것으로 특히, 불휘발성 강유전체 메모리 장치의 구동회로 및 그에 따른 구동방법에 관한 것이다.
일반적으로, 불휘발성 강유전체 메모리 장치 즉, FRAM(Ferroelectric Random Access Memory)은 디램(DRAM)정도의 데이터 처리속도를 갖고, 전원의 오프(off)시에도 데이터가 보존되는 특성때문에 차세대 기억소자로 주목받고 있다.
FRAM은 DRAM과 거의 유사한 구조를 갖는 기억소자로써 커패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류분극을 이용한 것이다.
이와 같은 잔류분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.
도 1은 일반적인 강유전체의 특성인 히스테리시스 루프를 나타내었다.
도 1에 도시된 바와 같이, 전계에 의해 유기된 분극이 전계를 제거하더라도 잔류분극(또는 자발분극)의 존재로 인하여 소멸되지 않고 일정량(d,a상태)를 유지하고 있는 것을 볼 수 있다.
불휘발성 강유전체 메모리 셀은 상기 d,a상태를 각각 1,0으로 대응시켜 기억소자로 응용한 것이다.
도 2는 일반적인 불휘발성 강유전체 메모리 장치에 따른 단위 셀을 도시한 것이다.
도 2에 도시한 바와 같이, 일방향으로 비트라인(B/L)이 형성되고, 상기 비트라인과 교차하는 방향으로 워드라인(W/L)이 형성되고, 상기 워드라인에 일정한 간격을 두고 워드라인과 동일한 방향으로 플레이트 라인(P/L)이 형성되고, 게이트가 워드라인에 연결되고 소오스는 비트라인에 연결되도록 트랜지스터(T1)가 혀엉되고, 두 단자중 제 1 단자가 트랜지스터(T1)의 드레인에 연결되고 제 2 단자는 플레이트 라인(P/L)에 연결되도록 강유전체 커패시터(FC1)가 형성된다.
이와 같은 불휘발성 강유전체 메모리 소자의 데이터 입/출력 동작은 다음과 같다.
도 3a는 일반적인 불휘발성 강유전체 메모리 장치의 쓰기 모드(Write Mode)의 동작을 나타낸 타이밍도이고, 도 3b는 읽기 모드(Read Mode)의 동작을 나타낸 타이밍도이다.
먼저, 쓰기 모드의 경우, 외부에서 인가되는 칩 인에이블 신호(CSBpad)가 하이(high)에서 로우(low)로 활성화되고, 동시에 쓰기 인에이블 신호(WEBpad)를 하이(high)에서 로우(low)로 인가하면 쓰기 모드가 시작된다.
이어, 쓰기 모드에서 어드레스 디코딩이 시작되면 해당 워드라인에 인가되는 펄스가 로우에서 하이로 천이되어 셀이 선택된다.
이와 같이 워드라인이 하이 상태를 유지하고 있는 구간에서 해당 플레이트 라인에는 차례로 일정구간의 하이 신호와 일정 구간의 로우 신호가 인가된다. 그리고 선택된 셀에 로직값 "1" 또는 "0"을 쓰기 위해서 해당 비트라인에 쓰기 인에이블 신호(WEBpad)에 동기되는 "하이" 또는 "로우" 신호를 인가한다.
즉, 비트라인에 하이 신호를 인가하고 워드라인에 인가되는 신호가 하이 상태인 구간에서 플레이트 라인에 인가되는 신호가 로우이면 강유전체 커패시터에서는 로직값 "1"이 기록된다. 그리고 비트라인에 로우 신호를 인가하고 플레이트 라인에 인가되는 신호가 하이 신호이면 강유전체 커패시터에는 로직값 "0"이 기록된다.
이어, 셀에 저장된 데이터를 읽어내기 위한 동작은 다음과 같다.
외부에서 칩 인에이블 신호(CSBpad)를 하이에서 로우로 활성화시키면 해당 워드라인이 선택되기 이전에 모든 비트라인은 이퀄라이즈(equalize) 신호에 의해 로우 전압으로 등전위된다.
그리고 각 비트라인을 비활성화시킨 다음, 어드레스를 디코딩하고, 디코딩된 어드레스에 의해 해당 워드라인에는 로우 신호가 하이 신호로 천이되어 해당 셀을 선택한다. 선택된 셀의 플레이트 라인에 하이 신호를 인가하여 강유전체 메모리에 저장된 로직값 "1"에 상응하는 데이터(Qs)를 파괴시킨다.
만약, 강유전체 메모리에 로직값 "0"이 저낭되어 있다면 그에 상응하는 데이터(Qns)는 파괴되지 않는다. 이와 같이 파괴된 데이터와 파괴되지 않은 데이터는 전술한 히스테리시스 루프의 원리에 의해 서로 다른 값을 출력하게 되어 센스앰프는 로직값 "1" 또는 "0"을 센싱하게 된다.
즉, 데이터가 파괴된 경우는 도 1의 히스테리시스 루프에서 처럼 d에서 f로변경되는 경우이고, 데이터가 파괴되지 않는 경우는 a에서 f로 변경되는 경우이다. 따라서, 일정시간이 경과한 후에 센스앰프가 인에이블되면, 데이터가 파괴된 경우는 증폭되어 로직값 "1"을 출력하고, 데이터가 파괴되지 않은 경우는 증폭되어 로직값 "0"을 출력한다.
이와 같이, 센스앰프에서 데이터를 증폭한 후에는 원래의 데이터로 복원하여야 하므로 해당 워드라인에 하이 신호를 인가한 상태에서 플레이트 라인을 하이에서 로우로 비활성화시킨다.
이와 같은 불휘발성 강유전체 메모리 장치에 있어서, 상기 불휘발성 강유전체 메모리 장치가 시스템에서 기억소자로 사용되고 있을 경우, 불휘발성 강유전체 메모리 장치의 안정적인 동작전압 영역과 시스템 컨트롤러의 동작전압 영역이 다를 수가 있다.
즉, 시스템의 컨트롤러의 동작 전압 영역이 불휘발성 강유전체 메모리 장치의 동작 전압 영역보다 작을 때, 시스템 전원의 비정상적인 강하 상태에서도 시스템 컨트롤러는 정상적인 컨트롤 신호를 발생하게 된다.
전압이 강하되어도 시스템 컨트롤러는 정상 동작을 할 수는 있지만, 불휘발성 강유전체 메모리 장치는 정상적인 동작을 기대하기는 어렵다. 그러함에도 불구하고, 리드 모드(Read Mode)에서 불휘발성 강유전체 메모리 장치는 셀에 저장된 데이터를 파괴시키는 방법으로 읽어내기 때문에 비정상적인 전원 전압 강하나 저전압 상태에서는 읽기 동작중의 파괴된 데이터가 미처 복구되지 못하고 리드 사이클이 종료될 우려가 있다.
따라서, 불휘발성 강유전체 메모리 장치에서는 리드시에도 데이터 보존 방법이 특별히 요구되고 있다.
이에 따른 데이터 보존 방법으로서는 저전압 감지회로를 이용하는 방법이 있다.
이하, 첨부된 도면을 참조하여 종래 불휘발성 강유전체 메모리 장치의 구동회로 및 그에 따른 구동방법을 설명하기로 한다.
도 4는 종래 기술에 따른 불휘발성 강유전체 메모리 장치의 구동회로를 도시한 것이다.
참고적으로 도 4는 저전압 감지회로의 회로적 구성도이다.
도 4에 도시된 바와 같이, 전원전압단(Vcc)과 접지전압단(Vss) 사이에 시리얼하게 연결되고, 게이트가 서로 연결된 제 1, 제 2 트랜지스터(T1,T2)와, 상기 제 1 트랜지스터(T1)의 출력전압에 의해 제어되고 드레인이 접지전압단에 연결된 제 3 트랜지스터(T3)와, 소오스가 전원전압단(Vcc)에 연결되고 드레인은 상기 제 3 트랜지스터(T3)의 소오스에 연결되며 게이트가 접지전압단에 연결된 제 4 트랜지스터(T4)와, 상기 제 3 트랜지스터(T3)의 출력전압을 반전시키는 제 1 인버터(INV1)와, 상기 제 1 인버터(INV1)와 병렬적으로 연결되며 상기 제 3 트랜지스터(T3)의 출력전압을 반전시키는 제 2 인버터(INV2)와, 상기 제 2 인버터(INV2)의 출력을 반전시키는 제 3 인버터(INV3)와, 상기 제 3 인버터(INV3)의 출력을 반전시켜 제 1 출력(OUT1)신호로 출력하는 제 4 인버터(INV4)와, 상기 제 1 인버터(INV1)의 출력신호를 반전시키는 제 5 인버터(INV5)와, 상기 제 5 인버터(INV5)의 출력신호에 의해 제어되며 소오스가 전원전압단(Vcc)에 연결되고 드레인은 상기 제 1 인버터(INV1)의 출력단에 연결되는 제 5 트랜지스터(T5)와, 상기 제 5 인버터(INV5)의 출력신호를 반전시켜 제 2 출력(OUT2) 신호로 출력하는 제 6 인버터(INV6)를 포함하여 구성된다.
여기서, 상기 제 1, 제 4 트랜지스터(T1,T4) 및 제 5 트랜지스터(T5)는 피모스 트랜지스터이고, 상기 제 2, 제 3 트랜지스터(T2,T3)는 앤모스 트랜지스터로 구성된다.
이와 같이 구성된 종래 불휘발성 강유전체 메모리 장치의 구동방법을 도 5 및 도 6을 참조하여 보다 상세하게 설명하기로 한다.
도 5 및 도 6은 도 4의 구성에 따른 동작파형도로써, 도 5는 시스템 전원이 정상전압에서 저전압으로 떨어질 때, 외부에서 인가되는 CSBpad신호와 내부의 불휘발성 강유전체 메모리 장치의 컨트롤 신호(내부 칩 컨트롤 신호)와의 관계를 도시하였고, 도 6은 시스템 전원이 저전압에서 정상적인 전압으로 증가할 때, 상기 두 신호와의 관계를 도시한 것이다.
먼저, 도 5에 도시된 바와 같이, 제 1 출력(OUT1)신호는 로우 레벨의 신호로써, 시스템 전원의 전압(저전압)을 감지하여 로우 레벨의 신호를 출력한다.
한편, 제 2 출력(OUT2) 신호는 제 1 출력(OUT1)신호에 비해 Twb만큼 딜레이된 후 로우 레벨로 천이되는 것을 볼 수 있는데, 이는 시스템의 전원전압이 저전압으로 떨어졌을 경우, 데이터 복구 시간을 충분히 확보하기 위함이다.
이와 같이 종래에는 외부에서 인가되는 CSBpad신호와는 관계없이 시스템 전원전압의 레벨을 이용하여 상기 시스템 전원전압이 저전압으로 떨어지면 제 1 출력(OUt1) 신호와 제 2 출력(OUT2) 신호가 발생하여 내부 칩 컨트롤 신호(Chip control signal)의 폭을 조정함으로써 파괴된 데이터가 리드 사이클에서 복구될 수 있는 시간을 최대한 확보해준다.
전술한 바와 같이, 불휘발성 강유전체 메모리 장치는 리드 사이클에서 데이터가 복구되므로 저전압 상태에서 리드동작을 수행할 경우에는 데이터 복구도 불안정해진다.
따라서, 저전압에서는 칩(불휘발성 강유전체 메모리소자)이 동작하지 않도록 내부 컨트롤 신호를 로우 레벨로 천이시켜 주어야 한다.
한편, 도 6은 시스템 전압이 저전압에서 정상적인 전압으로 상승할 때의 저전압 감지회로의 동작파형도이다.
도면에 도시된 바와 같이, 시스템 전압이 저전압에서 정상적인 전압으로 상승하면 제 1 출력(OUt1) 신호와 제 2 출력(OUT2) 신호는 로우 레벨에서 하이 레벨로 천이된다.
참고적으로 도 5에서는 제 1 출력(OUT1) 신호가 로우 레벨로 천이된 시점에서 딜레이된 후 제 2 출력(OUT2) 신호가 로우 레벨로 천이되었으나, 시스템 전압이 저전압에서 정상적인 전압으로 상승할 때에는 제 1 출력(OUT1)신호와 제 2 출력(OUT2) 신호가 동시에 로우 레벨에서 하이 레벨로 천이되는 것을 볼 수 있다.
하지만, 도면에 나타난 바와 같이, 시스템 전압이 정상적인 전압으로 복귀하는 경우에는 칩 내부 컨트롤 신호가 정상적인 리드 사이클 파형이 발생되지 못함을알 수 있다.
즉, 정상적인 리드 사이클 타임을 충분히 확보하여야만 파괴된 데이터를 상기 리드 사이클 동안에 복구하게 되는데, 도 5에 도시된 바와 같이, 리드 사이클이 매우 짧아지므로 데이터 복구가 불가능하게 된다.
이와 같은 종래 불휘발성 강유전체 메모리 장치의 구동회로 및 그 구동방법은 다음과 같은 문제점이 있었다.
시스템 전압이 정상적인 전압에서 저전압으로 떨어지는 경우에는 리드 사이크를을 충분히 확보하여 파괴된 데이터를 복구할 수는 있으나, 시스템 전압이 저전압에서 정상적인 전압으로 상승하는 경우에는 리드 사이클을 확보할 수 없으므로 파괴된 데이터를 안정적으로 복구할 수가 없었다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 전압의 비정상적인 변동에 의한 셀 데이터 파괴를 방지하는데 적당한 불휘발성 강유전체 메모리 장치의 구동회로 및 구동방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 강유전체의 히스테리시스 루프 특성도
도 2는 일반적인 불휘발성 강유전체 메모리 장치에 따른 단위 셀의 구성도
도 3a는 일반적인 불휘발성 강유전체 메모리 장치의 쓰기 모드(Write Mode)의 동작을 나타낸 타이밍도
도 3b는 읽기 모드(Read Mode)의 동작을 나타낸 타이밍도
도 4는 종래 기술에 따른 불휘발성 강유전체 메모리 장치의 구동회로도
도 5 내지 도 6은 종래 기술에 따른 동작파형도
도 7은 본 발명 불휘발성 강유전체 메모리 장치의 구동회로도
도 8은 본 발명 불휘발성 강유전체 메모리장치의 구동방법을 설명하기 위한 동작파형도
도면의 주요부분에 대한 부호의 설명
71 : 시스템전원 감압 분배기 72 : 제 1 신호동기부
73 : 저전압 감지부 74 : 제 1 레벨 유지부
75 : 제 2 레벨 유지부 76 : 컨트롤부
77 : 제 3 레벨 유지부 78 : 저전압 판별부
79 : 제 2 신호동기부
상기의 목적을 달성하기 위한 본 발명의 불휘발성 강유전체 메모리 장치의 구동회로는 강유전체의 잔류분극 특성을 이용한 불휘발성 강유전체 메모리 장치에 있어서, 시스템 전압의 변동을 감지하는 시스템 전압변화 감지수단과, 상기 시스템 전압이 정상전압에서 저전압으로 변화하거나 또는 저전압에서 정상전압으로 변화함에 따른 저전압 감지출력 또는 정상전압 감지출력을 발생하는 시스템 전압 감지신호 발생부와, 상기 시스템 전압 감지신호 발생부의 출력과 칩 활성화 신호를 동기시켜 메모리 셀의 동작정지 또는 동작 개시 시점을 제어하는 신호동기 및 칩 컨트롤부를 포함하여 구성된다.
여기서, 상기 시스템 전압이 정상전압에서 저전압으로 변화하면 상기 칩 활성화 신호가 하이 레벨에서 로우 레벨로 천이됨과 동시에 메모리 셀의 동작이 정지되고, 상기 시스템 전압이 저전압에서 정상전압으로 변화하면 상기 칩 활성화 신호가 로우 레벨에서 하이 레벨로 천이됨과 동시에 메모리 셀의 동작이 개시된다.
그리고 상기 칩 활성화 신호는 하이 레벨에서 칩을 활성화시키고, 로우 레벨에서 칩을 비활성화시킨다.
한편, 본 발명 불휘발성 강유전체 메모리 장치의 구동회로의 구동방법은 강유전체의 잔류분극 특성을 이용한 불휘발성 강유전체 메모리 장치의 구동방법에 있어서, 시스템 전압이 정상전압에서 저전압으로 변화하거나 저전압에서 정상전압으로 변화함에 따른 메모리셀의 동작 정지 및 동작 개시 시점을 칩 활성화 신호의 파형에 동기시키는 것을 특징으로 한다.
즉, 메모리 셀의 동작 정지 및 동작 개시 시점을 칩 활성화신호(외부 CSBpad신호의 반전신호)에 동기시켜 칩의 활성화 전압 영역과 비활성화 전압 영역을 명확하게 구별함으로써, 임계 전압 영역에서의 메모리 셀의 동작을 안정적으로 보장하기 위함이다.
이하, 본 발명의 불휘발성 강유전체 메모리 장치의 구동회로 및 구동방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 7은 본 발명 불휘발성 강유전체 메모리 장치의 구동회로도이다.
도 7에 도시한 바와 같이, 시스템 전원의 변동이 자신의 출력(OUT1)으로 나타나도록하는 시스템전원 감압 분배기(71)와, 상기 시스템전원 감압 분배기(71)의 출력변화를 칩 활성화 신호(CE:CSBpad신호와 위상이 반대인 신호)와 동기시키는 제 1 신호 동기부(72)와, 상기 시스템전원 감압 분배기(71)의 출력신호(OUT1) 레벨을 이용하여 시스템전원의 저전압 여부를 감지하는 저전압 감지부(73)와, 상기 저전압 감지부(73)의 출력신호(OUT2)가 하이레벨일 경우, 그 상태를 유지시키는 제 1 레벨 유지부(74), 상기 제 1 레벨 유지부(74)에 의해 조절된 출력신호(OUT2)가 로우 레벨로 떨어지지 않도록 하는 제 2 레벨 유지부(75)와, 상기 제 2 레벨 유지부(75)를 컨트롤하기 위한 컨트롤부(76)와, 상기 제 2 레벨 유지부(75)에 의해 조절된 출력신호(OUT2)가 하이 레벨을 유지할 수 있도록 하는 제 3 레벨 유지부(77)와, 상기 저전압 감지부(73)의 출력신호(OUT2)으로부터 저전압과 정상전압을 구별하는 저전압 판별부(78)와, 상기 저전압 판별부(78)의 출력신호(OUT3)와 상기 칩 활성화 신호(CE)를 동기시켜 칩 내부 컨트롤 신호로 출력하는 제 2 신호 동기부(79)를 포함하여 구성된다.
여기서, 시스템전원 감압 분배기(71)는 복수개의 트랜지스터(T1,T2,...,Tn)로 구성된다. 그리고 상기 트랜지스터들은 시리얼하게 연결되며 각 트랜지스터의 게이트에는 전원전압이 인가된다. 상기 트랜지스터들은 앤모스 트랜지스터이다.
상기 제 1 신호 동기부(72)는 두 개의 트랜지스터(T1,T2)로 구성되며 각 트랜지스터의 소오스는 공통으로 연결되어 상기 시스템 전원 감압 분배기(71)를 구성하는 복수개의 트랜지스터들중 맨마지막 트랜지스터(Tn)의 소오스와 연결된다. 그리고 드레인은 접지전압단(Vss)에 연결된다.
상기 저전압 감지부(73)는 트랜지스터(T3)로 구성되며 상기 시스템 전원 감압 분배기(71)의 출력신호(OUT1)의 변화에 상응하여 그 레벨이 결정된다.
상기 제 1 레벨 유지부(74)는 상기 저전압 감지부(73)의 출력신호(OUT2) 레벨을 반전시키는 인버터(INV1)와, 상기 인버터(INV1)의 출력신호에 의해 제어되며 전원전압을 상기 저전압 감지부(73)의 출력단(OUT2)에 선택적으로 인가하는 트랜지스터(T4)로 구성된다.
상기 제 2 레벨 유지부(75)는 드레인이 전원전압단에 연결되고 소오스는 상기 저전압 감지부(73)의 출력단에 연결되는 트랜지스터(T5)로 구성되며, 트랜지스터(T1)의 게이트에 인가되는 상기 컨트롤부(76)의 출력신호(OUT4)에 의해 제어된다.
상기 저전압 판별부(78)는 저전압 감지부(73)의 출력신호(OUT2) 레벨을 반전시키는 제 2 인버터(INV2)와, 제 2 인버터(INV2)의 출력신호를 반전시키는 제 3 인버터(INV3)로 구성된다.
상기 제 3 레벨 유지부(77)는 저전압 감지부(73)의 출력신호(OUT2)와 상기 저전압 판별부(78)의 제 2 인버터(INV2)의 출력을 입력으로 하는 로직 게이트(일예로, 낸드 게이트)(77a)와, 상기 로직 게이트(77a)의 출력단에 분기접속된 모스 커패시터(77b)와, 상기 로직 게이트(77a)의 출력에 의해 제어되며 전원전압을 상기 저전압 감지부(73)의 출력단에 선택적으로 전달하는 트랜지스터(T6)로 구성된다.
상기 컨트롤부(76)는 상기 저전압 감지부(73)의 출력신호(OUT2) 레벨을 반전시키는 인버터(INV4)와, 칩 인에이블 신호(CE)와 상기 인버터(INV4)의 출력신호를 입력하여 논리연산한 후 그 출력을 상기 제 2 레벨 유지부(75)의 트랜지스터(T5)의 게이트로 인가하는 로직 게이트(일예로, 낸드 게이트)(76a)로 구성된다.
상기 제 2 신호 동기부(79)는 래치 형태로 구성된 제 1, 제 2 로직 게이트(79a,79b )(일예로 낸드 게이트)와, 인버터(INV5)로 구성된다.
즉, 제 1 로직 게이트(79a)는 칩 활성화 신호(CE)와 상기 제 2 로직 게이트(79b)의 출력을 입력하여 그 출력을 상기 제 2 로직 게이트(79b)의 일측 입력으로 전달한다. 상기 제 2 로직 게이트(79b)는 상기 저전압 판별부(78)의 출력과 상기 제 1 로직 게이트(79a)의 출력을 입력으로 하여 그 출력을 상기 제 1 로직 게이트(79a)의 일측 입력으로 전달한다. 그리고 상기 제 1 로직 게이트(79a)의 출력은 상기 제 2 로직 게이트(79b)의 일측 입력으로 전달됨과 동시에 상기 인버터(INV5)에 의해 반전되어 출력된다.
이와 같은 본 발명의 구성에 있어서, 상기 제 1, 제 2, 제 3 레벨 유지부(74,75,77)의 각 트랜지스터는 피모스(PMOS) 트랜지스터로 구성되고, 나머지 트랜지스터들은 앤모스(NMOS) 트랜지스터로 구성된다.
이와 같은 본 발명 불휘발성 강유전체 메모리 장치의 구동회로에 따른 동작을 설명하면 다음과 같다.
먼저, 본 발명에 따른 구동방법은 메모리 셀의 동작 개시 및 동작 정지 시점을 외부 CSBpad신호의 반전신호인 칩 활성화 신호(CE)에 동기시켜 칩의 활성화 전압 영역과 비활성화 전압 영역을 명확하게 구별함으로써 시스템 전압이 정상전압이 아닌 저전압 구간에서는 칩 내부 컨트롤 신호를 로우 레벨로 떨어뜨려 셀을 동작시키지 않는 것을 특징으로 한다.
도 8은 도 7에 도시된 구동회로의 동작파형도이다.
먼저, (A)파형은 외부 CSBpad신호의 파형이고, (B)파형은 시스템 전압의 변동에 따른 파형으로 a구간은 정상전압 구간이고, b와 c구간은 저전압 구간이다.
이때, 상기 외부 CSBpad신호와 반대 위상인 칩 활성화 신호(CE)는 (C)파형에 나타난 바와 같이, 시스템 전압의 변동에 따라 변화한다.
(D)파형은 시스템 전원 감압 분배기(71)의 출력(OUT1)파형으로서, 시스템 전압이 변화함에 따라 출력파형이 변화됨을 볼 수 있다.
즉, 시스템전원 감압 분배기(71)는 시스템 전원을 일정한 비율로 강하시켜 상기 시스템 전원의 변동을 자신의 출력으로 나타내기 때문에 (D)파형은 (B)의 파형에 의존하게 된다.
상기 제 1 신호 동기부(72)는 외부의 CSBpad신호가 활성화되는 동안에 로우 레벨의 출력신호(OUT1)을 내보내고 상기 CSBpad신호가 비활성화되는 동안에는 하이 레벨의 출력신호(OUT1)을 내보낸다. 또한, 상기 저전압 판별부(78)의 출력신호(OUT3) 상태에 따라 차별화된 파형의 파고를 출력함으로써 저전압 영역과 정상전압 영역에서의 동작을 확실히 구별하여 컨트롤한다(도 8의 out1 파형 참조)
참고적으로 상기 외부의 CSBpad신호는 하이 레벨에서 비활성화 상태가 되고 로우 레벨에서 활성화 상태가 된다.
저전압 감지부(73)는 상기 시스템전원 감압 분배기(71)의 출력신호(OUT1)가 로우 레벨이면 시스템 전압을 정상전압으로 감지하여 그 출력신호(OUT2)는 로우 레벨이 되고, 상기 시스템전원 감압 분배기(71)의 출력신호(OUT1)가 하이 레벨이면 상기 시스템 전압을 저전압으로 감지하여 그 출력신호(OUT2)는 하이 레벨이 된다.
즉, 저전압 감지부(73)의 출력신호(OUT2)는 도 8의 (E)파형과 같이 시스템 전압이 저전압 구간(b구간 및 c구간)에서는 하이 레벨이 되고, 시스템 전압이 정상전압 구간(a구간)에서는 로우 레벨을 유지한다.
상기 제 1 레벨 유지부(74)는 저전압 감지부(73)의 출력신호(OUT2)가 하이 레벨일 때 그 상태를 유지시키고, 로우 레벨일 때는 동작하지 않는다.
참고적으로 상기 저전압 감지부(73)의 출력신호(OUT2)가 하이 레벨이면 시스템전원이 저전압 상태이고, 로우 레벨이면 정상전압 상태이다.
상기 제 2 레벨 유지부(75)는 상기 저전압 감지부(73)의 출력신호(OUT2)가 로우 레벨로 떨어지지 않도록 상기 저전압 감지부(73)의 출력신호(OUT2)를 계속해서 하이 레벨로 유지시킨다. 즉, 상기 제 1 레벨 유지부(74)에 의해 출력신호(OUT2)가 하이 레벨로 유지되었다고 하더라도 시스템 전원의 변동에 의해 상기 출력신호(OUT2)의 레벨이 변화할 수가 있기 때문에 시간변화에 따라 저전압 감지부(73)의 출력신호(OUT2)가 변화하지 않고 계속해서 하이 레벨을 유지하도록 한다.
상기 컨트롤부(76)는 상기 제 2 레벨 유지부(75)를 컨트롤하는데, 상기 CSBpad신호가 로우 레벨로 활성화되어 칩 활성화 신호(CE)가 하이 레벨이 되고 저전압 감지부(73)의 출력신호(OUT2)가 로우 레벨일 때 하이 레벨의 신호를 출력한다(OUT4).
이때 하이 레벨의 신호는 제 2 레벨 유지부(75)를 구성하고 있는 트랜지스터(T1)를 동작시켜 상기 저전압 감지부(73)의 출력단에 전류를 공급하게 된다. 만일 시스템 전압이 정상전압일 경우에는 상기 전류가 공급되어도 저전압 감지부(73)의 출력신호(OUT2)는 충분히 로우 레벨을 유지할 수 있으나, 시스템 전압이 저전압일 경우에는 상기 저전압 감지부(73)의 출력신호(OUT2) 레벨은 하이 레벨로 상승하게 된다.
한편, 상기 제 3 레벨 유지부(77)는 상기 제 2 레벨 유지부(75)와 마찬가지로 저전압 감지부(73)의 출력신호(OUT2)를 하이 레벨로 유지시킨다.
즉, 상기 저전압 감지부(73)의 출력신호(OUT2) 레벨이 트랜지스터가 동작할 수 없는 영역의 전압일 경우, 외부의 CSBpad신호의 상태 즉, 활성화와 비활성화 상태에 관계없이 상기 출력신호(OUT2)를 하이 레벨로 유지시킨다.
상기 저전압 판별부(78)의 출력신호(OUT3)는 저전압과 정상전압을 판별하는 것으로 도 8의 (E)파형에서 보여지는 것과 같이 시스템 전압이 저전압 구간(b,c구간)에서는 하이 레벨의 신호를 출력하고, 정상전압 구간(a구간)에서는 로우 레벨의 신호를 출력한다.
한편, 상기 제 2 신호 동기부(79)는 상기 저전압 판별부(78)의 출력신호(OUT3)를 외부의 CSBpad신호의 반전신호인 칩 활성화 신호(CE)와 동기시킨다. 즉, 시스템 전압이 저전압 구간(b,c구간)에서는 상기 저전압 판별부(78)의 출력신호(OUT3)는 하이 레벨이므로 도 8의 (G)파형에 나타난 바와 같이, 칩 내부 컨트롤 신호를 칩 활성화 신호(CE)에 동기시켜 칩 내부 컨트롤 신호가 저전압 구간(b,c구간)에서는 로우 레벨의 신호가 출력되도록 하여 메모리 셀을 비활성화시킨다.
반면, 시스템 전압이 정상전압인 구간(a구간)에서는 상기 저전압 판별부(78)의 출력신호(OUT3)가 로우 레벨이므로 칩 내부 컨트롤 신호를 칩 활성화신호(CE)에 동기시켜 하이 레벨로 출력함으로써 칩을 활성화시키다.
따라서, 시스템 전압이 저전압인 구간(b,c구간)에서는 칩 활성화 신호(CE)에 동기시켜 칩 내부 컨트롤 신호를 로우레벨로 천이시켜 셀이 동작하지 않도록 한다.
이상 상술한 바와 같이 본 발명의 불휘발성 강유전체 메모리 장치의 구동회로 및 그에 따른 구동방법은 다음과 같은 효과가 있다.
칩 내부 컨트롤 신호를 외부 CSBpad신호와 동기시켜 칩의 활성화 및 비활성화 영역을 명확하게 구별하므로 시스템 전압이 정상전압에서 저전압으로 하강하는 경우뿐만 아니라 저전압에서 정상전압으로 상승하는 경우에도 충분한 리드 사이클 타임을 확보할 수 있다.
따라서, 리드시 파괴된 데이터를 복구하는 특성을 갖는 불휘발성 강유전체 메모리 장치에 있어서 충분한 리드 사이클 타임으로 인해 안정된 데이터 복구가 가능하고 그에 따라 메모리 셀의 동작을 안정되게 수행할 수 있다.

Claims (12)

  1. 강유전체의 잔류분극 특성을 이용한 불휘발성 강유전체 메모리 장치에 있어서,
    시스템 전압의 변동을 감지하는 시스템 전압변화 감지수단과,
    상기 시스템 전압이 정상전압에서 저전압으로 변화하거나 또는 저전압에서 정상전압으로 변화함에 따른 저전압 감지출력 또는 정상전압 감지출력을 발생하는 시스템 전압 감지신호 발생부와,
    상기 시스템 전압 감지신호 발생부의 출력과 칩 활성화 신호를 동기시켜 메모리 셀의 동작정지 또는 동작 개시 시점을 제어하는 신호동기 및 칩 컨트롤부를 포함하여 구성되는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동회로.
  2. 강유전체의 잔류분극 특성을 이용한 불휘발성 강유전체 메모리 장치에 있어서,
    시스템 전압의 변동을 자신의 출력으로 나타내는 시스템 전원 감압 분배기;
    상기 시스템전원 감압 분배기의 출력변화를 칩 인에이블 신호(CE)와 동기시키는 제 1 신호 동기부;
    상기 시스템전원 감압 분배기의 출력 레벨을 이용하여 시스템전원의 저전압 여부를 감지하는 저전압 감지부;
    상기 저전압감지부의 출력이 하이 레벨일 경우 그 상태가 시간경과에 따라 변화하지 않도록 유지시키는 다단의 레벨 유지부와,
    상기 저전압 감지부의 출력으로부터 저전압과 정상전압을 구별하는 저전압 판별부;
    상기 저전압 판별부의 출력과 상기 칩 인에이블 신호를 동기시켜 칩 내부 컨트롤 신호로 출력하는 제 2 신호 동기부를 포함하여 구성되는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동회로.
  3. 제 2 항에 있어서, 상기 다단의 레벨 유지부는
    상기 저전압 감지부의 출력이 하이레벨일 경우, 그 상태를 유지시키는 제 1 레벨 유지부와,
    상기 제 1 레벨 유지부에 의해 상기 저전압 감지부의 출력이 로우 레벨로 떨어지지 않도록 하는 제 2 레벨 유지부와,
    상기 제 2 레벨 유지부에 의해 조절된 상기 저전압 감지부의 출력을 하이 레벨로 유지시키는 제 3 레벨 유지부를 포함하는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동회로.
  4. 제 3 항에 있어서, 상기 제 2 레벨 유지부를 제어하기 위한 컨트롤부가 더 구비되는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동회로.
  5. 강유전체의 잔류분극 특성을 이용한 불휘발성 강유전체 메모리 장치에 있어서,
    복수개의 트랜지스터들이 시리얼하게 연결되어 시스템 전원의 변동을 자신의 출력으로 나타내는 시스템전원 감압 분배기;
    소오스가 공통으로 연결되어 상기 복수개의 트랜지스터들중 마지막 트랜지스터의 드레인에 연결되고 드레인이 공통으로 접지단에 연결되어 상기 시스템전원 감압 분배기의 출력변화를 칩 인에이블 신호와 동기시키는 제 1 신호 동기부;
    트랜지스터로 구성되며 게이트에 인가되는 상기 시스템전원 감압 분배기의 출력에 상응하여 상기 시스템 전원의 저전압 상태를 감지하는 저전압 감지부;
    상기 저전압 감지부의 출력을 반전시키는 인버터와, 상기 인버터의 출력상태에 따라 전원전압을 상기 저전압 감지부의 출력으로 전달하는 트랜지스터로 구성되어 시스템 전압이 저전압일 경우 상기 저전압 감지부의 출력을 하이 레벨로 유지시키는 제 1 레벨 유지부;
    상기 컨트롤부에 의해 제어되는 트랜지스터로 구성되어 상기 저전압 감지부의 출력이 로우 레벨로 떨어지지 않도록 전원전압을 선택적으로 전달하는 제 2 레벨 유지부;
    상기 저전압 감지부의 출력을 반전시키는 인버터와, 상기 칩 인에이블 신호와 상기 인버터의 출력을 논리연산하는 로직 게이트로 구성되어 상기 제 2 레벨 유지부를 제어하는 컨트롤부;
    상기 저전압 감지부의 출력을 반전시키는 인버터와, 상기 인버터의 출력을반전시키는 또하나의 인버터로 구성되어 저전압과 정상전압을 판별하여 저전압일 경우 저전압 감지출력을 내보내는 저전압 판별부;
    상기 저전압 감지부의 출력을 반전시키는 인버터의 입력과 출력을 논리연산하는 로직게이트와 상기 로직게이트의 출력단에 분기접속된 모오스 커패시터와, 상기 로직게이트의 출력에 의해 제어되는 트랜지스터로 구성되어 상기 저전압 감지부의 출력이 하이 레벨이 되도록 선택적으로 전원전압을 전달하는 제 3 레벨 유지부;
    제 1, 제 2 로직게이트 및 인버터로 구성되며 상기 제 1 로직게이트는 상기 칩 인에이블 신호와 상기 제 2 로직게이트의 출력을 논리연산하고, 상기 제 2 로직게이트는 상기 제 1 로직게이트의 출력과 상기 저전압 판별부의 출력을 논리연산하고, 상기 인버터는 상기 제 1 로직게이트의 출력을 반전시켜 상기 시스템 전압이 저전압일 경우 칩 내부 컨트롤 신호를 제어하여 칩의 동작개시 및 동작정지 시점을 제어하는 제 2 신호 동기부를 포함하는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동회로.
  6. 강유전체의 잔류분극 특성을 이용한 불휘발성 강유전체 메모리 장치의 구동방법에 있어서,
    시스템 전압이 정상전압에서 저전압으로 변화하거나 저전압에서 정상전압으로 변화함에 따른 메모리셀의 동작 정지 및 동작 개시 시점을 칩 활성화 신호의 파형에 동기시키는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
  7. 제 6 항에 있어서, 상기 시스템 전압이 저전압에서 정상전압으로 변화하는 경우, 상기 메모리 셀은 상기 칩 활성화 신호가 하이 레벨로 천이되는 시점에서 동작하는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
  8. 제 6 항에 있어서, 상기 시스템 전압이 정상전압에서 저전압으로 변화하는 경우, 상기 메모리 셀은 상기 칩 활성화 신호가 로우 레벨로 천이되는 시점에서 동작이 정지되는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
  9. 시스템 전압의 변화를 감지하는 스텝과,
    시스템 전압의 변화를 칩 활성화 신호와 동기시키는 스텝과,
    시스템 전압이 정상전압에서 저전압으로 변화하면 저전압임을 알리는 저전압 감지출력을 만들고 시스템 전압이 저전압에서 정상전압으로 변화하면 정상전압임을 알리는 정상전압 감지출력을 만드는 스텝과,
    상기 저전압 감지출력 또는 정상전압 감지출력을 칩 활성화 신호와 동기시켜 메모리 셀의 동작을 제어하는 칩 컨트롤 신호를 로우 레벨 또는 하이 레벨로 변화시키는 스텝을 포함하여 이루어지는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
  10. 제 9 항에 있어서, 상기 시스템 전압이 정상전압에서 저전압으로 변화하면 칩 활성화 신호가 하이 레벨에서 로우 레벨로 천이하는 시점에서 상기 칩 컨트롤신호를 로우 레벨로 천이시키는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
  11. 제 9 항에 있어서, 상기 시스템 전압이 저전압에서 정상전압으로 변화하면 칩 활성화 신호가 로우 레벨에서 하이레벨로 천이하는 시점에서 상기 칩 컨트롤 신호를 하이 레벨로 천이시키는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
  12. 제 9 항에 있어서, 상기 칩 활성화 신호는 하이 레벨에서 칩을 활성화시키고, 로우 레벨에서 칩을 비활성화시키는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
KR10-2000-0007354A 2000-02-16 2000-02-16 불휘발성 강유전체 메모리 장치의 구동회로 및 그 구동방법 KR100370161B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2000-0007354A KR100370161B1 (ko) 2000-02-16 2000-02-16 불휘발성 강유전체 메모리 장치의 구동회로 및 그 구동방법
US09/722,827 US6335877B1 (en) 2000-02-16 2000-11-28 Driving circuit of nonvolatile ferroelectric memory device and method for driving the same
JP2001039893A JP5034004B2 (ja) 2000-02-16 2001-02-16 不揮発性強誘電体メモリ装置の駆動回路並びにその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0007354A KR100370161B1 (ko) 2000-02-16 2000-02-16 불휘발성 강유전체 메모리 장치의 구동회로 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20010081553A true KR20010081553A (ko) 2001-08-29
KR100370161B1 KR100370161B1 (ko) 2003-01-30

Family

ID=19647024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0007354A KR100370161B1 (ko) 2000-02-16 2000-02-16 불휘발성 강유전체 메모리 장치의 구동회로 및 그 구동방법

Country Status (3)

Country Link
US (1) US6335877B1 (ko)
JP (1) JP5034004B2 (ko)
KR (1) KR100370161B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100527571B1 (ko) * 2002-08-30 2005-11-09 주식회사 하이닉스반도체 불휘발성 메모리 칩의 저전압 감지 수단 및 감지 방법,그리고 그 감지 수단을 이용하는 저전압 감지 시스템
KR100665844B1 (ko) * 2005-01-04 2007-01-09 삼성전자주식회사 강유전체 메모리 장치 및 그의 구동방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379519B1 (ko) * 2000-11-16 2003-04-10 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치의 레퍼런스 플레이트라인의 타이밍 발생회로 및 레퍼런스 셀의 구동방법
JP3776857B2 (ja) * 2001-10-16 2006-05-17 株式会社東芝 半導体集積回路装置
TWI397818B (zh) * 2010-07-27 2013-06-01 Transcend Information Inc 儲存裝置及其運作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4873664A (en) 1987-02-12 1989-10-10 Ramtron Corporation Self restoring ferroelectric memory
KR100255956B1 (ko) * 1997-07-16 2000-05-01 윤종용 강유전체 메모리 장치 및 그것의 데이터 보호 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100527571B1 (ko) * 2002-08-30 2005-11-09 주식회사 하이닉스반도체 불휘발성 메모리 칩의 저전압 감지 수단 및 감지 방법,그리고 그 감지 수단을 이용하는 저전압 감지 시스템
KR100665844B1 (ko) * 2005-01-04 2007-01-09 삼성전자주식회사 강유전체 메모리 장치 및 그의 구동방법

Also Published As

Publication number Publication date
KR100370161B1 (ko) 2003-01-30
US6335877B1 (en) 2002-01-01
JP2001256776A (ja) 2001-09-21
JP5034004B2 (ja) 2012-09-26

Similar Documents

Publication Publication Date Title
TW397981B (en) A ferroelectrics semiconductor random access memory device and the data's method of protecting
US7038933B2 (en) Low voltage detector and method for detecting low voltage of FeRAM, and system using the same
US7054182B2 (en) Nonvolatile FeRam control device
KR100351935B1 (ko) 강유전체 랜덤 액세스 메모리 장치 및 그것의 읽기/쓰기동작을 제어하는 방법
JP4619393B2 (ja) 強誘電体メモリ装置のプログラム方法
KR100382546B1 (ko) 불휘발성 강유전체 메모리 장치 및 그를 이용한 불량셀검출방법
KR100370161B1 (ko) 불휘발성 강유전체 메모리 장치의 구동회로 및 그 구동방법
KR100492801B1 (ko) 리셋신호 발생회로 및 이를 이용한 불휘발성 강유전체메모리 장치
KR100492774B1 (ko) 라이트 보호 영역을 구비한 비휘발성 메모리 장치
KR100308126B1 (ko) 불휘발성 강유전체 메모리 장치의 레퍼런스 레벨 발생회로
US6690600B1 (en) Ferroelectric memory device and programming method thereof
JP4383927B2 (ja) タイミングレファレンスセンシング機能を有するレジスタアレイ、該アレイを用いる不揮発性強誘電体メモリ装置及びタイミングレファレンスを利用したデータセンシング方法
US6778423B2 (en) Nonvolatile ferroelectric memory device
KR20040052006A (ko) 입출력 대역폭을 조절할 수 있는 메모리 장치
JP2004095137A (ja) 強誘電体メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee