KR20010065829A - 파이프 입력 제어부에 의해 제어되는 데이터 출력 경로 - Google Patents

파이프 입력 제어부에 의해 제어되는 데이터 출력 경로 Download PDF

Info

Publication number
KR20010065829A
KR20010065829A KR1019990066840A KR19990066840A KR20010065829A KR 20010065829 A KR20010065829 A KR 20010065829A KR 1019990066840 A KR1019990066840 A KR 1019990066840A KR 19990066840 A KR19990066840 A KR 19990066840A KR 20010065829 A KR20010065829 A KR 20010065829A
Authority
KR
South Korea
Prior art keywords
input
output
data
sense amplifier
line
Prior art date
Application number
KR1019990066840A
Other languages
English (en)
Inventor
한상신
류제훈
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990066840A priority Critical patent/KR20010065829A/ko
Publication of KR20010065829A publication Critical patent/KR20010065829A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization

Landscapes

  • Dram (AREA)

Abstract

본 발명은 반도체메모리 장치의 데이터 출력 경로에 관한 것으로 글로벌 입출력 라인을 활성화시키는 신호를 이용하여 파이프라인 입력 제어신호를 만듬으로써 하나의 글로벌 입출력 라인을 사용하여 데이터를 펄스가 아닌 레벨 신호로 전송하는 데이터 출력 경로를 제공하는데 그 목적이 있다. 이를 위하여 본 발명의 데이터 출력 경로는 반도체메모리 장치에 있어서, 데이터를 저장하는 셀; 상기 셀의 비트선에 전달된 데이터를 감지 및 증폭하는 비트선 감지 증폭기; 상기 비트선 감지 증폭기으로부터 감지 증폭되어 로컬 입출력 라인 쌍으로 전달된 데이터를 글로벌 입출력 라인으로 전달하기 위해 감지 증폭하는 입출력 감지 증폭기; 상기 입출력 감지 증폭기를 활성화시키는 입출력 감지 증폭기 활성화부; 상기 입출력 감지 증폭기 활성화부의 출력신호에 응답하여 파이프라인을 제어하기 위한 파이프라인 입력 제어부; 글로벌 입출력 라인으로부터 전달되는 데이터를 클록에 동기시켜 순차적으로 출력하기위한 파이프라인; 상기 파이프라인에 의해 제어된 데이터를 저장하기 위한 레지스터; 및 상기 레지스터에 저장된 데이터를 칩 외부로 출력하기 위한 출력 버퍼를 포함하여 이루어진다.

Description

파이프 입력 제어부에 의해 제어되는 데이터 출력 경로{Data output path controlled pipe input controller}
본 발명은 반도체메모리장치에 관한 것으로, 특히 데이터 출력 경로에 관한 것이다.
일반적으로 동기식메모리에서는 데이터의 연속적인 입출력을 위해서 파이프라인 카운터와 파이프라인 레지스터를 구비하고 있는데, 상기 파이프라인 레지스터는 셀로부터 글로벌 데이터 입출력 라인을 통하여 전송된 데이터를 파이프라인 입력 제어 회로의 제어를 받아서 레지스터에 저장하게 된다.
도1은 종래 기술의 데이터 출력 경로를 도시한 블록도이다.
상기 도1을 참조하면, 종래 기술의 데이터 출력 경로는 데이터를 저장하는 셀(100)과, 상기 셀의 비트선에 전달된 데이터를 감지 및 증폭하는 비트선 감지 증폭기(110)와, 상기 비트선 감지 증폭기(110)으로부터 감지 증폭되어 로컬 입출력 라인 쌍으로 전달된 데이터를 글로벌 입출력 라인 쌍으로 전달하기 위해 감지 증폭하는 입출력 감지 증폭기(120)와, 상기 입출력 감지 증폭기(120)을 활성화시키는 입출력 감지 증폭기 활성화부(130)와, 상기 글로벌 입출력 라인에 데이터가 전달된 것에 응답하여 파이프라인을 제어하기 위한 파이프라인 입력 제어부(140)와, 글로벌 입출력 라인 쌍으로부터 전달되는 데이터를 클록에 동기시켜 순차적으로 출력하기위한 파이프라인(150)과, 상기 파이프라인에 의해 제어된 데이터를 저장하기 위한 레지스터(160)와, 상기 레지스터에 저장된 데이터를 칩 외부로 출력하기 위한 출력 버퍼(170)을 구비한다.
상기 글로벌 입출력 라인 쌍은 전원전압(VDD)로 프리차지되어 있고 논리 로우 데이터가 들어오면 논리 하이로 프리차지되어 있다가 논리 로우로 하강하여 데이터를 전달하며 논리 하이 데이터가 들어오면 프리차지하고 있던 전원전압(VDD) 레벨을 그대로 유지한다. 이러한 글로벌 입출력 라인 쌍의 데이터의 변화여부를 감지하여 상기 파이프 입력 제어부(140)은 파이프라인 입력신호(PIN)를 생성한다.
상기 파이프라인 입력신호(PIN)는 논리 로우 레벨로 있어서 상기파이프라인(150)의 트랜스미션 게이트를 온(On)시키고 있다가 상기 글로벌 입출력 라인의 데이터 값이 변하면 일정한 딜레이 후에 논리 하이가 되어 상기 파이프라인(150)의 트랜스미션 게이트를 오프(Off)시킨다. 상기 트랜스미션 게이트가 오프(Off)되기 전에 다음단의 레지스터(160)에 저장되고, 레지스터(160)에 저장된 데이터는 출력버퍼(170)을 거쳐서 데이터 입출력 패드로 데이터를 출력시킨다.
상기와 같은 종래 방식의 파이프라인 입력 제어부는 상기 글로벌 입출력 라인 쌍의 데이터의 변화를 감지하여 파이프라인 입력신호(PIN)을 생성하기 때문에 하나의 데이터를 전송하는데도 두 개의 라인이 필요하다.
또한, 글로벌 입출력 라인의 전송되는 데이터도 레벨 신호가 아니라 펄스 신호가 되기때문에 노이즈(noise)에 약하고 글로벌 입출력 라인에 로드(load)가 커지면 펄스의 슬롭(slop)이 완만해진다는 문제점이 발생한다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로써, 글로벌 입출력 라인을 활성화시키는 신호를 이용하여 파이프라인 입력 제어신호를 만듬으로써 하나의 글로벌 입출력 라인을 사용하여 데이터를 펄스가 아닌 레벨 신호로 전송하는 데이터 출력 경로를 제공하는데 그 목적이 있다.
도1은 종래 기술의 데이터 출력 경로를 나타내는 블록도,
도2는 본 발명의 데이터 출력 경로를 나타내는 블록도,
* 도면의 주요 부분에 대한 부호의 설명 *
200 : 입출력 감지 증폭기 활성화부 210 : 파이프라인 입력 제어부
220 : 파이프라인 230 : 레지스터
상기 목적을 달성하기 위하여 본 발명의 데이터 출력 경로는 반도체메모리장치에 있어서, 데이터를 저장하는 셀; 상기 셀의 비트선에 전달된 데이터를 감지 및 증폭하는 비트선 감지 증폭기; 상기 비트선 감지 증폭기으로부터 감지 증폭되어 로컬 입출력 라인 쌍으로 전달된 데이터를 레벨신호로 글로벌 입출력 라인에 전달하기 위하여 감지 증폭하는 입출력 감지 증폭기; 상기 입출력 감지 증폭기를 활성화시키는 입출력 감지 증폭기 활성화부; 상기 입출력 감지 증폭기 활성화부의 출력신호에 응답하여 파이프라인을 제어하기 위한 파이프라인 입력 제어부; 글로벌 입출력 라인으로부터 전달되는 데이터를 클록에 동기시켜 순차적으로 출력하기위한 파이프라인; 상기 파이프라인에 의해 제어된 데이터를 저장하기 위한 레지스터; 및 상기 레지스터에 저장된 데이터를 칩 외부로 출력하기 위한 출력 버퍼를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도2는 본 발명의 데이터 출력 경로를 나타내는 블록도이다.
상기 도2를 참조하면, 본 발명의 데이터 출력 경로는 데이터를 저장하는 셀(100)과, 상기 셀의 비트선에 전달된 데이터를 감지 및 증폭하는 비트선 감지 증폭기(110)와, 상기 비트선 감지 증폭기(110)으로부터 감지 증폭되어 로컬 입출력 라인 쌍으로 전달된 데이터를 글로벌 입출력 라인으로 전달하기 위해 감지 증폭하는 입출력 감지 증폭기(120)와, 상기 입출력 감지 증폭기(120)을 활성화시키는 입출력 감지 증폭기 활성화부(200)와, 상기 입출력 감지 증폭기 활성화부(200)의 출력신호에 응답하여 파이프라인을 제어하기 위한 파이프라인 입력 제어부(210)와, 글로벌 입출력 라인으로부터 전달되는 데이터를 클록에 동기시켜 순차적으로 출력하기위한 파이프라인(220)과, 상기 파이프라인에 의해 제어된 데이터를 저장하기 위한 레지스터(230)와, 상기 레지스터에 저장된 데이터를 칩 외부로 출력하기 위한 출력 버퍼(170)을 구비한다.
상기 글로벌 입출력 라인은 한 개의 라인으로 구성되어 있으며 상기 입출력 감지 증폭기(120)가 증폭된 데이터를 펄스가 아닌 레벨 신호로 상기 글로벌 입출력 라인으로 전달한다. 레벨신호를 유지하는 글로벌 입출력 라인의 데이터는 상기 파이프라인(220)의 트랜스미션 게이트가 온(On)인 동안에 데이터를 전송하다가 상기 트랜스미션 게이트가 오프(Off)가 되면 오프되는 시점의 데이터를 레지스터에 저장시킨다. 상기 트랜스미션 게이트를 온(On)과 오프를 시키는 신호인 파이프라인 입력 제어신호(PIN)은 파이프라인 입력 제어부(210)으로부터 생성되며 상기 파이프라인 입력 제어부(210)는 상기 입출력 감지 증폭기 활성화부(200)으로부터 출력되는 신호를 받아서 상기 파이프라인 입력 제어신호(PIN)를 생성한다.
일단 상기 입출력 감지 증폭기(120)가 활성화된다는 것은 데이터를 증폭해서 글로벌 입출력 라인으로 데이터를 보낸다는 것을 의미하므로, 상기 입출력 감지 증폭기(120)를 활성화시키는 입출력 감지 증폭기 활성화부(200)의 출력 신호를 받아서 상기 파이프라인(220)을 제어하는 것은 바람직하다.
글로벌 입출력 라인을 하나의 라인을 사용하는 상태에서 종래의 방법과 같이글로벌 입출력 라인의 데이터를 감지하여 상기 파이프라인 입력 제어신호(PIN)을 생성한다면 상기 글로벌 입출력 라인은 전원전압(VDD)로 프리차지되어 있다가 상기 입출력 감지 증폭기(120)에서 출력하는 데이터에 의해서 변화가 되므로 바람직하지 않다.
따라서, 글로벌 입출력 라인을 하나의 라인만 사용하고 펄스 대신 레벨 신호를 글로벌 입출력 라인의 데이터로 사용함으로써 래이아웃의 면적을 감소시킬 수 있고 상기 글로벌 입출력 라인의 데이터도 노이즈에 영향을 받지 않게 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 본 발명은 글로벌 입출력 라인을 하나의 라인만 사용하고 펄스 대신 레벨 신호를 글로벌 입출력 라인의 데이터로 사용함으로써 래이아웃의 면적을 감소시킬 수 있고 상기 글로벌 입출력 라인의 데이터도 노이즈에 영향을 받지 않게 된다.

Claims (3)

  1. 반도체메모리 장치에 있어서,
    셀의 비트선에 전달된 데이터를 감지 및 증폭하는 비트선 감지 증폭기;
    상기 비트선 감지 증폭기으로부터 감지 증폭되어 로컬 입출력 라인 쌍으로 전달된 데이터를 레벨신호로 글로벌 입출력 라인에 전달하기 위하여 감지 증폭하는 입출력 감지 증폭기;
    상기 입출력 감지 증폭기를 활성화시키는 입출력 감지 증폭기 활성화부;
    상기 입출력 감지 증폭기 활성화부의 출력신호에 응답하여 파이프라인을 제어하기 위한 파이프라인 입력 제어부;
    글로벌 입출력 라인으로부터 전달되는 데이터를 클록에 동기시켜 순차적으로 출력하기위한 파이프라인;
    상기 파이프라인에 의해 제어된 데이터를 저장하기 위한 레지스터; 및
    상기 레지스터에 저장된 데이터를 칩 외부로 출력하기 위한 출력 버퍼
    를 포함하여 이루어진 데이터 출력 경로.
  2. 제 1 항에 있어서,
    상기 입출력 감지 증폭기로부터 출력되는 데이터는 한개의 글로벌 입출력 라인으로 전달되는 것을 특징으로 하는 데이터 출력 경로.
  3. 제 1 항에 있어서,
    상기 상기 입출력 감지 증폭기 활성화부의 출력 신호 중에서 가장 먼 곳의 라인을 모델링하여 상기 파이프라인 입력 제어부로 입력시키는 것을 특징으로 하는 데이터 출력 경로.
KR1019990066840A 1999-12-30 1999-12-30 파이프 입력 제어부에 의해 제어되는 데이터 출력 경로 KR20010065829A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990066840A KR20010065829A (ko) 1999-12-30 1999-12-30 파이프 입력 제어부에 의해 제어되는 데이터 출력 경로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990066840A KR20010065829A (ko) 1999-12-30 1999-12-30 파이프 입력 제어부에 의해 제어되는 데이터 출력 경로

Publications (1)

Publication Number Publication Date
KR20010065829A true KR20010065829A (ko) 2001-07-11

Family

ID=19633975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990066840A KR20010065829A (ko) 1999-12-30 1999-12-30 파이프 입력 제어부에 의해 제어되는 데이터 출력 경로

Country Status (1)

Country Link
KR (1) KR20010065829A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646980B1 (ko) * 2005-12-07 2006-11-23 주식회사 하이닉스반도체 선택된 출력 데이터 폭에 따라 글로벌 입출력 라인들을선택적으로 사용하는 반도체 메모리 장치의 데이터 출력회로 및 그 데이터 출력 동작 방법
KR100761394B1 (ko) * 2006-06-29 2007-09-27 주식회사 하이닉스반도체 반도체 메모리 장치
KR100857430B1 (ko) * 2006-12-22 2008-09-09 주식회사 하이닉스반도체 신호 마진을 확보할 수 있는 반도체 메모리 장치의 데이터입출력 회로

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646980B1 (ko) * 2005-12-07 2006-11-23 주식회사 하이닉스반도체 선택된 출력 데이터 폭에 따라 글로벌 입출력 라인들을선택적으로 사용하는 반도체 메모리 장치의 데이터 출력회로 및 그 데이터 출력 동작 방법
US7440345B2 (en) 2005-12-07 2008-10-21 Hynix Semiconductor Inc. Data output circuit of semiconductor memory device and operation method thereof
KR100761394B1 (ko) * 2006-06-29 2007-09-27 주식회사 하이닉스반도체 반도체 메모리 장치
US7492653B2 (en) 2006-06-29 2009-02-17 Hynix Semiconductor Inc. Semiconductor memory device capable of effectively testing failure of data
KR100857430B1 (ko) * 2006-12-22 2008-09-09 주식회사 하이닉스반도체 신호 마진을 확보할 수 있는 반도체 메모리 장치의 데이터입출력 회로

Similar Documents

Publication Publication Date Title
KR100297707B1 (ko) 반도체메모리장치의입력버퍼
TW374179B (en) Column selection line signal controller of semiconductor memory device and column selection controlling method
KR100583152B1 (ko) 데이터 억세스타임 측정모드를 갖는 반도체 메모리 소자
TW200615968A (en) Local input/output line precharge circuit of semiconductor memory device
KR960019712A (ko) 반도체 기억장치
US7443752B2 (en) Semiconductor memory device amplifying data
KR100935720B1 (ko) 입/출력라인 감지증폭기 및 이를 이용한 반도체 메모리장치
KR20010065829A (ko) 파이프 입력 제어부에 의해 제어되는 데이터 출력 경로
TW342497B (en) Method for controlling isolation gate and circuit therefor
US7885133B2 (en) Memory control device
KR100674994B1 (ko) 메모리 장치의 입력 버퍼와 메모리 제어장치 및 이를이용한 메모리 시스템
KR940026946A (ko) 데이타출력 확장방법과 이를 통한 신뢰성있는 유효데이타의 출력이 이루어지는 반도체집적회로
US7764557B2 (en) Sense amplifier driving circuit and semiconductor device having the same
US7345930B2 (en) Write circuit of memory device
KR100564603B1 (ko) 센스 앰프 회로 및 센스 앰프 회로의 데이터 독출 및 기입방법
KR0184480B1 (ko) 반도체 메모리 장치의 데이타 출력 버퍼 제어회로
KR20090037249A (ko) 반도체 메모리 장치의 데이터 전달 회로
US5661688A (en) Semiconductor memory device with an extended data output mode
KR100650370B1 (ko) 반도체 메모리 장치
KR20020032081A (ko) 글로벌 입·출력라인 선택장치
KR0157291B1 (ko) 전류센스앰프를 갖는 반도체 메모리 장치의 전류센싱회로
KR20130072052A (ko) 증폭기 회로, 집적회로 및 메모리
KR20000033086A (ko) 데이터 출력시 시간 지연을 감소시킬 수 있는 메모리장치 출력회로
KR20010059962A (ko) 반도체 메모리 장치
KR100377169B1 (ko) 데이터 버스라인 센스앰프

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination