KR20010065336A - 모스형 트랜지스터의 소오스/드레인 형성방법 - Google Patents
모스형 트랜지스터의 소오스/드레인 형성방법 Download PDFInfo
- Publication number
- KR20010065336A KR20010065336A KR1019990065209A KR19990065209A KR20010065336A KR 20010065336 A KR20010065336 A KR 20010065336A KR 1019990065209 A KR1019990065209 A KR 1019990065209A KR 19990065209 A KR19990065209 A KR 19990065209A KR 20010065336 A KR20010065336 A KR 20010065336A
- Authority
- KR
- South Korea
- Prior art keywords
- source
- drain
- ions
- implanted
- heat treatment
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- -1 Fluorine ions Chemical class 0.000 claims abstract description 32
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 25
- 239000011737 fluorine Substances 0.000 claims abstract description 25
- 229910052796 boron Inorganic materials 0.000 claims abstract description 19
- 150000002500 ions Chemical class 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 125000006850 spacer group Chemical group 0.000 claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 9
- 229920005591 polysilicon Polymers 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims description 23
- 238000000137 annealing Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- 230000000694 effects Effects 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 abstract description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은, 모스형 트랜지스터의 소오스/드레인 형성방법에 관한 것으로서, 특히, 반도체기판에서 소오스드레인영역이 형성될 부위에 불소이온을 주입하여 비정질층을 형성한 후, 재차 보론이온을 주입하여 소오스/드레인영역을 형성하므로 두 번의 급속열처리공정을 거쳐서 얕은 접합을 갖는 소오스/드레인영역을 형성하는 매우 유용하고 효과적인 발명이다. 또한, 저온 및 다단의 급속 어닐링공정을 거치면서 실리콘 표면에서 비정질층사이와 비정질/결정질 접합 부분에 적층된 불소층을 형성하여 게이트산화막을 악화시키는 불소 이온의 효과를 최대한 억제하는 P+ 소소스/드레인 접합 형성이 가능하며, 그리고, 표면에 손상된 불소 적층에 의해 기존의 보론에 의한 이온 주입보다 잔류된 보론의 증가를 얻을 수 있고, 후속 열처리공정에서 발생할 수 있는 보론의 확산을 방지하는 효과를 얻을 수 있는 장점을 지닌 발명이다.
Description
본 발명은 모스형 트랜지스터의 게이트전극에 소오스/드레인영역을 형성하는 방법에 관한 것으로서, 특히, 게이트의 양측면에 스페이서막을 적층하고, 소오스드레인영역이 형성될 부위에 불소이온을 주입하여 비정질층을 형성한 후, 재차 보론이온을 주입하여 소오스/드레인영역을 형성하므로 두 번의 급속열처리공정을 거쳐서 얕은 접합을 갖는 소오스/드레인영역을 형성하도록 하는 모스형 트랜지스터의 소오스/드레인 형성방법에 관한 것이다.
일반적으로, 모스페트 전계효과트랜지스터(MOSFET TR)는 전계효과 트랜지스터중에 절연막을 산화막으로 형성시킨 대표적인 절연게이트형 트랜지스터로서, 반도체기판에 도핑이 낮게 되는 영역을 이용하여 반도체소자의 동작전압을 향상시킬 목적으로 LDD영역(Lightly Doped Drain)을 형성하게 된다. 그리고, 게이트전극을 형성하고, 게이트전극의 양측면에 스페이서막을 적층한 후 소오스/드레인이온(PMOS의 경우에는 보론이온)을 주입하여 게이트전극에 소오스/드레인영역(Source/Drain Region)을 형성하게 된다.
도 1(a) 내지 도 1(c)는 종래의 모스형 트랜지스터의 소오스/드레인영역을 형성하는 방법을 순차적으로 보인 도면이다.
도 1(a)에 도시된 바와 같이, 반도체기판(1)에 소자분리공정을 통하여 소자분리막(2)을 형성한 후에, 게이트산화막(3), 폴리실리콘게이트막(4)을 순차적으로적층하고, 그 위에 감광막을 적층하여 식각을 통하여 불필요한 부분을 제거한 후 게이트전극을 형성하도록 한다.
그리고, 도 1(b)에 도시된 바와 같이, 상기 게이트전극 좌,우 양측의 반도체기판 상에 LDD영역을 형성한 후, 게이트전극에 산화막을 적층하여 블랭킷식각을 통하여 게이트전극의 좌,우측에 스페이서막(5)을 라운딩 형상으로 형성하도록 한다.
그런 후에 도 1(c)에 도시된 바와 같이, 반도체기판(1) 상의 LDD영역에 이온을 주입하여 소오스(Source)/드레인(Drain)영역(6)을 형성하도록 한다. 그리고, 상기 결과물에 대하여 열처리공정을 진행하도록 한다.
그런데, P+ 소오스와 드레인을 형성하기 위한 도펀트로써, 사용되고 있는 많은 량의 보론이온에 포함된 잔류 불소 이온의 영향으로 게이트산화막의 악화가 발생될 수 있으며, 접합표면의 재결정화와 도펀트의 전기적인 활성화를 위한 어닐링에서 붕소만으로 형성된 접합에서는 도펀트의 확산으로 인해 접합 깊이의 지나친 증가가 초래되며, 이 확산에 의한 단 채널 효과를 피할 수 없어서 전기적인 특성이 저하되는 문제점을 지닌다.
본 발명은 이러한 점을 감안하여 안출한 것으로서, 반도체기판 상에 게이트산화막 및 폴리실리콘층을 적층하여 식각으로 게이트를 형성한 후, 양측면에 스페이서막을 형성하고, 소오스드레인영역이 형성될 부위에 불소이온을 주입하여 비정질층을 형성한 후, 재차 보론이온을 주입하여 소오스/드레인영역을 형성하므로 두번의 급속열처리공정을 거쳐서 얕은 접합을 갖는 소오스/드레인영역을 형성하는 것이 목적이다.
도 1(a) 내지 도 1(c)는 종래의 모스형 트랜지스터의 소오스/드레인영역을 형성하는 방법을 순차적으로 보인 도면이고,
도 2(a) 내지 도 2(d)는 본 발명에 따른 모스형 트랜지스터의 소오스/드레인 형성방법을 순차적으로 보인 도면이다.
도 3은 본 발명에 따른 급속열처리공정을 진행하는 상태를 보인 그래프이며,
도 4는 본 발명에 따른 소오스/드레인영역에 주입된 불소와 보론이온의 농도를 보인 그래프이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 반도체기판 15 : 소자분리막
20 : 게이트산화막 25 : 폴리실리콘층
30 : 스페이서막 35 : 불소주입영역
40 : 소오스/드레인영역
이러한 목적은 소정의 소자구조를 갖는 반도체기판 상에 게이트산화막과 폴리실리콘층을 적층한 후, 식각으로 게이트를 형성하는 단계와; 상기 단계 후에 게이트 측면부에 스페이서막을 형성하는 단계와; 상기 단계 후에 소오스/드레인이 형성될 부위에 불소이온을 주입하는 단계와; 상기 단계 후에 저온 급속열처리 어닐링공정을 실시하여 비정질층을 형성하는 단계와; 상기 단계 후에 보론이온을 주입하여 소오스/드레인을 형성하는 단계와; 상기 단계 후에 소오스/드레인에 주입된 이온을 활성화시키기 위하여 고온 급속열처리 어닐링공정을 실시하는 단계를 포함하여 이루어진 모스형 트랜지스터의 소오스/드레인 형성방법을 제공함으로써 달성된다.
그리고, 상기 소오스/드레인영역에 주입되는 불소이온은, 1 ∼ 15KeV의 이온주입에너지와, 1×1015∼ 1×1016ions/㎠ 주입량으로 주입되는 것이 바람직 하다.
상기 저온 급속열처리 공정 온도는, 주입된 불소이온의 거동을 용이하게 하기 위한 열 효과를 전달하기 위한 제1급속열처리단계와; 상기 단계 후에 주입된 불소이온의 적층을 극대화시키기 위하여 진행하는 제2급속열처리단계를 더 포함하여 이루어진다.
상기 제1급속열처리단계는, 450 ∼ 550℃온도 범위의 어닐링 온도와, 20 ∼ 60분 범위의 처리시간으로 실시하는 것이 바람직 하다.
상기 제2급속열처리단계는, 600 ∼ 800℃의 온도범위와, 0 ∼ 1초 어닐링시간과, 100℃/s ∼ 200℃/s 정도의 랩업비(Ramp-Up Rate)와, 1 ∼ 5회 정도의 승온횟수로 급속랩업공정을 실시하는 것이 바람직 하다.
상기 소오스/드레인영역에 주입되는 보론이온은, 1 ∼ 5KeV의 이온주입에너지와, 1×1015∼ 5×1015ions/㎠ 주입량으로 주입하도록 한다.
그리고, 상기 소오스/드레인(40)에 주입된 이온을 활성화시키기 위한 어닐링공정은, 950 ∼ 1050℃의 온도범위와, 0 ∼ 1초 어닐링시간으로 100℃/s ∼ 200℃/s 정도의 랩업비로 급속랩업공정을 실시하도록 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 일실시예에 대해 상세하게 설명하고자 한다.
도 2(a)에 도시된 바와 같이, 소자분리막 공정으로 소자분리막(15)을 형성한 소정의 소자구조를 갖는 반도체기판(10) 상에 게이트산화막 (20)과 폴리실리콘층 (25)을 적층한 후, 식각으로 게이트를 형성하도록 한다.
그리고, 도 2(b)에 도시된 바와 같이, 상기 단계 후에 게이트측면부에 스페이서막(30)을 형성하도록 한다.
도 2(c)에 도시된 바와 같이, 상기 단계 후에 소오스/드레인이 형성될 부위에 불소(Fluorine)이온을 주입하여 얕은 깊이의 불소주입영역(35)을 형성하도록 한다.
상기 소오스/드레인영역에 주입되는 불소이온은, 1 ∼ 15KeV의 이온주입에너지와, 1×1015∼ 1×1016ions/㎠ 주입량으로 주입하도록 한다.
상기 단계 후에 저온 급속열처리 어닐링공정을 실시하여 고밀도 결함의 비정질층을 형성하도록 한다.
상기 저온 급속열처리 공정 온도는, 주입된 불소이온의 거동을 용이하게 하기 위한 열 효과를 전달하기 위한 제1급속열처리단계와; 상기 단계 후에 주입된 불소이온의 적층을 극대화시키기 위하여 진행하는 제2급속열처리단계를 더 포함하여 이루어진다.
그리고, 상기 제1급속열처리단계는, 450 ∼ 550℃온도 범위의 어닐링 온도와, 20 ∼ 60분 범위의 처리시간으로 실시하는 것이 바람 직하다.
상기 제2급속열처리단계는, 600 ∼ 800℃의 온도범위와, 0 ∼ 1초 어닐링시간과, 100℃/s ∼ 200℃/s 정도의 랩업비와, 1 ∼ 5 회 정도의 승온수로 급속랩업공정을 실시하도록 한다.
그리고, 도 2(d)에 도시된 바와 같이, 상기 단계 후에 보론이온을 주입하여 소오스/드레인(40)을 형성하도록 한다.
상기 소오스/드레인영역에 주입되는 보론이온은, 1 ∼ 5KeV의 이온주입에너지와, 1×1015∼ 5×1015ions/㎠ 주입량으로 주입되는 것이 바람직 하다.
그리고, 상기 단계 후에 소오스/드레인(40)에 주입된 이온을 활성화시키기위하여 어닐링공정을 실시하도록 한다.
상기 소오스/드레인(40)에 주입된 이온을 활성화시키기 위한 어닐링공정은, 950 ∼ 1050℃의 온도범위와, 0 ∼ 1초 어닐링시간으로 100℃/s ∼ 200℃/s 정도의 랩업비로 급속랩업공정을 실시하도록 한다.
한편, 도 3은 본 발명에 따른 급속열처리공정을 진행하는 상태를 보인 그래프이며, 도 4는 본 발명에 따른 소오스/드레인영역에 주입된 불소와 보론이온의 농도를 보인 그래프이다.
상기한 바와 같이, 본 발명에 따른 모스형 트랜지스터의 소오스/드레인 형성방법을 이용하게 되면, 반도체기판 상에 게이트산화막 및 폴리실리콘층을 적층하여 식각으로 게이트를 형성한 후, 양측면에 스페이서막을 형성하고, 소오스/드레인영역이 형성될 부위에 불소이온을 주입하여 비정질층을 형성한 후, 재차 보론이온을 주입하므로 두 번의 급속열처리공정을 거쳐서 얕은 접합을 갖는 소오스/드레인영역을 형성하도록 하는 매우 유용하고 효과적인 발명이다.
또한, 저온 및 다단의 급속 어닐링공정을 거치면서 실리콘 표면에서 비정질층 사이와 비정질/결정질 접합부분에 적층된 불소층을 형성하여 게이트산화막을 악화시키는 불소 이온의 효과를 최대한 억제하는 P+ 소오스/드레인 접합 형성이 가능하며, 소오스/드레인영역의 표면에 손상된 불소 적층에 의해 기존의 보론에 의한 이온주입보다 잔류된 보론의 증가를 얻을 수 있고, 후속 열처리공정에서 발생할 수있는 보론의 확산을 방지하는 효과를 얻을 수 있는 장점을 지닌 발명이다.
Claims (7)
- 소정의 소자구조를 갖는 반도체기판 상에 게이트산화막과 폴리실리콘층을 적층한 후 식각으로 게이트를 형성하는 단계와;상기 단계 후에 게이트측면부에 스페이서막을 형성하는 단계와;상기 단계 후에 소오스/드레인이 형성될 부위에 불소이온을 주입하는 단계와;상기 단계 후에 저온 급속열처리 어닐링공정을 실시하여 비정질층을 형성하는 단계와;상기 단계 후에 보론이온을 주입하여 소오스/드레인을 형성하는 단계와;상기 단계 후에 소오스/드레인에 주입된 이온을 활성화시키기 위하여 고온 급속 열처리 어닐링공정을 실시하는 단계를 포함하여 이루어진 것을 특징으로 하는 모스형 트랜지스터의 소오스/드레인 형성방법.
- 제 1 항에 있어서, 상기 소오스/드레인이 형성될 부위에 주입되는 불소이온은, 1 ∼ 15KeV의 이온주입에너지와, 1×1015∼ 1×1016ions/㎠ 주입량으로 주입되는 것을 특징으로 하는 모스형 트랜지스터의 소오스/드레인 형성방법.
- 제 1 항에 있어서, 상기 저온 급속열처리 공정 온도는, 주입된 불소이온의거동을 용이하게 하기 위한 열 효과를 전달하기 위한 제1급속열처리단계와;상기 단계 후에 주입된 불소이온의 적층을 극대화시키기 위하여 진행하는 제2급속열처단계를 포함하는 것을 특징으로 하는 모스형 트랜지스터의 소오스/드레인 형성방법.
- 제 3 항에 있어서, 상기 제1급속열처리단계는, 450 ∼ 550℃온도 범위의 어닐링 온도와, 20 ∼ 60분 범위의 처리시간으로 실시하는 것을 특징으로 하는 모스형 트랜지스터의 소오스/드레인 형성방법.
- 제 3 항에 있어서, 상기 제2급속열처리단계는, 600 ∼ 800℃의 온도범위와, 0 ∼ 1초 어닐링시간과, 100℃/s ∼ 200℃/s 정도의 랩업비와, 1 ∼ 5 회 정도의 승온수로 급속랩업공정을 실시하는 것을 특징으로 하는 모스형 트랜지스터의 소오스/드레인 형성방법.
- 제 1 항에 있어서, 상기 소오스/드레인영역에 주입되는 보론이온은, 1 ∼ 5KeV의 이온주입에너지와, 1×1015∼ 5×1015ions/㎠ 주입량으로 주입되는 것을 특징으로 하는 모스형 트랜지스터의 소오스/드레인 형성방법.
- 제 1 항에 있어서, 상기 소오스/드레인영역에 주입된 이온을 활성화시키기위한 어닐링공정은, 950 ∼ 1050℃의 온도범위와, 0 ∼ 1초 어닐링시간으로 100℃/s ∼ 200℃/s 정도의 랩업비로 급속랩업공정을 실시하는 것을 특징으로 하는 모스형 트랜지스터의 소오스/드레인 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990065209A KR20010065336A (ko) | 1999-12-29 | 1999-12-29 | 모스형 트랜지스터의 소오스/드레인 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990065209A KR20010065336A (ko) | 1999-12-29 | 1999-12-29 | 모스형 트랜지스터의 소오스/드레인 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010065336A true KR20010065336A (ko) | 2001-07-11 |
Family
ID=19632413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990065209A KR20010065336A (ko) | 1999-12-29 | 1999-12-29 | 모스형 트랜지스터의 소오스/드레인 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010065336A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040006411A (ko) * | 2002-07-12 | 2004-01-24 | 주식회사 하이닉스반도체 | 모스 트랜지스터의 제조 방법 |
| KR100744650B1 (ko) * | 2001-12-24 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
-
1999
- 1999-12-29 KR KR1019990065209A patent/KR20010065336A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100744650B1 (ko) * | 2001-12-24 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
| KR20040006411A (ko) * | 2002-07-12 | 2004-01-24 | 주식회사 하이닉스반도체 | 모스 트랜지스터의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100414736B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
| US6784060B2 (en) | Method for fabricating high voltage and low voltage transistors | |
| EP0465045B1 (en) | Method of field effect transistor fabrication for integrated circuits | |
| US20060030109A1 (en) | Method to produce highly doped polysilicon thin films | |
| US6362062B1 (en) | Disposable sidewall spacer process for integrated circuits | |
| KR100574172B1 (ko) | 반도체 소자의 제조방법 | |
| KR970053087A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| US6342423B1 (en) | MOS-type transistor processing utilizing UV-nitride removable spacer and HF etch | |
| US6432780B2 (en) | Method for suppressing boron penetrating gate dielectric layer by pulsed nitrogen plasma doping | |
| KR20050070932A (ko) | 반도체 소자 제조방법 | |
| KR20010065336A (ko) | 모스형 트랜지스터의 소오스/드레인 형성방법 | |
| KR100549573B1 (ko) | 모스형 트랜지스터의 제조방법 | |
| KR100508867B1 (ko) | ｐ채널형 모스 트랜지스터 및 상보형 모스 트랜지스터의제조 방법 | |
| KR100338820B1 (ko) | 모스형 트랜지스터의 소오스/드레인 형성 방법 | |
| KR100254618B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR20010065154A (ko) | 이중게이트 구조의 트랜지스터 제조방법 | |
| KR100531105B1 (ko) | 반도체 소자 제조방법 | |
| KR100313090B1 (ko) | 반도체장치의 소오스/드레인 형성방법 | |
| KR20090011493A (ko) | 반도체 소자 제조 방법 | |
| KR100531120B1 (ko) | 반도체 소자 제조방법 | |
| KR100588784B1 (ko) | 반도체 소자 제조방법 | |
| KR100588787B1 (ko) | 반도체 소자 제조방법 | |
| KR20010058484A (ko) | 모스형 트랜지스터의 제조방법 | |
| KR20040069467A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100357173B1 (ko) | 박막 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |