KR20010055142A - 에어캐비티형 반도체패키지 - Google Patents

에어캐비티형 반도체패키지 Download PDF

Info

Publication number
KR20010055142A
KR20010055142A KR1019990056235A KR19990056235A KR20010055142A KR 20010055142 A KR20010055142 A KR 20010055142A KR 1019990056235 A KR1019990056235 A KR 1019990056235A KR 19990056235 A KR19990056235 A KR 19990056235A KR 20010055142 A KR20010055142 A KR 20010055142A
Authority
KR
South Korea
Prior art keywords
lead terminal
package base
lead frame
air cavity
chip
Prior art date
Application number
KR1019990056235A
Other languages
English (en)
Other versions
KR100344955B1 (ko
Inventor
박찬익
Original Assignee
이영철
주식회사 훼스텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이영철, 주식회사 훼스텍 filed Critical 이영철
Priority to KR1019990056235A priority Critical patent/KR100344955B1/ko
Publication of KR20010055142A publication Critical patent/KR20010055142A/ko
Application granted granted Critical
Publication of KR100344955B1 publication Critical patent/KR100344955B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 소자를 패키징 하는 에어캐비티형 플라스틱 패키지에 관련된 것으로써, 에어캐비티형 플라스틱 패키지를 소형화하고 에어캐비티의 기밀성을 향상시키는 구조 및 제조방법을 제공하는데 목적이 있다.
상기 목적 달성을 위한 에어캐비티형 플라스틱 패키지는 패드부(101a) 주위로 부터 외측부으로 연설하는 리드단자(101b)의 적정 위치가 절곡되어 상기 패드부(101a) 및 리드단자의 내측부(101b-1)가 대략 동일면을 형성하되 상기 리드단자의 외측부(101b-2)보다 높게 단차지도록 구성되는 리드프레임(101)과, 상기 리드프레임의 패드부에 실장되는 칩(102)과, 상기 칩과 상기 리드단자를 연결하는 와이어(103)와, 상기 리드프레임의 하부에 부착되는 패키지 베이스(106)와, 상기 리드프레임의 상부에 부착되어 상기 와이어와 상기 칩 보호용 에어캐비티(105)를 형성하는 보호캡(104)을 구비하고, 특히, 상기 패키지 베이스(106)는 상기 리드단자(101b)의 절곡부를 중심으로 좌우로 소정의 두께만큼 감싸되, 적어도 상기 외측부 리드단자(101b-2)의 배면과 상기 내측부 리드단자(101b-1)의 상면이 노출되도록 구성되고, 상기 패키지 베이스로 감싸진 내측 테두리 영역은 에폭시 수지의 절연성 물질로 채워져 구성되고, 상기 보호캡(104)은 상기 패키지 베이스(106)의 상면에서 상기 내측부 리드단자(101b-1)의 일부 영역에 걸쳐 접착되도록 구성된다.

Description

에어캐비티형 반도체패키지{Air cavity type semiconductor package}
본 발명은 반도체패키지 및 그 제조방법에 관한 것으로써, 특히, 반도체소자의 고주파특성을 보호하기 위해 사용되는 에어캐비티형 패키지를 세라막이 아닌 프라스틱 재료로 형성하는 기술에 관련된 것이다.
종래의 에어캐비티형 플라스틱패키징 방법으로는 도 1의 구조와 같이 리드프레임(1)의 패드부(1a) 위에 반도체소자의 칩(2)을 실장하고 상기 칩(2)과 리드프레임의 리드단자(1b)를 와이어(3)로 본딩 결선한 후, 플라스틱으로 보호캡(4)을 덮어 플라스틱 에어캐비티(5)를 만들 수 있도록 에폭시 수지를 이용하여 패키지 베이스(6)를 형성한다.
상기 패키지 베이스(6)는 리드프레임(1)의 패드부(1a)에 칩(2)을 실장하기 전에 상기 리드프레임(1)을 몰드에 적재하고 에폭시를 주입하여 성형함으로써 형성된다.
상기와 같이 구성되는 리드프레임(1)은 패드부(1a) 주위에서 연장되는 리드단자(1b)를 연설하고, 상기 리드단자(1b)의 중앙부가 패키지 베이스(6)의 외부에서 절곡된다.
상기 종래 구조는 패키지 베이스 측면 상부로 부터 외측부 리드단자가 시작되기 때문에 패키지 베이스 두께만큼 외측부 리드단자(1b-2)가 내려와야 리드단자를 보드에 접촉하여 실장할 수 있다.
상기와 같이 패키지 베이스 외부에 리드단자의 절곡부가 형성되는 구조는 리드단자의 절곡과정에서 패키지 베이스 몸체와 에어캐비티의 봉합면에 손상이 가지 않도록 패키지 베이스로 부터 일정 거리를 이격시켜 구성된 것으로써, 그 구조상 필요불가결하다. 따라서, 패키지 실장 면적이 커지는 단점 내지는 보호캡 접착의 기밀성이 물리적 충격에 의하여 손상되는 단점이 있다.
상기 종래 프라스틱 에어캐비티의 경우 칩을 실장하고 플라스틱 보호캡(4)을 덮어 씌워 소정의 온도를 가하여 리드프레임 등과 합착시킬 때 에어캐비티 내부 압력 증가로 인하여 보호캡이 들어 올려지는 것을 방지하기 위하여 클립이나 지그로 보호캡을 눌러 고정하는 자동화하기 어려운 공정을 필요로한다.
또, 에어캐비티 내부의 여기된 공기의 방출에 의한 봉합면의 손상을 스스로 복원할 수 있는 끈적끈적한 특성의 특수 에폭시 접착제를 사용해야만 하는데 상기 에폭시는 비교적 장시간의 경화시간을 요구하기 때문에 봉합하는 공정시간이 길어진다.
또, 리드프레임의 금속표면과 플라스틱 수지로 되어 있는 보호캡을 접착하는 접착제는 이종 재질의 접착면 특히, 금속면에 대하여 접착력이 약하여 외부 충격이나 신뢰성 검사와 같은 의도적으로 조성된 열악한 주위 환경에 의하여 보호캡이 쉽게 리드프레임으로 부터 이격되는 문제가 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로써, 칩이 실장되는 리드프레임의 패드부 주위로 부터 외측으로 연설하는 리드단자의 적정 위치에서 절곡되어 리드프레임의 패드부와 리드단자의 내측부가 높게 단차지고, 리드단자의 외측부가 낮게 단차지도록 구성한다. 상기와 같이 구성된 리드프레임의 절곡부를 중심으로 좌우로 소정의 두께만큼 매몰하되 적어도 외측 리드단자의 하면이 노출되고, 내측 리드단자의 상면이 노출되고, 패드부의 상하면이 노출되도록 플라스틱 패키지 베이스를 구성한다.
상기 리드프레임의 리드단자 절곡부가 패키지 베이스 외측으로 나오지 않고 패키지 베이스에 매몰되도록 구성하여 패키지 전체 싸이즈를 작게하고 수분침투의 경로로 작용할 수 있는 리드와 플라스틱 몰딩 수지와의 계면을 연장하는 효과를 거두는 한편, 보호캡을 접착하는 에폭시 접착제의 접착력에 유리한 동질의 플라스틱 접착면을 패키지 베이스에 형성할 수 있다.
또, 상기 리드프레임의 칩 실장부인 패드부 주위에는 적어도 1개 이상의 관통홀이 형성되는데, 상기 관통홀은 패키지 베이스를 형성할 때 그 패키지 베이스의 재료에 의하여 막히지 않도록 구성한다.
상기 리드프레임에 패키지 베이스를 몰딩 성형한 상태에서 리드프레임의 패드부에 칩을 실장하고, 상기 칩과 리드프레임의 리드단자 사이에 와이어를 본딩하고, 프라스틱 보호캡을 상기 패키지 베이스 위에 액상 에폭시의 접착제를 이용하여 접착한다. 상기 플라스틱 보호캡의 접착에 의하여 에어캐비티가 구성되면 내측부 리드단자의 배면과 패드부 배면, 리드프레임의 관통홀이 위치하는 영역부 즉, 패키지 베이스로 둘러쌓인 그 내부 공간에 외측부 리드단자의 배면과 거의 같은 평면을 이루도록 에폭시를 주입하여 경화 시킴과 동시에 관통홀을 차폐한다.
상기 관통홀의 차폐과정에서 가열온도에 의하여 에어캐비티의 내부 압력이 높아짐으로써 에어캐비티가 터지지 않도록 하기 위하여 리드단자의 배면을 상기 에폭시의 유리화 전이온도(Tg) 근방으로 예열한 상태에서 에폭시를 도포하도록 한다.
즉, 에어캐비티의 내부 온도를 충분히 올려 놓은 상태에서 에폭시를 순간적으로 도포하여 경화 시킴으로써, 관통홀의 차폐에 따른 에어캐비티 내부의 공기압 증가를 최소화하여 경화전 액상 상태의 에폭시 수지로 관통홀을 차폐하는 것을 용이하게 한다.
따라서, 본 발명의 목적은 에어캐비티형 반도체패키지의 소형화 구조 및 그 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은 플라스틱 보호캡의 결합력을 향상시켜 에어캐비티의 기밀성을 향상시키는데 있다.
본 발명의 또 다른 목적은 에어캐비티의 형성 과정에서 불량을 줄여 제조 수율을 향상시키는데 있다.
도 1은 종래 에어캐비티형 반도체패키지에 있어서 플라스틱 에어캐비티의 한 예를 나타내는 단면도이고,
도 2는 본 발명의 플라스틱 에어캐비티의 한 예를 나타내는 단면도이고,
도 3a 내지 도 3d는 본 발명의 플라스틱 에어캐비티의 제조과정을 설명하기 위한 사시도이고,
도 4는 도 3b의 배면을 나타내는 사시도 이고,
도 5는 도 3d의 일부를 파단하여 내부 구조를 나타내는 사시도 이다.
* 도면의 주요부분에 대한 부호의 설명
1, 101 - 리드프레임 1a, 101a - 패드부
1b, 101b - 리드단자 1b-1, 101b-1 - 내측부 리드단자
1b-2, 101b-2 - 외측부 리드단자 2, 102 - 칩
3, 103 - 와이어 4, 104 - 보호캡
5, 105 - 에어캐비티 6, 106 - 패키지 베이스
107, 108 - 에폭시 수지 109 - 관통홀
본 발명은 상기 목적 달성을 위하여 도 2와 같이 적어도 1개이상의 관통홀(109)을 갖는 패드부(101a) 주위로 부터 외측으로 연설하는 리드단자(101b)의 적정 위치가 절곡되어 상기 패드부(101a) 및 내측부 리드단자(101b-1)가 대략 동일면을 구성하되 외측부 리드단자(101b-2) 보다 높게 단차지도록리드프레임(101)을 구성하는 단계와,
상기 리드프레임의 절곡부를 중심으로 좌우로 소정의 두께만큼 감싸고 적어도 상기 외측부 리드단자(101b-2)의 배면이 노출되고, 상기 내측부 리드단자(101b-1)의 상면이 노출되고, 상기 패드부(101a)의 상하면이 노출되도록 플라스틱 수지로 이루어진 패키지 베이스(106)를 구성하는 단계와,
상기 플라스틱 패키지 베이스(106)가 구성된 리드프레임의 패드부(101a)에 칩(102)을 실장하고, 상기 칩과 상기 리드프레임의 내측부 리드단자(101b-1) 사이에 와이어(103)를 결합하는 단계와,
상기 칩(102)과 와이어(103)를 보호하는 에어캐비티(105)를 구성하도록 상기 플라스틱 패키지 베이스(106)의 상면에서 상기 내측부 리드단자(101b-1)의 일부 영역에 걸쳐 기밀상태를 유지하도록 액상 에폭시(107)로 접합되는 플라스틱 수지의 보호캡(104)을 구성하는 단계와,
상기 플라스틱 보호캡(104)과 결합된 상기 패키지 베이스(106)의 내측부 공간에 상기 외측부 리드단자(101b-2)의 배면과 대략 같은 평면을 이루도록 에폭시(108)를 주입하여 상기 패드부(101a)에 형성된 관통홀(109)을 차폐하는 단계와,
상기 리드프레임의 외측 리드단자를 소정의 길이로 커팅하는 단계를 갖는다.
특히, 상기 에폭시(108) 주입은 리드단자의 배면을 상기 에폭시의 유리화 전이 온도(Tg) 근방으로 예열한 상태에서 실시한다.
즉, 본 발명은 패드부(101a) 주위로 부터 외측부으로 연설하는리드단자(101b)의 적정 위치가 절곡되어 상기 패드부(101a) 및 내측부 리드단자(101b-1)가 대략 동일면을 구성하되 외측부 리드단자(101b-2)보다 높게 단차지도록 구성되는 리드프레임(101)과, 상기 리드프레임의 패드부에 실장되는 칩(102)과, 상기 칩과 상기 리드단자를 연결하는 와이어(103)와, 상기 리드프레임의 하부에 성형되는 페키지 베이스(106)와, 상기 리드프레임의 상부에 부착되어 상기 와이어와 상기 칩 보호용 에어캐비티(105)를 형성하는 보호캡(104)을 구비하는 에어캐비티형 반도체패키지에 있어서,
상기 패키지 베이스(106)는 상기 리드단자(101b)의 절곡부를 중심으로 좌우로 소정의 두께만큼 감싸되, 적어도 상기 외측부 리드단자(101b-2)의 배면과 상기 내측부 리드단자(101b-1)의 상면이 노출되도록 구성되고,
상기 패키지 베이스로 감싸진 내측 테두리 영역은 에폭시 수지의 절연성 물질로 채워져 구성되고,
상기 보호캡(104)은 상기 패키지 베이스(106)의 상면에서 상기 내측부 리드단자(101b-1)의 일부 영역에 걸쳐 접착되도록 구성되되는 것을 특징으로 한다.
특히, 상기 리드프레임의 패드부(101a) 주위에는 적어도 1개 이상의 관통홀(109)이 상기 에어캐비티(105) 영역과 통하도록 형성되고, 상기 관통홀의 외부는 상기 에폭시 수지로 이루어진 절연물질에 의하여 차폐되도록 구성된다.
이하, 본 발명의 에어캐비티형 반도체패키지의 구성방법 및 작용 효과 등을 도 2내지 도 5를 참고하여 상세히 설명한다.
먼저, 도 3a과 같이 패드부(101a) 주위로 부터 외측으로 연설하는 도전성의리드단자(101b)의 중간부가 각각 절곡되어 상기 외측부 리드단자(101b-2)가 낮게 단차지도록 리드프레임(101)이 구성된다. 또 상기 상기 리드프레임의 패드부(101a)에는 추후 에어캐비티를 형성하는 공정에서 가열온도에 의하여 에어캐비티 내부 압력이 올라가는 것을 방지하기 위하여 관통홀(109)이 형성된다.
상기와 같이 리드프레임을 구성한 후, 도 3b와 같이 플라스틱 수지를 이용하여 상기 리드단자의 절곡부를 중심으로 좌우로 소정의 두께만큼 감싸고 상가 외측부 리드단자(101b-2)의 배면이 노출되고, 상기 내측부 리드단자(101b-1)이 상면이 노출되고, 상기 패드부(101a)의 상하면 및 관통홀(109)이 노출되도록 패키지 베이스(106)을 형성한다.
상기 패키지 베이스(106)는 패드부(101a)와 내측부 리드단자(101b-1)의 표면이 노출되는 상태로 그 패드부와 내측부 리드단자의 표면과 동일 평면을 구성한다.
상기 패키지 베이스(106)의 하부 구조는 도 3b의 배면 구조를 나타내고 있는 도 4에서와 같이 일체형의 원형의 둑 모양을 형성하고, 리드단자의 절곡부 즉, 내측부 리드단자(101b-1)와 외측부 리드단자(101b-2)의 경계부를 매몰하도록 두께 d로 형성된다. 그리고 패드부(101a)의 배면 및 관통홀(109)이 노출되도록 형성된다.
이어서, 상기 패키지 베이스(106)가 성형된 리드프레임의 패드부(101a) 표면에 칩(102)을 실장하고, 상기 칩(101)과 리드단자의 내측부 리드단자(101b-1)를 와이어(103)을 이용하여 본딩 결선한다.
이어서, 도 3d 및 도 5(도 3의 내부 구조를 나타내는 사시도)와 같이 패키지 베이스(106)의 표면 가장자리를 따라 액상 에폭시(107)를 도포한 후 플라스틱 수지로 이루어진 보호캡(104)을 덮어씌워 접착한다. 상기 패키지 베이스와 보호캡의 접착면은 모두 플라스틱 수지로 이루어지고 그 플라스틱 수지들이 액상 에폭시 수지에 의하여 접착되기 때문에, 종래의 구조 즉, 도 1의 플라스틱 수지의 보호캡과 이형질의 금속재질의 리드단자가 서로 접합된 구조와 비교하여 결합력이 강하고 기밀성이 유지되는 장점이 있다.
또한, 상기 패드부의 관통홀을 통하여 배기가 이루어짐으로 상기 보호캡의 들림을 방지하기 위하여 그 보호캡을 물리적으로 고정하는 과정을 생략할 수 있는 장점이 있다.
상기 보호캡(104)를 덮어 씌워 패키지 베이스(106)에 접착시키면 도 5의 내부 구조에서 보는 바와 같이 내부 공간에 종래 구조에 비하여 기밀성이 우수한 에어캐비티(105)가 형성된다. 상기 에어캐비티를 형성한 후 리드단자(101)의 배면을 에폭시 수지의 유리화 전이 온도 근방으로 가열시키고, 일정 온도로 유지되는 상태에서 패키지 베이스(106)의 하부에 형성된 둑 모양의 내측 공간에 절연성의 에폭시 수지(108)를 를 도포하여 경화 시키고, 그 에폭시 수지의 경화에 의하여 리드단자에 형성된 관통홀(109)이 차폐되고, 상기 에어캐비티는 외부와 완전히 차단된 밀폐상태로 된다.
상기와 같이 리드프레임을 충분히 예열한 상태에서 에폭시 수지를 도포하는 것은 관통홀을 통해 에어캐비티 내부의 공기를 충분히 배기함으로써 관통홀이 차폐되는 순간 에어캐비티 내부의 공기압의 증가를 완화하여 액상 에폭시 자체의 점도에 의한 장력만으로도 관통홀의 차폐 및 기밀상태를 유지할 수 있도록 하기 위한것이다.
즉, 에어캐비티의 내부 온도를 충분히 올려 에어캐비티 내부의 공기밀도를 낮게한 상태에서 순간적으로 에폭시 수지를 도포하여 관통홀의 입구를 차폐하면 에어캐비티 내부의 증가하는 공기압이 관통홀을 차폐하는 액상 에폭시 수지의 점성에 의한 장력을 이기지 못하므로 리드프레임을 예열하는 간단한 장치만으로도 봉합을 용이하게 할 수 있다.
본 발명은 리드단자의 절곡부를 기준으로 일정 두께만큼 감싸도록 패키지 베이스(106)를 구성함으로써, 종래의 금속 리드단자 면이 모두 노출되기 때문에 보호캡과 리드단자의 접합부가 잘 접착되지 않아서 발생하는 기밀성의 문제점을 개선할 수 있는 효과를 얻음과 동시에 상기 절곡부를 따라 수분침투의 경로가 될 수 있는 몰딩 수지와 리드의 계면을 연장함으로써 수분침투를 방지하여 제품의 신뢰성을 향상시킬 수 있다.
또, 종래 기술에서는 패키지 베이스 상부면으로 부터 외측부 리드단자가 배치되기 때문에 보드 실장을 위하여 외측부 리드단자를 절곡하여야 하는데, 이 과정에서 패키지 베이스 몸체와 에어캐비티의 봉합면에 손상이 가지 않도록 패키지 베이스로 부터 일정거리 만큼 절곡부를 이격시켜야 하기 때문에 보드 상의 실장 면적이 넓어진다. 이에 반하여 본 발명은 리드단자의 절곡부가 패키지 베이스 몸체 내에 매몰되고 외측부 리드단자(101b-2)가 패키지 베이스(106)의 저면부와 같은 면에위치하기 때문에 보드 상에 실장되는 패키지 면적을 줄일 수 있는 효과를 얻는다.
또한, 본 발명은 내측부 리드단자와 패드부의 상하면을 노출시키는 상태로 그 사이의 공간만을 매몰하므로 패키지 베이스(106) 성형시 리드프레임의 요부(내측부 리드단자의 상하면 및 패드부 상하면 등)를 몰드 다이의 상하로 압착하여 패키지 베이스의 성형 레진이 리드프레임의 표면에 번지는 것을 막아 칩과 와이어의 본딩을 방해하는 레진의 박막형성을 방지한다.
또한, 본 발명은 관통홀이 형성된 리드프레임을 미리 예열한 후 그 관통홀을 에폭시 수지로 차폐함으로 단순한 열판 형태의 가열장치만으로도 간단히 에어캐비티를 밀봉할 수 있는 장점이 있다.

Claims (8)

  1. 패드부 주위로 부터 외측으로 연설하는 리드단자의 적정 위치가 절곡되어 상기 패드부 및 리드단자의 내측부가 대략 동일면을 구성하되 상기 리드단자의 외측부보다 높게 단차지도록 구성되는 리드프레임과, 상기 리드프레임의 패드부에 실장되는 칩과, 상기 칩과 상기 리드단자를 연결하는 와이어와, 상기 리드프레임의 하부에 성형되는 패키지 베이스와, 상기 리드프레임의 상부에 부착되어 상기 와이어와 상기 칩 보호용 에어캐비티를 형성하는 보호캡을 구비하는 에어캐비티형 반도체패키지에 있어서,
    상기 패키지 베이스는 상기 리드프레임의 절곡부를 중심으로 좌우로 소정의 두께만큼 감싸되 적어도 상기 외측부 리드단자의 배면과 상기 내측부 리드단자의 상면이 노출되도록 구성되고,
    상기 패키지 베이스로 감싸여진 내측 테두리 영역은 절연성 물질로 채워져 구성되고,
    상기 보호캡은 상기 패키지 베이스의 상면에서 상기 내측 리드단자의 일부 영역에 걸쳐 접착되는 것을 특징으로 하는 에어캐비티형 반도체패키지.
  2. 제1항에 있어서,
    상기 패키지 베이스와 상기 보호캡은 동질의 플라스틱으로 이루어지는 것을특징으로 하는 에어캐비티형 반도체패키지.
  3. 제1항에 있어서,
    상기 리드프레임의 패드부 주위에는 적어도 1개 이상의 관통홀이 상기 에어캐비티 영역과 통하도록 형성되고, 상기 관통홀의 배면은 상기 절연성 물질에 의하여 차폐되도록 구성되는 것을 특징으로 하는 에어캐비티형 반도체패키지.
  4. 제3항에 있어서,
    상기 절연성 물질은 에폭시 수지로 구성되는 것을 특징으로 하는 에어캐비티형 반도체패키지.
  5. 적어도 1개이상의 관통홀을 갖는 패드부 주위로 부터 외측으로 연설하는 리드단자의 적정 위치가 절곡되어 상기 패드부 및 리드단자의 내측부가 대략 동일면을 구성하되 상기 리드단자의 외측부가 낮게 단차지도록 리드프레임을 구성하는 단계와,
    상기 리드프레임의 절곡부를 중심으로 좌우로 소정의 두께만큼 감싸고 적어도 상기 외측부 리드단자의 배면이 노출되고, 상기 내측부 리드단자의 상면이 노출되고, 상기 패드부의 상하면이 노출되도록 패키지 베이스를 구성하는 단계와,
    상기 패키지 베이스가 구성된 리드프레임의 패드부에 칩을 실장하고, 상기 칩과 상기 리드프레임의 내측부 리드단자 사이에 와이어를 결합하는 단계와,
    상기 칩과 와이어를 보호하는 에어캐비티를 구성하도록 상기 패키지 베이스의 상면에서 상기 내측부 리드단자의 일부 영역에 걸쳐 접합하는 보호캡을 구성하는 단계와,
    상기 보호캡과 결합된 상기 패키지 베이스의 내측 공간에 절연성 물질을 도포하여 적어도 상기 패드부에 형성된 관통홀을 차폐하는 단계와,
    상기 리드프레임의 외측부 리드단자를 소정의 길이로 커팅하는 단계를 갖는 것을 특징으로 하는 에어캐비티형 반도체패키지 제조방법.
  6. 제5항에 있어서,
    상기 패키지 베이스와 상기 보호캡은 동일의 플라스틱으로 형성되는 것을 특징으로 하는 에어캐비티형 반도체패키지 제조방법.
  7. 제5항에 있어서,
    상기 패키지 베이스의 내측 공간에 도포되는 절연성 물질은 에폭시 수지로 형성되는 것을 특징으로 하는 에어캐비티형 반도체패키지 제조방법.
  8. 제5항에 있어서,
    상기 절연성 물질의 도포는 상기 리드프레임을 상기 절연성 물질의 유리화 전이 온도로 예열한 상태에서 이루어지는 것을 특징으로 하는 에어캐비티형 반도체패키지 제조방법.
KR1019990056235A 1999-12-09 1999-12-09 에어캐비티형 반도체패키지 KR100344955B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990056235A KR100344955B1 (ko) 1999-12-09 1999-12-09 에어캐비티형 반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990056235A KR100344955B1 (ko) 1999-12-09 1999-12-09 에어캐비티형 반도체패키지

Publications (2)

Publication Number Publication Date
KR20010055142A true KR20010055142A (ko) 2001-07-04
KR100344955B1 KR100344955B1 (ko) 2002-07-20

Family

ID=19624611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990056235A KR100344955B1 (ko) 1999-12-09 1999-12-09 에어캐비티형 반도체패키지

Country Status (1)

Country Link
KR (1) KR100344955B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975335A (zh) * 2021-02-26 2022-08-30 三菱电机株式会社 半导体封装件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975335A (zh) * 2021-02-26 2022-08-30 三菱电机株式会社 半导体封装件

Also Published As

Publication number Publication date
KR100344955B1 (ko) 2002-07-20

Similar Documents

Publication Publication Date Title
US6509636B1 (en) Semiconductor package
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
CN111276588B (zh) 发光封装结构及其制造方法
KR100428271B1 (ko) 집적회로패키지와그제조방법
KR19990036925A (ko) 밀봉 수지부 내에 방열판을 내장한 반도체 패키지 및 그 제조방법
US9911628B2 (en) Semiconductor device leadframe
KR100781789B1 (ko) 전자장치 및 그 제조방법
KR100344955B1 (ko) 에어캐비티형 반도체패키지
US12113029B2 (en) Semiconductor device and manufacturing method thereof
KR100374683B1 (ko) 에어-캐비티형 패캐지 및 그 제조방법
JPH0745765A (ja) 樹脂封止型半導体装置の樹脂封止法
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JPH08236560A (ja) 半導体集積回路装置およびその製造方法
JPH11265956A (ja) キャビティ・パッケ―ジ
JP2002184884A (ja) 電子装置およびその製造方法
WO2001020644A2 (en) Method and apparatus for encapsulating semiconductor chips
JPH1168254A (ja) 光モジュール及び光モジュールの製造方法
KR100431182B1 (ko) 표면 탄성파 필터 칩 패키지 및 그 제조방법
JP2516712B2 (ja) 半導体装置の製造方法
KR100308899B1 (ko) 반도체패키지및그제조방법
JP2000174151A (ja) 半導体搭載基板の気密封止構造とその製造方法
JPH07130782A (ja) ヒートシンク付きパッケージ型半導体装置の製造方法
KR0132211Y1 (ko) 투명창을 갖는 반도체의 투명창 씰링장치
KR100451382B1 (ko) 플라스틱패키지의성형방법및그를성형하기위한반도체성형금형
JPH01248630A (ja) 樹脂封止用キャリアボード

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
N231 Notification of change of applicant
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080704

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee