KR20010054367A - 사이즈 조정 회로 보상 회로 - Google Patents

사이즈 조정 회로 보상 회로 Download PDF

Info

Publication number
KR20010054367A
KR20010054367A KR1019990055164A KR19990055164A KR20010054367A KR 20010054367 A KR20010054367 A KR 20010054367A KR 1019990055164 A KR1019990055164 A KR 1019990055164A KR 19990055164 A KR19990055164 A KR 19990055164A KR 20010054367 A KR20010054367 A KR 20010054367A
Authority
KR
South Korea
Prior art keywords
collector
transistor
circuit
processor
resistor
Prior art date
Application number
KR1019990055164A
Other languages
English (en)
Inventor
김경수
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990055164A priority Critical patent/KR20010054367A/ko
Publication of KR20010054367A publication Critical patent/KR20010054367A/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/223Controlling dimensions
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/04Deflection circuits ; Constructional details not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Details Of Television Scanning (AREA)

Abstract

본 발명은 모니터의 사이즈 조정 회로 보상 회로에 관한 것이다.
본 발명은 모니터의 사이즈 조정 회로에 있어서, FBT(30)의 ABL 단자에 컬렉터가 병렬 연결되고, 컬렉터에 접속된 R1을 통해 HV 프로세서(10)로 전압 신호를 인가시키는 Q1과, 컬렉터가 Q1의 컬렉터에 병렬 연결되고, 컬렉터에 접속된 R2를 통해 HV 프로세서(10)로 전압 신호를 인가시키는 Q2와, 컬렉터가 Q2의 컬렉터에 병렬 연결되고, 컬렉터에 접속된 R3를 통해 HV 프로세서(10)로 전압 신호를 인가시키는 Q3와, 컬렉터가 Q3의 컬렉터에 병렬 연결되고, 컬렉터에 접속된 R4를 통해 HV 프로세서(10)로 전압 신호를 인가시키는 Q4와, 서로 병렬 연결된 Q2와 Q3의 컬렉터 사이에 접속되는 R5, 및 HV 프로세서(10)로 인가되는 전압 신호를 안정화시키는 커패시터(C)로 구성되며,
이에 따라서, FBT(30)에 대하여 고압 회로와 수평 회로를 분리하지 않고서도 화면의 수평/수직 사이즈를 안정적으로 조정할 수 있는 모니터를 저렴한 가격으로 제작할 수 있다.

Description

사이즈 조정 회로 보상 회로 { COMPENSATING CIRCUIT OF A SIZE REGULATION CIRCUIT IN A MONITOR }
본 발명은 모니터의 사이즈 조정 회로에 관한 것이며, 보다 상세히는 모니터의 사이즈 조정 회로 보상 회로에 관한 것이다.
종래의 모니터 사이즈 조정 회로는 도 1에 도시된 바와 같이, HV 프로세서(10)의 P1 단자를 통해 수평/수직 사이즈 제어 신호가 출력된 후, 사이즈 컨트롤부(20)로 입력되면, 상기 사이즈 컨트롤부(20)는 모니터의 수평 주파수에 따른 사이즈 조정 모드를 미리 설정해 놓은 Cs 테이블(21)의 사이즈 조정 모드 중에서, 특정한 사이즈 조정 모드를 선택하고, 선택된 모드로 수평/수직 사이즈를 조정하기 위한 사이즈 조정 신호를 출력하여 고압 회로와 수평 회로가 함께 연결되어 있는 FBT(30; 플라이백 트랜스포머)의 ABL 단자로 인가시킨다.
특히, 상기 FBT(30)의 ABL 단자는 CRT 상에 디스플레이되는 화면의 콘트라스트, 브라이트니스를 변화시키기 위한 소정의 전류, 전압 신호를 출력한다.
그러나, 상기와 같이 FBT(30)의 ABL 단자로 수평/수직 사이즈를 조정하기 위한 사이즈 조정 신호를 인가시켜 화면의 수평 사이즈와 수직 사이즈를 조정하도록 된 종래의 사이즈 조정 회로는, 수평 주파수가 변할 때마다 화면의 콘트라스트, 브라이트니스를 변화시키기 위한 상기 FBT(30)의 ABL 단자의 출력 신호가 변동하므로, 안정된 상태로 화면의 수평/수직 사이즈를 조정하지 못하는 문제점이 있다.
즉, 화면의 콘트라스트, 브라이트니스를 변화시키기 위한 상기 ABL 단자의 출력 신호의 변동에 따라서 CRT에 디스플레이되는 화면의 수평/수직 사이즈가 불안정하게 조정되는 문제점이 있다.
따라서, 상기와 같은 문제점을 해결하기 위한 대안으로, 상기 고압 회로와 수평 회로가 함께 연결되어 있는 FBT(30)에 대하여, 고압 회로와 수평 회로를 분리하여 사용하는 방식이 제안되었다.
그러나, 상기와 같이 FBT(30)에 대하여, 고압 회로와 수평 회로를 분리하게 되면, 상기 사이즈 조정 회로에 의한 수평/수직 사이즈 조정이 안정되게 이루어지기는 하지만, 고압 회로와 수평 회로가 함께 연결되어 있는 FBT(30)의 ABL 단자에 사이즈 조정 신호를 인가시킬 때보다 모니터의 제품 가격이 상승하는 문제점이 있다.
따라서, 본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 고압 회로와 수평 회로가 함께 연결되어 있는 FBT의 ABL 단자에 사이즈 조정 신호를 인가시킬 때마다, 수평 주파수 변동에 따른 상기 ABL 단자의 출력 신호 레벨의 변화를 감지하여 상기 사이즈 컨트롤부로부터 출력되는 사이즈 조정 신호를 보상해 주도록 된 모니터의 사이즈 조정 회로의 보상 회로를 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위한 모니터의 사이즈 조정 회로 보상 회로는 HV 프로세서의 수평/수직 사이즈 제어 신호가 입력되면, 사이즈 컨트롤부가 Cs테이블에서 선택된 사이즈 조정 모드에 따라서 수평/수직 사이즈 조정 신호를 출력하여 고압 회로와 수평 회로가 함께 연결되어 있는 FBT의 ABL 단자로 인가시키는 모니터의 사이즈 조정 회로에 있어서, 상기 FBT의 ABL 단자에 컬렉터가 병렬 연결되고, 컬렉터에 접속된 저항을 통해 상기 HV 프로세서로 전압 신호를 인가시키는 제1 트랜지스터와, 컬렉터가 상기 제1 트랜지스터의 컬렉터에 병렬 연결되고, 컬렉터에 접속된 저항을 통해 상기 HV 프로세서로 전압 신호를 인가시키는 제2 트랜지스터와, 컬렉터가 상기 제2 트랜지스터의 컬렉터에 병렬 연결되고, 컬렉터에 접속된 저항을 통해 상기 HV 프로세서로 전압 신호를 인가시키는 제3 트랜지스터와, 컬렉터가 상기 제3 트랜지스터의 컬렉터에 병렬 연결되고, 컬렉터에 접속된 저항을 통해 상기 HV 프로세서로 전압 신호를 인가시키는 제4 트랜지스터와, 서로 병렬 연결된 상기 제2 트랜지스터와 제3 트랜지스터의 컬렉터 사이에 접속되는 저항, 및 상기 HV 프로세서로 인가되는 전압 신호를 안정화시키는 커패시터로 구성된다.
이에 따라서, 본 발명의 모니터의 사이즈 조정 회로 보상 회로는 상기 FBT에 대하여 고압 회로와 수평 회로를 분리하지 않고서도 화면의 수평/수직 사이즈를 안정적으로 조정할 수 있는 모니터를 저렴한 가격으로 제작할 수 있도록 되어 있다.
도 1은 종래의 모니터 사이즈 조정 회로를 도시한 구성도,
도 2는 본 발명에 따른 모니터의 사이즈 조정 회로 보상 회로를 도시한 구성도이다.
<도면의 주요 부분에 대한 부호의 설명>
10: HV 프로세서 20: 사이즈 컨트롤부
21: Cs 테이블 30: FBT
Q: 트랜지스터 R: 저항
C: 커패시터
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2를 참조하면, 본 발명에 따른 모니터의 사이즈 조정 회로에 있어서, HV프로세서(10)의 수평/수직 사이즈 제어 신호가 입력되면, 사이즈 컨트롤부(20)는 Cs 테이블(21)의 사이즈 조정 모드 중에서, 특정한 사이즈 조정 모드를 선택하고 선택된 모드로 수평/수직 사이즈를 조정하기 위한 사이즈 조정 신호를 출력하여 고압 회로와 수평 회로가 함께 연결되어 있는 FBT(30)의 ABL 단자로 인가시킨다.
제1 트랜지스터(Q1)는 상기 FBT(30)의 ABL 단자에 컬렉터가 병렬 연결되고, 컬렉터에 접속된 저항(R1)을 통해 상기 HV 프로세서(10)로 전압 신호를 인가시킨다.
제2 트랜지스터(Q2)는 컬렉터가 상기 Q1의 컬렉터에 병렬 연결되고, 컬렉터에 접속된 저항(R2)을 통해 상기 HV 프로세서(10)로 전압 신호를 인가시킨다.
제3 트랜지스터(Q3)는 컬렉터가 상기 Q2의 컬렉터에 병렬 연결되고, 컬렉터에 접속된 저항(R3)을 통해 상기 HV 프로세서(10)로 전압 신호를 인가시킨다.
제4 트랜지스터(Q4)는 컬렉터가 상기 Q3의 컬렉터에 병렬 연결되고, 컬렉터에 접속된 저항(R4)을 통해 상기 HV 프로세서(10)로 전압 신호를 인가시킨다.
저항(R5)는 서로 병렬 연결된 상기 Q2와 Q3의 컬렉터 사이에 접속된다.
커패시터(C)는 상기 HV 프로세서(10)로 인가되는 전압 신호를 안정화시킨다.
상기와 같은 구성에 의해서 본 발명에 따른 모니터의 사이즈 조정 회로 보상 회로는 다음과 같이 작동한다.
상기 제1 트랜지스터(Q1)와, 제2 트랜지스터(Q2)와, 제3 트랜지스터(Q3), 및제4 트랜지스터(Q4)는 모두 모니터의 MCU(도시하지 않음)로부터 출력되어 각각의 베이스로 입력되는 제어 신호에 의해 온/오프된다.
이때, 상기 MCU로부터 출력되는 MCU는 수평 주파수의 변동에 따라서 상기 제1 트랜지스터(Q1)와, 제2 트랜지스터(Q2)와, 제3 트랜지스터(Q3), 및 제4 트랜지스터(Q4)를 선택적으로 작동시킨다. 즉, 수평 주파수의 변동에 따라서 상기 제1 트랜지스터(Q1)와, 제2 트랜지스터(Q2)와, 제3 트랜지스터(Q3), 및 제4 트랜지스터(Q4) 중에서 어느 하나만을 선택하여 작동시키거나, 전부 또는 일부를 선택하여 작동시킨다.
상기와 같이 수평 주파수 변동에 따라서 소정의 제어 신호를 출력하는 상기 모니터의 MCU에 의해 상기 제1 트랜지스터(Q1)와, 제2 트랜지스터(Q2)와, 제3 트랜지스터(Q3), 및 제4 트랜지스터(Q4)가 온/오프되면, 상기 제1 트랜지스터(Q1)와, 제2 트랜지스터(Q2)와, 제3 트랜지스터(Q3), 및 제4 트랜지스터(Q4)의 각각의 컬렉터 출력단에 접속되어 있는 상기 저항 R1, R2, R3, R4, 및 상기 제2 트랜지스터(Q2)와 제3 트랜지스터(Q3)의 컬렉터 사이에 접속되어 있는 저항 R5에 의해 전압 분배되는 소정의 전압 신호가, 상기 커패시터(C)에 의해 안정화되어 상기 HV 프로세서(10)의 P2 단자로 입력된다.
상기와 같이 소정의 전압 신호가 상기 HV 프로세서(10)로 입력되면, 상기 HV 프로세서(10)는 수평 주파수가 변할 때마다 변동되는 상기 FBT(30)의 ABL 단자의출력 신호를 보상하기 위한 수평/수직 사이즈 제어 신호를 출력하여 상기 사이즈 컨트롤부(20)로 인가시킨다.
이에 따라서, 상기 사이즈 컨트롤부(20)는 수평 주파수 변동에 따른 상기 ABL 단자의 출력 신호 레벨의 변화를 보정할 수 있는 사이즈 조정 신호를 출력하므로, 화면의 수평/수직 사이즈가 안정된 상태로 조정된다.
상술한 바와 같이 본 발명에 따른 모니터의 사이즈 조정 회로 보상 회로는 고압 회로와 수평 회로가 함께 연결되어 있는 FBT의 ABL 단자에 사이즈 조정 신호를 인가시킬 때마다, 수평 주파수 변동에 따른 상기 ABL 단자의 출력 신호 레벨의 변화를 감지하여 상기 사이즈 컨트롤부로부터 출력되는 사이즈 조정 신호를 보상해 주도록 되어 있기 때문에, 상기 FBT에 대하여 고압 회로와 수평 회로를 분리하지 않고서도 화면의 수평/수직 사이즈를 안정적으로 조정할 수 있는 모니터를 저렴한 가격으로 제작할 수 있는 효과가 있다.
이상에서 설명한 것은 본 발명에 따른 모니터의 사이즈 조정 회로 보상 회로를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구의 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (1)

  1. HV 프로세서(10)의 수평/수직 사이즈 제어 신호가 입력되면, 사이즈 컨트롤부(20)가 Cs 테이블(21)에서 선택된 사이즈 조정 모드에 따라서 수평/수직 사이즈 조정 신호를 출력하여 고압 회로와 수평 회로가 함께 연결되어 있는 FBT(30)의 ABL 단자로 인가시키는 모니터의 사이즈 조정 회로에 있어서,
    상기 FBT(30)의 ABL 단자에 컬렉터가 병렬 연결되고, 컬렉터에 접속된 저항(R1)을 통해 상기 HV 프로세서(10)로 전압 신호를 인가시키는 제1 트랜지스터(Q1)와,
    컬렉터가 상기 Q1의 컬렉터에 병렬 연결되고, 컬렉터에 접속된 저항(R2)을 통해 상기 HV 프로세서(10)로 전압 신호를 인가시키는 제2 트랜지스터(Q2)와,
    컬렉터가 상기 Q2의 컬렉터에 병렬 연결되고, 컬렉터에 접속된 저항(R3)을 통해 상기 HV 프로세서(10)로 전압 신호를 인가시키는 제3 트랜지스터(Q3)와,
    컬렉터가 상기 Q3의 컬렉터에 병렬 연결되고, 컬렉터에 접속된 저항(R4)을 통해 상기 HV 프로세서(10)로 전압 신호를 인가시키는 제4 트랜지스터(Q4)와,
    서로 병렬 연결된 상기 Q2와 Q3의 컬렉터 사이에 접속되는 저항(R5), 및
    상기 HV 프로세서(10)로 인가되는 전압 신호를 안정화시키는 커패시터(C)
    로 구성되는 것을 특징으로 하는 모니터의 사이즈 조정 회로 보상 회로.
KR1019990055164A 1999-12-06 1999-12-06 사이즈 조정 회로 보상 회로 KR20010054367A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990055164A KR20010054367A (ko) 1999-12-06 1999-12-06 사이즈 조정 회로 보상 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990055164A KR20010054367A (ko) 1999-12-06 1999-12-06 사이즈 조정 회로 보상 회로

Publications (1)

Publication Number Publication Date
KR20010054367A true KR20010054367A (ko) 2001-07-02

Family

ID=19623741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990055164A KR20010054367A (ko) 1999-12-06 1999-12-06 사이즈 조정 회로 보상 회로

Country Status (1)

Country Link
KR (1) KR20010054367A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6987362B2 (en) 2003-07-03 2006-01-17 Samsung Electronics Co., Ltd. CRT display apparatus and control method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890005848U (ko) * 1987-08-31 1989-04-21 주식회사 금성사 모니터의 수직, 수평 사이즈 및 수평 직선성 자동 보정 회로
KR890015234U (ko) * 1987-12-31 1989-08-12 주식회사 금성사 모니터의 동기 신호 자동 절환 및 사이즈 조정회로
KR890007921Y1 (ko) * 1987-06-29 1989-11-10 배준집 터미널 블록
KR20000008654A (ko) * 1998-07-15 2000-02-07 윤종용 모니터의 수직 사이즈 제어 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890007921Y1 (ko) * 1987-06-29 1989-11-10 배준집 터미널 블록
KR890005848U (ko) * 1987-08-31 1989-04-21 주식회사 금성사 모니터의 수직, 수평 사이즈 및 수평 직선성 자동 보정 회로
KR890015234U (ko) * 1987-12-31 1989-08-12 주식회사 금성사 모니터의 동기 신호 자동 절환 및 사이즈 조정회로
KR20000008654A (ko) * 1998-07-15 2000-02-07 윤종용 모니터의 수직 사이즈 제어 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6987362B2 (en) 2003-07-03 2006-01-17 Samsung Electronics Co., Ltd. CRT display apparatus and control method thereof

Similar Documents

Publication Publication Date Title
KR20010054367A (ko) 사이즈 조정 회로 보상 회로
JPH07105899B2 (ja) デジタル・ビデオ信号処理装置
KR200158543Y1 (ko) 모니터의 화면크기변화 보상회로
KR950001802Y1 (ko) 다중동기 모니터의 수평직선성 보정회로
KR0160236B1 (ko) 영상표시기기의 화면 상하부 코너 왜곡보정 장치
KR100299171B1 (ko) 모니터의 백 라스터 휘도 조절 회로
KR0137063Y1 (ko) 영상표시기기의 코너 핀쿠션 왜곡보정 제어회로
KR930007244Y1 (ko) 화면의 왜곡 보상회로
KR940001389Y1 (ko) 고압 레귤레이션 및 상하 핀쿠션 보상회로
KR890003432Y1 (ko) 문자표시를 위한 디스플레이 공용회로
KR100254766B1 (ko) 마이컴을 이용한 비디오 입력레벨 선택회로
KR0130157B1 (ko) 모니터의 프리 런닝 주파수 제어 회로
KR910005335Y1 (ko) 다중 동기방식 칼라모니터의 수평폭 보상회로
KR0178183B1 (ko) 클램프 신호 생성 동작 제어방법
KR100312491B1 (ko) 수평 및 수직사이즈 레귤레이션 보정회로
KR200187011Y1 (ko) 디스플레이 장치의 자동전류제한회로
JPH0744133Y2 (ja) 黒レベル設定回路
KR100362151B1 (ko) 모니터의 고압편차 보정회로
KR200143628Y1 (ko) 영상표시기기의 수평사이즈 보정회로
KR0140639Y1 (ko) 수평모드의 화면비에 따른 화면밝기 조절회로
KR0134210Y1 (ko) 칼라 모니터의 보상회로
KR100254250B1 (ko) 클램프 레벨 조정 회로 및 방법
KR0178903B1 (ko) 모니터의 핀쿠션 변동 방지회로
JPH07222030A (ja) 映像信号処理装置及び表示装置
JPH0614338A (ja) Crt駆動装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee