KR20010051900A - 전력 스위치로 사용하기 위한 ＳｉＣ ＮＭＯＳＦＥＴ 및그 제조 방법 - Google Patents
전력 스위치로 사용하기 위한 ＳｉＣ ＮＭＯＳＦＥＴ 및그 제조 방법 Download PDFInfo
- Publication number
- KR20010051900A KR20010051900A KR1020000070032A KR20000070032A KR20010051900A KR 20010051900 A KR20010051900 A KR 20010051900A KR 1020000070032 A KR1020000070032 A KR 1020000070032A KR 20000070032 A KR20000070032 A KR 20000070032A KR 20010051900 A KR20010051900 A KR 20010051900A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- silicon carbide
- carbide layer
- substrate
- mosfet
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 96
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims description 56
- 230000015556 catabolic process Effects 0.000 claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- 239000012535 impurity Substances 0.000 claims description 25
- 238000002955 isolation Methods 0.000 claims description 15
- 229910044991 metal oxide Inorganic materials 0.000 claims description 15
- 150000004706 metal oxides Chemical class 0.000 claims description 14
- 238000004804 winding Methods 0.000 claims description 12
- 230000005669 field effect Effects 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 19
- 230000015572 biosynthetic process Effects 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229940000488 arsenic acid Drugs 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000005291 magnetic effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- -1 silicon carbide metal oxide Chemical class 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
반도체 웨이퍼의 기판 위에 형성된 래터럴 금속-산화물 반도체 전계 효과 트랜지스터(MOSFET), 그 제조 방법 및 MOSFET 또는 그 방법을 통합하는 반도체 장치. 한 실시예에서, 상기 MOSFET은 기판 위 또는 내에 위치되는 실리콘 탄화물층, 실리콘 탄화물층 위에 형성된 게이트를 포함한다. 상기 MOSFET은 게이트와 접촉하여 실리콘 탄화물층 내에 위치되는 소스 및 드레인 영역, 상기 MOSFET의 항복 전압을 증가시키는 상기 실리콘 탄화물층을 더 포함한다.
Description
본 발명은 일반적으로, 반도체 제조, 더 명확하게, 높은 항복 전압(breakdown voltage)을 갖는 실리콘 탄화물 금속 산화물 반도체 전계 효과 트랜지스터(Sic MOSFET), 그 제조 방법 및 Sic MOSFET을 통합하는 반도체 장치 또는 그 제조 방법을 가리킨다.
전력 변환기는 입력 전압 파형을 지정된 출력 전압 파형으로 변환하는 전력 처리 회로이다. 안정되고 통제된 출력을 요구하는 많은 응용에서, 스위치 모드 전력 변환기는 종종 유익하게 사용된다. 스위치 모드 전력 변환기는 일반적으로 인버터, 인버터에 연결된 1차 와인딩을 갖는 변압기(transformer), 변압기의 2차 와인딩에 연결된 출력 정류기(rectifier), 출력 필터 및 제어기를 포함한다. 인버터는 일반적으로 입력 전압을 변압기와 교차하여 응용되는 스위치 전압으로 변환하는 전계 효과 트랜지스터(FET)와 같은 전력 스위치를 포함한다. 변압기는 전압을 다른 값으로 변압하고, 출력 회로는 변환기의 출력에서 요구되는 전압을 발생시킨다. 출력 필터는 전형적으로 인덕터(inductor) 및 출력 캐패시터를 포함한다. 출력 캐패시터는 부하로 전달하기 위한 출력 전압을 스무징(smooth)하고, 여과(filter)한다.
많은 전력 변환기 응용에서, 출력 전압 요구 및 그것에 의해 전력 스위치의 요구를 조종하는 전압은 크다. 종래의 실리콘 반도체 웨이퍼에서, 가능 전력을 조종하는 큰 전압은 본래부터 소스와 드레인의 근접함으로 인하여 측면으로 구성된 FET를 얻기 어렵다. 그 때문에 배열(arrangement)은 장치에 대한 항복 전압의 요구되는 값 보다 더 낮은 값을 초래한다. 이것은 종종 수직 장치 금속 산화물 반도체 FET(VDMOSFET)로 불리는 전력 스위치의 사용을 필요로 한다. VDMOSFET는 드레인과 소스 사이에 수직으로 매립된 게이트와 함께 드레인이 장치의 바닥에 위치되고, 소스가 위에 위치되도록 구성된다. 이러한 수직 배열은 VDMOSFET이 더 큰 항복 전압에 도달하도록 하고, 그러므로, VDMOSFET이 종래의 실리콘 반도체 웨이퍼 기술을 사용하는 동안 더 큰 동작 전압을 수용하도록 한다.
공교롭게도, VDMOSFET은 VDMOSFET이 스위치로 사용될 때, 중요하게 되는 더 큰 고유의 온-저항(on-resistance)을 갖고, 또한 더 큰 고유의 정전 용량(capacitance)을 갖는다. 더 큰 온-저항 및 정전 용량은 부분적으로, 소스 및 드레인의 증가된 분리 및 더 큰 항복 전압과 동작 전압 가능 전력을 획득하는데 필요한 부가된 층에 적당하다. VDMOSFET의 더 큰 온-저항은 VDMOSFET에 의해 제공된 손실을 증가시키고, 그 때문에 VDMOSFET를 사용하는 전력 변환기의 전체 효율을 감소시킬 수 있다. 또한, 추가된 정전 용량은 스위치 속도를 감소시키고, 또한, 그로 인해 스위치 손실을 증가시킬 수 있다.
또 다른 문제는 훨씬 더 작은 장치 크기 및 훨씬 더 큰 패킹 밀도에 대한 그런 전자 장치의 일반적 경향으로부터 일어난다. VDMOSFET의 크기가 계속해서 줄어들고, 장치 패킹 밀도가 증가함에 따라, 2개의 인접한 P 웰(wells) 사이의 수직 영역의 접합 전계 효과 트랜지스터 저항은 또한 증가하고, 그 때문에 장치의 수행은 휠씬 더 억제된다. 따라서, 그러한 전력 변환기에서 VDMOSFET의 사용은 실질적으로 이러한 물리적 제한 때문에 가까운 미래에 실질적으로 제한될 수 있다.
따라서, 이 기술에 필요한 것은 스위치로서 낮은 온-저항을 나타내는 반면 이로운 항복 전압 특성을 제공하는 MOSFET이다.
도 1은 본 발명의 원리에 따라 구성된 래터럴(lateral) MOSFET의 한 실시예를 포함하는 반도체 웨이퍼를 도시한 도면.
도 2a는 제조의 중간 단계에서 본 발명에 의해 커버되는 MOSFET 단면도.
도 2b는 이어지는 제조의 중간 단계에서 도 2a의 MOSFET의 단면도.
도 2c는 이어지는 제조의 중간 단계에서 도 2b의 MOSFET의 단면도.
도 2d는 이어지는 제조의 중간 단계에서 도 2c의 MOSFET의 단면도.
도 2e는 본 발명에 의해 커버되는 MOSFET의 다른 실시예의 단면도.
도 2f는 본 발명에 의해 커버되는 MOSFET의 다른 실시에의 단면도.
도 3a는 본 발명의 원리에 따라 구성된 실리콘 탄화물 래터럴 MOSFET 및 CMOS 장치를 사용하는 통합된 구조를 도시하는 반도체 웨이퍼의 실시예를 도시한 도면.
도 3b는 본 발명의 원리에 따라 구성된 실리콘 탄화물 래터럴 MOSFET 및 CMOS 장치를 사용하고, 그 안에 결합된 절연체를 갖는 통합된 구조를 도시한 반도체 웨이퍼의 다른 실시예를 도시한 도면.
도 4는 상술한 MOSFET 및 CMOS 장치가 결합될 수 있는 전력 변환기의 개략도.
* 도면의 주요부분에 대한 부호의 설명 *
107; 래터럴 MOSFET 110; 실리콘 탄화물층
115; 게이트 산화물층 121; 게이트 구조
125; 소스 130; 드레인 영역
210; 실리콘 탄화물층 240; 절연층
334,345; CMOS 장치 400; 전력 변환기
선행 기술의 상술한 결함을 처리하기 위해, 본 발명은 반도체 웨이퍼의 기판 내에 또는 위에 형성된 래터럴 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET), 그 제조 방법, 및 MOSFET 또는 그 방법을 결합하는 반도체 장치를 제공한다. 한 실시예에서, MOSFET은 실리콘 탄화물층 위에 형성되는 게이트를 갖는 기판 위에 또는 내에, 양호하게는 바로 위에, 위치되는 실리콘 탄화물층을 포함한다. 소스 및 드레인 영역은 실리콘 탄화물층에 위치되고, 게이트로부터 측면으로 오프셋된다. 양호한 실시예에서, 실리콘 탄화물은 실리콘의 항복 전계(field) 보다 더 큰 항복 전계를 갖는다. 예컨대, 특히 이로운 한 실시예에서, 실리콘 탄화물이 대량 도핑된 p-n 접합의 항복 전압은 적어도 약 10 볼트이다.
본 발명은 그러므로 MOSFET의 항복 전압을 증가시키는 래터럴 MOSFET 장치에 실리콘 탄화물을 사용하는 폭넓은 개념을 도입한다. 항복 전압은 MOSFET 장치를 위한 응용 범위에 영향을 주는 임계 파라미터(critical parameter)이다. 항복 전압은 전력 변환기와 같은 전력 관련 응용에서, 스위치로 사용되는 MOSFET 장치에 특히 중요하다. 스위치로서의 온-저항이 본래부터 수직 구조 장치 보다 더 낮기 때문에, 래터럴 MOSFET 장치는, 특히 전력 응용 실시예에서, 부가적인 장점을 제공한다. 본래부터 더 낮은 온-저항은 전력 변환기의 효율을 높이고, 다른 스위칭 장치가 래터럴 MOSFET을 사용하게 한다. 또한 동일한 반도체 웨이퍼 상에 통합 실리콘 탄화물 래터럴 MOSFET 장치 및 상보 금속 산화물 반도체(CMOS) 장치에 대한 성능은 전원이 그 부하 회로에 근접하여 위치되게 한다.
MOSFET의 소스 및 드레인 영역은 양호하게 N형 불순물과 도핑되고, 양호하게 P형 불순물과 도핑되는 튜브(tub)에 형성된다.
다른 실시예에서, MOSFET은 매립된(buried) 산화물층을 더 포함한다. 매립된 산화물층은 기판 내에 형성될 수 있다. 그러나, 한 이로운 실시예에서, 그것은 기판 내에 형성된다. 게이트 및 기판은 각각 폴리실리콘, 및 실리콘과 같은 종래의 물질로 구성될 수 있다. 실리콘 탄화물이 실리콘 기판 위에 형성되는 실시예에서, 3C 실리콘 탄화물 구조가 형성된다. 또 다른 실시예에서, MOSFET은, 어떤 실시예에서, 전력 변환기를 위한 드라이브 제어기를 형성할 수 있는 CMOS 장치를 포함하는 반도체 웨이퍼 위에 형성된다.
본 발명에 의해 제공되는 MOSFET 장치는 다양하게 이용할 수 있다. 특히 유용한 한 응용은 MOSFET이 전력 변환기의 전력 트레인에 사용되는 전력 스위치이다.
본 발명의 다른 특징은 반도체 웨이퍼의 기판 위 또는 내에 래터럴 MOSFET을 형성하는 방법을 제공한다. 한 실시예에서, 상기 방법은 기판 위에 실리콘 탄화물층을 형성하는 단계, 실리콘 탄화물층 위에 게이트를 형성하는 단계, 및 게이트로부터 측면으로 오프셋된 실리콘 탄화물층 내에 소스 및 드레인 영역을 형성하는 단계를 포함한다. 상기 수단은 약 1200℃에서 소스 및 드레인 영역을 어닐링(annealing)하는 단계를 더 포함할 수 있다.
상기 장치의 경우와 같이, 상기 방법은 또한 기판 내에 매립된 산화물층을 형성하는 단계를 포함할 수 있다. 그러나, 양호한 실시예에서, 매립된 산화물층은 기판 내에 형성된다. 더욱이 소스 및 드레인 영역을 형성하는 단계는 N형 불순물을 P형 불순물로 도핑될 수 있는 실리콘 탄화물층으로 주입하는 단계를 포함할 수 있다.
양호한 실시예에서, 실리콘 탄화물층은 실리콘 기판이 될 수 있는 상기 기판 위에 형성된다. 그러한 실시예에서, 3C 실리콘 탄화물층은 형성될 수 있다.
다른 실시예에서, 상기 방법은 전력 스위치로 MOSFET을 구성하는 단계 및 상기 MOSFET을 전력 변환기로 통합하는 단계를 포함한다.
다른 특징에서, 본 발명은 절연 변압기, 절연 변압기의 1차 와인딩(winding)에 연결된 1차 사이드 전력 스위치 및 절연 변압기의 2차 와인딩에 연결된 2차 사이드 전력 스위치를 포함하는 전력 변환기를 제공한다. 전력 변환기에 사용된 임의의 스위치가 본 발명에 의해 제공된 래터럴 MOSFET을 포함할 수 있다는 것은 이해되어야한다. 전력 변환기는 2차 사이드 전력 스위치에 연결된 드라이브 회로를 더 포함한다. 드라이브 회로는 실리콘 기판 위에 형성된 CMOS 장치를 양호하게 포함하고, MOSFET의 항복 전압 보다 더 낮은 동작 전압을 갖는다. 2차 사이드 전력 스위치에 연결된 출력 인덕터(inductor) 및 출력 인덕터에 연결된 출력 캐패시터는 또한 전력 변환기의 부분으로 형성된다.
전력 변환기로 통합된 MOSFET은 기판 위 또는 내에 위치된 실리콘 탄화물층, 실리콘 탄화물층 위에 형성된 게이트, 및 실리콘 탄화물층 내에 위치되고 게이트로부터 측면으로 오프셋된 소스와 드레인 영역을 양호하게 포함한다. 그러한 실시예에서, 항복 전압이 약 10 볼트에서 30 볼트 범위인 반면에, 동작 전압은 약 3 볼트에서 5 볼트의 범위일 수 있다.
앞의 실시예와 같이, MOSFET은 기판 내에 위치되는 매립된 산화물층을 더 포함할 수 있다. 또한, 소스 및 드레인 영역이 형성되는 튜브가 P형 불순물로 도핑되는 반면 소스 및 드레인 영역은 N형 불순물로 도핑될 수 있다. 실리콘이 실리콘 기판 위에 형성되는 실시예에서, 3C 실리콘 탄화물은 형성된다.
또 다른 특징에서, 본 발명은 전력 변환기를 형성하는 방법을 제공한다. 양호한 실시예에서, 상기 방법은 절연 변압기를 형성하는 단계, 절연 변압기의 1차 와인딩에 연결된 1차 전력 스위치를 형성하는 단계 및 절연 변압기의 2차 와인딩에 연결된 2차 전력 스위치를 형성하는 단계를 포함한다. 전력 변환기에 사용되는 임의의 스위치가 본 발명에 의해 제공되는 래터럴 MOSFET일 수 있다는 것은 이해되어야 한다. 상기 방법은 실리콘 기판 위에 형성된 CMOS 장치를 포함하고, 동작 전압을 갖는 2차 사이드 전력 스위치에 연결된 드라이브 회로를 형성하는 단계, 여기서 MOSFET은 CMOS 장치의 동작 전압 보다 더 높은 항복 전압을 갖으며, 2차 사이드 전력 스위치에 연결된 출력 인덕터를 형성하는 단계와, 출력 인덕터에 연결된 출력 캐패시터, 2차 사이드 전력 스위치를 형성하는 단계를 더 포함한다.
이 특정한 방법의 다른 특징은 약 1200℃에서 소스 및 드레인 영역을 어닐링하는 단계를 포함하고, 화학적 기상 증착(chemical vapor deposition)을 사용하는 실리콘 탄화물층 위에 산화물층을 형성하는 단계를 또한 포함할 수 있다. 산화물층은 약 950℃에서 양호하게 어닐링된다.
앞에서는 이 기술에 숙련된 자들이 다음의 본 발명의 상세한 설명을 더 잘 이해할 수 있도록 본 발명의 양호하고 선택적인 특성을 더 폭넓게 약술하였다. 본 발명의 청구항의 주제를 형성하는 본 발명의 추가적인 특성은 이후에 설명될 것이다. 이 기술에 숙련된 자들은 그들이 본 발명의 동일한 목적을 수행하기 위해 다른 구조를 변형하거나, 디자인하는 기초로서 기재된 개념 및 구체적인 실시예를 쉽게 사용할 수 있음을 인식해야 한다. 이 기술에 숙련된 자들은 또한 그러한 상응하는 구성이 가장 넓은 형태로 본 발명의 범위와 본질로부터 벗어나지 않았음을 인식해야 한다.
본 발명의 더 완벽한 이해를 위하여, 참조는 첨부한 도면과 연결하여 제공된 다음의 설명에서 이루어진다.
처음에 도 1을 참조하면, 본 발명의 원리에 따라 구성된 래터럴(lateral) MOSFET(107)의 한 실시예를 포함하는 반도체 웨이퍼(100)가 도시된다. 반도체 웨이퍼(100)는 기판(105) 및 기판(105) 위에 형성된 래터럴 MOSFET(107)을 포함한다. 본 실시예에 있어서, 래터럴 MOSFET(107)은 기판 위에 위치하는 실리콘 탄화물층(110)을 포함한다. 래터럴 MOSFET은 게이트(121)를 갖는다. 게이트(121)는 실리콘 탄화물층(110) 위에 형성된 게이트 산화물층(115) 위에 게이트 층(120)을 갖도록 형성된다. 소스 및 드레인 영역(각각 125, 130)은 통상적으로 실리콘 탄화물층(110) 내에 형성된다. 소스 및 드레인 영역(125, 130)은 도시된 것과 같이 게이트로부터 측면으로 오프셋되고, 게이트(121)와 접촉하고 있다.
도시된 실시예에 있어서, 기판(105) 및 실리콘 탄화물층(110)은 알루미늄 또는 붕소와 같은 P형 불순물이 도핑된다(doped). 게이트 구조(121)는 양호하게 종래의 디자인과 같고, 종래의 처리에 의해 형성되고, 실리콘 2 산화물 게이트 신화물로 형성된 폴리-실리콘 게이트를 포함할 수 있다. 소스 및 드레인 영역(125, 130)은 도시된 것과 같이 통상적으로 실리콘 탄화물층(110) 내에 주입된다. 소스 및 드레인 영역(125, 130)은 질소, 비소, 또는 인산과 같은 N형 불순물이 도핑된다. 물론, 다른 물질도 N형 불순물 또는 P형 불순물로 사용될 수 있다.
본 발명은, 그러므로, 래터럴 MOSFET(107)의 항복 전압을 증가시키는 래터럴 MOSFET(107) 내의 실리콘 탄화물을 사용한다. 래터럴 MOSFET(107)의 항복 전압은 전형적으로 약 10 볼트에서 30 볼트 또는 그 이상의 범위에 있다. 항복 전압의 이 범위는 응용되는 실리콘 탄화물층(110)의 도핑 파라미터 및 게이트 평면(geometry)의 크기에 의해 결정된다. 래터럴 MOSFET(107)의 항복 전압은 전형적으로 반도체 웨이퍼(100) 내에 또한 사용될 CMOS와 같은 다른 통상적으로 형성된 장치에 의해 결정된 동작 전압 위에 실질적으로 존재하도록 선택된다.
항복 전압은 래터럴 MOSFET(107)에 대한 응용 범위에 영향을 주는 임계 파라미터이다. 특히 중요한 응용은 래터럴 MOSFET(107)이 전력 변환기와 같은 전력 관련 응용에서, 스위치로서 사용되는 본 발명의 한 실시예를 포함한다. 래터럴 MOSFET(107)은 더 높은 항복 전압과 함께 부가적인 장점을 제공한다. MOSFET(107)의 총 온-저항은, 스위치로 사용될 때, 수직적 구조 장치 또는 동일한 항복 전압에 대하여 실리콘 상의 래터럴 장치와 연관된 총 저항 보다 본래부터 더 낮다. MOSFET(107)의 온-저항은 전형적으로 소스(125)와 드레인(130) 사이의 적절한 채널 저항(종종 지명된 RCH)으로 구성된다. 본래부터 더 낮은 온-저항은 전형적인 수직 구조 장치 및 다른 스위칭 응용과 비교된 전력 스위치로서 래터럴 MOSFET(107)의 효율을 상승시킨다.
도시되고, 언급된 선택적인 실시예에 있어서, 래터럴 MOSFET(107)과 CMOS 장치를 반도체 웨이퍼(100)로 통합하는 성능은 전원이 그들의 부하 회로(load circuits)에 근접하여 위치되도록 한다. 이러한 성능은, 그것이 반도체 웨이퍼(100) 상에 수용되는 다른 동작 전압을 갖는 CMOS 장치의 그룹을 위한 다양한 전력 요구를 허가하기 때문에, 매우 유용하다. 동일한 동작 전압을 갖는 CMOS 장치의 그룹을 위한 분리 전원은 그룹이 전기적으로 더 잘 절연되도록 하고, 그것에 의해 반도체 웨이퍼(100) 위의 고유 노이즈 간섭을 줄이고, 억제(contain)하도록 한다.
지금 도 2a 내지 2d를 돌아보면, 도시된 것은 다양한 제조 단계에서 본 발명에 의해 커버되는 MOSFET(200)의 단면도이다. 도 2a에 있어서, 도시된 것은 기판(205) 및 실리콘 탄화물층(210)이다. 실리콘 탄화물층(210)은 알루미늄 또는 붕소와 같은 P형 불순물의 앞에서 3차원 결정질 실리콘 탄화물을 성장시키므로써 기판(205) 위에 형성되고, 그것에 의해 그 이상의 주입을 위한 튜브(tub)가 형성된다. 양호한 실시예에 있어서, 실리콘 탄화물층(210)의 증착(deposit)은 소스 가스인 트라이메소이실레인(trimethoisillane)과 함께 약 900℃의 온도에서 석영 반응 튜브 내에서 수행될 수 있거나, 다른 종래의 방법을 사용할 수 있다. 상술한 바와 같이, 실리콘 탄화물층(110)은 선행 기술의 물질보다, 훨씬 더 높은 항복 전계(breakdown field)를 제공하는 실리콘과 같은, 뛰어난 장점을 제공한다. 더욱이, 그 구성 때문에, MOSFET은 NMOS 장치와 같이 수행할 수 있지만, 전형적인 NMOS 장치 보다 훨씬 더 높은 전압을 막을 수 있다. 이러한 특징은 MOSFET이 전력 변환기와 같은 높은 항복 전압을 요구하는 다양한 기술에 대한 응용과 함께 CMOS 장치로 쉽게 통합될 수 있도록 한다.
실리콘 탄화물층(210)의 형성을 따르면, 포토레지스트층(215)은 통상적으로 실리콘 탄화물층 위에 증착되고,도 2b에 도시된 것처럼 패턴화된다. 도 2c는 실리콘 탄화물층(210)의 불필요한 부분이 통상적으로 에칭되고, 포토레지스트층(215)이 제거되는 MOSFET(200)을 도시하며, 그것에 의해 실리콘 탄화물 래터럴 MOSFET을 위한 영역을 정의한다.
도 2d는 소스(225) 및 드레인(230)이 N형 불순물을 실리콘 탄화물층(210)으로 주입하므로써 형성되는 MOSFET(200)을 도시한다. N형 불순물은 양호하게 인(phosphorous)을 함유한다. 물론, 질소 또는 다른 N형 불순물은 적당하게 사용될 수 있다. 소스(225) 및 드레인(230) 영역은 이어서 불순물을 활성화시키도록 약 1200℃에서 어닐링된다. 실리콘 탄화물 베이스는 따라서 높은 항복 전압을 요구하는 장치에 사용하기에 적당한 래터럴 MOSFET(107)이 이어서 형성되도록 제공된다.
도 2e는 MOSFET 장치(200)가 그 안에 형성된 절연층(240)을 갖는 기판 위에 형성될 수 있는 또 다른 실시예를 도시한다. 상기 실시예는 매립된(buried) 산화물층 또는 실리콘 상의 절연체로서 전형적으로 공지되었다. 절연층(240)은 통상적으로 실리콘 탄화물층(210)의 형성에 앞서 형성된다. 절연층(240)은 통합된 회로 장치에 존재하는 전체 와류 정전 용량(parasitic capacitance)을 줄이는 장점을 제공한다.
도 2f는 MOSFET 장치가 그 안에 형성된 절연층(240)을 갖는 기판(205) 내에서 형성될 수 있는 또 다른 실시예를 도시하고, 상기 실시예는 도 2e에서 설명되었다. 이러한 실시예에 있어서, 실리콘 트렌치(trench)(209)는 통상적으로 실리콘 탄화물층(210)의 형성에 앞서 기판(205) 내에 형성된다. 실리콘 탄화물층(210)은 이어서 실리콘 트렌치(209) 내에 증착된다. 물론, 본 발명의 다른 실시예는 절연층(240)을 갖지 않는 기판 내에서 실리콘 트렌치(209) 및 실리콘 탄화물층(210)을 형성할 수 있다. 실리콘 탄화물층(210)의 형성을 따르면, 게이트는 다른 실시예를 위해 본 명세서에 설명된 방법으로 실리콘 탄화물층(210) 위에 형성된다.
지금 도 3a를 돌아보면, 도시된 것은 본 발명의 원리에 따라 구성된 실리콘 CMOS 장치(334, 345) 및 실리콘 탄화물 래터럴 MOSFET(307)을 사용하는 통합된 구조를 도시하는 반도체 웨이퍼의 한 실시예이다. 이 특정한 실시예에 있어서, 반도체 웨이퍼(300)는 그 위에 형성된, 본 발명에 의해 제공되는 것과 같이, 제 1 및 제 2 CMOS 장치(334, 345) 및 실리콘 탄화물 래터럴 MOSFET(307)을 갖는 P형 도핑된 실리콘 기판(305)을 포함한다. 제 1 CMOS 장치(334)는 PMOS 트랜지스터이고, 제 2 CMOS 장치(345)는 NMOS 트랜지스터이며, 모두 종래의 디자인이고, 종래의 처리에 의해 형성된다. 이와 같이, 제 1 CMOS 장치(334)는 N 도핑된(doped) 튜브(tub) 영역(335), 게이트(338), 및 게이트(338)와 접촉하여 P 도핑된 소스와 드레인 영역(336, 339)을 포함한다. 제 2 CMOS 장치(345)는 P 도핑된 튜브 영역(340), 게이트(343) 및 게이트(343)와 접촉하여 N 도핑된 소스와 드레인 영역(341, 344)을 포함한다. 이 특정한 실시예에서, 실리콘 탄화물 래터럴 MOSFET(307)은, P형 불순물, 게이트(321) 및 게이트(321)와 접촉하여 N 도핑된 소스와 드레인 영역(325, 330)을 함유하는 실리콘 탄화물층을 포함한다. 게이트(338, 343 및 321)는 실리콘 2 산화물과 같은 게이트 산화물 위에 형성된 폴리-실리콘이다.
이 특정한 구성에서, 래터럴 MOSFET(307)은 약 10 볼트에서 30 볼트 또는 그 이상의 항복 전압을 가질 수 있고, 그것은 실질적으로 제 1 및 제 2 CMOS 장치(334, 345)를 위한 약 3 볼트에서 5 볼트의 동작 전압 보다 더 높다. 도시된 실시예에서, 래터럴 MOSFET(307)은 전력 변환기 내에 전력 스위치로서 사용될 수 있다. 본 발명의 이러한 특징은 뒤에 좀 더 상세하게 설명된다.
반도체 웨이퍼(300)를 구성하기 위한 방법은 뒤에 정의되는 실리콘 탄화물층 게이트 레벨까지, 실리콘 탄화물 래터럴 MOSFET(307)을 구성하기 위해 도 2a 내지 2d에 도시된 것과 같이 도면을 통합한다. 한번 실리콘 탄화물층(310)이 구성되면, 제 1 및 제 2 CMOS 장치(334, 345)는 이어서 다음에 정의될 저항 접촉(ohmic contacts)까지 기판(305) 위에 통상적으로 구성된다. CMOS 장치(334, 345)의 형성에 따르면, 플라즈마 강화된 테트라에틸 오소실리시에이트 산화물(plasma enhanced teraethyl orthosilciate oxide)(PETEOS)층(346)은 통상적으로 MOSFET(307) 게이트 산화물 및 게이트 형성 처리로부터 그것들을 절연하도록 CMOS 장치(334, 345) 위에 증착된다. MOSFET(307) 게이트 산화물층은 먼저 950℃ re-ox 어닐링에 따라 증착된다. 이어서, 폴리실리콘과 같은, MOSFET(307) 게이트층은 게이트 산화물층 위에 증착된다. 이들 층은 이어서 도 3a에 예시된 것과 같은 게이트 산화물층(315) 및 게이트(320)를 형성하도록 패턴화되고, 에칭된다. 예시되지 않은 금속 저항 접촉은 이어서 래터럴 MOSFET(307)으로 형성되고, 약 450℃에서 어닐링된 CMOS 장치 저항 접촉의 형성에 따라 약 900℃에서 아르곤 내에 어닐링된다. 도 3b는 앞에서 설명된 절연층(350)이, MOSFET 장치(307)가 CMOS 회로로 통합되는 한 실시예에 나타나는 방법을 예시한다.
지금 도 4를 돌아보면, 전력 변환기(400)의 개략도는 앞에서 설명된 MOSFET 및 CMOS 장치가 그 안에 통합되는지가 예시된다. 예시된 실시예에 있어서, 전력 변환기(400)는 절연 변압기(410), 절연 변압기(410)의 1차 와인딩(primary winding)(420)에 연결된 1차 사이드 전력 스위치(415)를 포함한다. 전력 변환기(400)는 절연 변압기(410)의 2차 와인딩(430)에 연결된 2차 사이드 전력 스위치(425)를 더 포함한다. 전력 변환기(400)에 사용된 임의의 스위치가 위에서 설명되었던 본 발명에 의해 커버되는 MOSFET을 포함할 수 있다.
양호한 실시예에서, 전력 변환기(400)는 1차 사이드 전력 스위치(415)에 연결된 1차 사이드 제어 드라이브 회로(435) 및 2차 사이드 전력 스위치(425)에 연결된 2차 드라이브 회로(440)를 더 포함한다. 양호한 실시예에서, 드라이브 회로(435, 440)의 하나 또는 양쪽은 MOSFET으로 동일한 실리콘 기판 위에 양호하게 형성되는 CMOS 장치를 포함할 수 있다. CMOS 장치는 양호하게 MOSFET의 항복 전압 보다 더 낮은 동작 전압을 갖는다. 위에 기재된 것과 같이, MOSFET의 항복 전압은 양호하게 CMOS 장치의 동작 전압 보다 실질적으로 더 높다. 전력 변환기(400)는 2차 사이드 전력 스위치(425)에 연결된 출력 인덕터(inductor)(445) 및 출력 인덕터(440)에 연결된 출력 캐패시터(450)를 더 포함한다.
이 기술에 숙련된 자들은 전력 변환기의 상술한 실시예가 단지 예시적인 의도로 제안되었고, 하프 브릿지, 풀 브릿지, 플라이백(flyback), 및 분산 또는 통합마그네틱을 사용하는 부스트 변환기 토폴로지와 같은 다른 전력 변환기 토폴로지는 본 발명의 폭넓은 범위 내에 있다는 것을 이해한다. 부가하여, 본 발명의 견본 실시예는 특정의 전자 구성 요소를 참조하여 예시되었다. 그러나, 이 기술에 숙련된 자들은 구성 요소가 요구되는 상태를 야기하거나 요구되는 결과를 달성시키도록 대용될 수 있음(동일한 타입의 구성 요소가 필수적이 아님)을 알고 있다. 이를테면, 다양한 구성 요소는 단일 구성 요소로 대용되거나 그 반대일 수 있다.
본 발명이 상세하게 설명되었을지라도, 이 기술에 숙련된 자들은 가장 폭넓은 형태로 본 발명의 범위 및 사상으로부터 분리되지 않고 여기에 다양한 변형, 치환 및 교체가 이루어 질 수 있음을 이해한다.
본 발명은 MOSFET의 항복 전압을 증가시키는 래터럴 MOSFET 장치에 실리콘 탄화물을 사용하는 폭넓은 개념을 도입한다. 항복 전압은 MOSFET 장치를 위한 응용 범위에 영향을 주는 임계 파라미터(critical parameter)이다. 항복 전압은 전력 변환기와 같은 전력 관련 응용에서, 스위치로 사용되는 MOSFET 장치에 특히 중요하다. 스위치로서의 온-저항이 본래부터 수직 구조 장치 보다 더 낮기 때문에, 래터럴 MOSFET 장치는, 특히 전력 응용 실시예에서, 부가적인 장점을 제공한다. 본래부터 더 낮은 온-저항은 전력 변환기의 효율을 높이고, 다른 스위칭 장치가 래터럴 MOSFET을 사용하게 한다. 또한, 동일한 반도체 웨이퍼 상에 통합 실리콘 탄화물 래터럴 MOSFET 장치 및 상보 금속 산화물 반도체(CMOS) 장치에 대한 성능은 전원이 그 부하 회로에 근접하여 위치되게 한다.
Claims (43)
- 래터럴 금속-산화물 반도체 전계 효과 트랜지스터(MOSFET)에 있어서,반도체 웨이퍼의 기판 위 또는 내에 위치되는 실리콘 탄화물층, 실리콘 탄화물층 위에 형성된 게이트와,실리콘 탄화물층 내에 위치되고 게이트로부터 측면으로 오프셋되는 소스 및 드레인 영역을 포함하는 래터럴 금속-산화물 반도체 전계 효과 트랜지스터.
- 제 1 항에 있어서,상기 실리콘 탄화물층은 실리콘의 항복 전압 보다 더 큰 항복 전압을 갖는 래터럴 금속 산화물 반도체 전계 효과 트랜지스터.
- 제 2 항에 있어서,상기 실리콘 탄화물층은 적어도 약 10 볼트의 항복 전압을 갖는 래터럴 금속 산화물 반도체 전계 효과 트랜지스터.
- 제 1 항에 있어서,상기 소스 및 드레인 영역은 N형 불순물로 도핑된 래터럴 금속 산화물 반도체 전계 효과 트랜지스터.
- 제 1 항에 있어서,상기 소스 및 드레인 영역은 P형 불순물로 도핑된 튜브(tub)로 형성된 래터럴 금속 산화물 반도체 전계 효과 트랜지스터.
- 제 1 항에 있어서,기판 내에 형성된 매립된 산화물층을 더 포함하는 래터럴 금속 산화물 반도체 전계 효과 트랜지스터.
- 제 1 항에 있어서,상기 실리콘 탄화물층은 기판 위에 형성되는 래터럴 금속 산화물 반도체 전계 효과 트랜지스터.
- 제 7 항에 있어서,상기 기판은 실리콘을 포함하고, 실리콘 탄화물은 3C 실리콘 탄화물인 래터럴 금속 산화물 반도체 전계 효과 트랜지스터.
- 제 1 항에 있어서,상기 MOSFET은 CMOS 장치를 포함하는 반도체 웨이퍼 위에 위치되는 래터럴 금속 산화물 반도체 전계 효과 트랜지스터.
- 제 1 항에 있어서,상기 MOSFET은 전력 변환기의 전력 트레인에 사용된 전력 스위치인 래터럴 금속 산화물 반도체 전계 효과 트랜지스터.
- 반도체 웨이퍼의 기판 위 또는 내에 래터럴 금속-산화물 반도체 전계 효과 트랜지스터(MOSFET)을 형성하는 방법에 있어서,기판 위에 실리콘 탄화물층을 형성하는 단계;실리콘 탄화물층 위에 게이트를 형성하는 단계와;실리콘 기판 내에 게이트로부터 측면으로 오프셋된 소스 및 드레인 영역을 형성하는 단계를 포함하는 방법.
- 제 11 항에 있어서,약 1200℃에서 상기 소스 및 드레인 영역을 어닐링하는 단계를 더 포함하는 방법.
- 제 11 항에 있어서,매립된 산화물층을 형성하는 단계를 더 포함하는 방법.
- 제 13 항에 있어서,매립된 산화물층을 형성하는 단계는 기판 내에 매립된 산화물층을 형성하는 단계를 포함하는 방법.
- 제 11 항에 있어서,소스 및 드레인 영역을 형성하는 단계는 N형 불순물을 실리콘 탄화물층으로 주입하는 단계를 포함하는 방법.
- 제 11 항에 있어서,소스 및 드레인 영역을 형성하는 단계는 P형 불순물로 도핑된 튜브 내에 소스 및 드레인 영역을 형성하는 단계를 포함하는 방법.
- 제 11 항에 있어서,실리콘 탄화물층을 형성하는 단계는 기판 위에 실리콘 탄화물층을 형성하는 단계를 포함하는 방법.
- 제 17 항에 있어서,상기 기판 위에 실리콘 탄화물층을 형성하는 단계는 실리콘 기판 위에 3C 실리콘 탄화물층을 형성하는 단계를 포함하는 방법.
- 제 11 항에 있어서,전력 스위치로 상기 MOSFET을 구성하고, 상기 MOSFET을 전력 변환기 내로 통합하는 단계를 더 포함하는 방법.
- 제 11 항에 있어서,MOSFET을 형성하는 단계는 CMOS 장치를 포함하는 반도체 웨이퍼 위에 상기 MOSFET을 형성하는 단계를 포함하는 방법.
- 전력 변환기에 있어서,절연 변압기;절연 변압기의 1차 와인딩에 연결된 1차 사이드 전력 스위치와, 절연 변압기의 2차 와인딩에 연결된 2차 사이드 전력스위치로서, 상기 1차 사이드 전력 스위치 또는 상기 2차 사이드 전력 스위치 중 적어도 하나는 실리콘 웨이퍼의 기판 위 또는 내에 형성된 래터럴 금속-산화물 반도체 전계 효과 트랜지스터(MOSFET)인, 상기 2차 사이드 전력 스위치;상기 2차 사이드 전력 스위치에 연결되고, 실리콘 기판 위에 형성된 상보 금속 산화물 반도체(CMOS) 장치를 포함하며, 동작 전압을 갖는 드라이브 회로로서, 상기 MOSFET은 CMOS 장치의 동작 전압 보다 더 높은 항복 전압을 갖는, 상기 드라이브 회로;2차 사이드 전력 전력 스위치에 연결된 출력 인덕터와;상기 출력 인덕터에 연결된 출력 캐패시터를 포함하는 전력 변환기.
- 제 21 항에 있어서,상기 MOSFET은,기판 위 또는 내에 위치된 실리콘 탄화물층, 실리콘 탄화물층 위에 형성된 게이트와,상기 실리콘 탄화물층 내에 위치되고, 게이트로부터 측면으로 오프셋된 소스 및 드레인 영역을 포함하는 전력 변환기.
- 제 21 항에 있어서,상기 동작 전압은 3 볼트에서 5 볼트의 범위에 이르고, 상기 항복 전압은 10 볼트에서 30 볼트의 범위에 이르는 전력 변환기.
- 제 21 항에 있어서,매립된 산화물층을 더 포함하는 전력 변환기.
- 제 24 항에 있어서,상기 매립된 산화물층은 상기 기판 내에 위치되는 전력 변환기.
- 제 21 항에 있어서,상기 소스 및 드레인 영역은 N형 불순물로 도핑되는 전력 변환기.
- 제 21 항에 있어서,상기 실리콘 탄화물은 3C 실리콘 탄화물인 전력 변환기.
- 제 21 항에 있어서,상기 소스 및 드레인 영역은 P형 불순물로 도핑된 튜브 내에 형성되는 전력 변환기.
- 제 21 항에 있어서,상기 실리콘 탄화물층은 상기 실리콘 기판 위에 형성되는 전력 변환기.
- 제 21 항에 있어서,상기 게이트는 폴리실리콘을 포함하고, 상기 기판은 P형 불순물로 도핑된 실리콘을 포함하는 전력 변환기.
- 전력 변환기를 형성하는 방법에 있어서,절연 변압기를 형성하는 단계;절연 변압기의 1차 와인딩에 연결된 1차 사이드 전력 스위치를 형성하는 단계;절연 변압기의 2차 와인딩에 연결된 2차 사이드 전력 스위치를 형성하는 단계로서, 상기 1차 사이드 전력 스위치와 상기 2차 사이드 전력 스위치 중 적어도 하나는 실리콘 웨이퍼의 기판 위 또는 내에 형성된 래터럴 금속-산화물 반도체 전계 효과 트랜지스터(MOSFET)인, 상기 2차 사이드 전력 스위치 형성 단계;상기 2차 사이드 전력 스위치에 연결되고, 동작 전압을 갖으며, 실리콘 기판 위에 형성된 상보 금속 산화물 반도체(CMOS)를 포함하는 드라이브 회로를 형성하는 단계로서, 상기 MOSFET은 CMOS 장치의 동작 전압보다 더 높은 항복 전압을 갖는, 상기 드라이브 형성 단계;2차 사이드 전력 스위치에 연결된 출력 인덕터를 형성하는 단계와;상기 출력 인덕터, 상기 2차 사이드 스위치에 연결된 출력 캐패시터를 형성하는 단계를 포함하는 방법.
- 제 31 항에 있어서,MOSFET을 형성하는 단계는,기판 위 또는 내에 실리콘 탄화물층을 형성하는 단계;실리콘 탄화물층 위에 게이트를 형성하는 단계와;게이트와 접촉하여 실리콘 탄화물층 내에 소스 및 드레인 영역을 형성하는 단계를 포함하는 방법.
- 제 31 항에 있어서,약 1200℃에서 소스 및 드레인 영역을 어닐링하는 단계를 더 포함하는 방법.
- 제 31 항에 있어서,매립된 산화물층을 형성하는 단계를 더 포함하는 방법.
- 제 34 항에 있어서,매립된 산화물층을 형성하는 단계는 기판 내에 매립된 산화물층을 형성하는 단계를 포함하는 방법.
- 제 31 항에 있어서,소스 및 드레인 영역을 형성하는 단계는 N형 불순물을 실리콘 탄화물층으로 주입하는 단계를 포함하는 방법.
- 제 31 항에 있어서,소스 및 드레인 영역을 형성하는 단계는 P형 불순물로 도핑된 튜브 내에 소스 및 드레인 영역을 형성하는 단계를 포함하는 방법.
- 제 31 항에 있어서,실리콘 탄화물층을 형성하는 단계는 상기 기판 위에 실리콘 탄화물층을 형성하는 단계를 포함하는 방법.
- 제 31 항에 있어서,상기 기판 위에 실리콘 탄화물층을 형성하는 단계는 실리콘 기판 위에 상기 실리콘 탄화물층을 형성하는 단계를 포함하는 방법.
- 제 31 항에 있어서,화학적 기상 증착을 사용하여 상기 실리콘 탄화물층 위에 산화물층을 형성하는 단계를 더 포함하는 방법.
- 제 40 항에 있어서,약 950℃에서 상기 산화물층을 어닐링하는 단계를 더 포함하는 방법.
- 제 31 항에 있어서,실리콘 탄화물층을 형성하는 단계는 3C 실리콘 탄화물층을 형성하는 단계를 포함하는 방법.
- 제 31 항에 있어서,CMOS 장치를 형성하는 단계는 약 3 볼트에서 5 볼트의 범위에 이르는 동작 전압을 갖는 CMOS 장치를 형성하는 단계를 포함하고,MOSFET을 형성하는 단계는 약 10 볼트에서 30 볼트의 범위에 이르는 항복 전압을 갖는 MOSFET을 형성하는 단계를 포함하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US9/448,856 | 1999-11-23 | ||
| US09/448,856 | 1999-11-23 | ||
| US09/448,856 US6903373B1 (en) | 1999-11-23 | 1999-11-23 | SiC MOSFET for use as a power switch and a method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010051900A true KR20010051900A (ko) | 2001-06-25 |
| KR100774112B1 KR100774112B1 (ko) | 2007-11-07 |
Family
ID=23781925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000070032A KR100774112B1 (ko) | 1999-11-23 | 2000-11-23 | 전력 스위치로 사용하기 위한 탄화규소 n 채널 금속 산화물 전계 효과 트랜지스터 및 그 제조 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6903373B1 (ko) |
| EP (1) | EP1104028B1 (ko) |
| JP (1) | JP3955434B2 (ko) |
| KR (1) | KR100774112B1 (ko) |
| CN (1) | CN1297258A (ko) |
| BR (1) | BR0006785A (ko) |
| DE (1) | DE60043646D1 (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2837322B1 (fr) * | 2002-03-14 | 2005-02-04 | Commissariat Energie Atomique | DIODE SCHOTTKY DE PUISSANCE A SUBSTRAT SiCOI, ET PROCEDE DE REALISATION D'UN TELLE DIODE |
| US7391133B1 (en) * | 2002-09-28 | 2008-06-24 | Hennessy Michael J | Hybrid switch |
| CN1302558C (zh) * | 2003-03-06 | 2007-02-28 | 北京大学 | 一种场效应晶体管 |
| US7598134B2 (en) | 2004-07-28 | 2009-10-06 | Micron Technology, Inc. | Memory device forming methods |
| US7598576B2 (en) | 2005-06-29 | 2009-10-06 | Cree, Inc. | Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices |
| US8114693B1 (en) * | 2007-09-18 | 2012-02-14 | Partial Assignment University of Central Florida | Method of fabricating solid state gas dissociating device by laser doping |
| JP6278591B2 (ja) * | 2012-11-13 | 2018-02-14 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
| US9257407B2 (en) | 2013-10-28 | 2016-02-09 | Qualcomm Incorporated | Heterogeneous channel material integration into wafer |
| US10060966B2 (en) * | 2015-03-24 | 2018-08-28 | Intel Corporation | Method and apparatus for enhancing guardbands using “in-situ” silicon measurements |
| US10243039B2 (en) | 2016-03-22 | 2019-03-26 | General Electric Company | Super-junction semiconductor power devices with fast switching capability |
| JP6889048B2 (ja) * | 2017-06-30 | 2021-06-18 | 株式会社日立製作所 | 炭化ケイ素半導体装置およびその製造方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4441146A (en) | 1982-02-04 | 1984-04-03 | Vicor Corporation | Optimal resetting of the transformer's core in single ended forward converters |
| JPS6414949A (en) * | 1987-07-08 | 1989-01-19 | Nec Corp | Semiconductor device and manufacture of the same |
| JPH067594B2 (ja) * | 1987-11-20 | 1994-01-26 | 富士通株式会社 | 半導体基板の製造方法 |
| DE4009837A1 (de) | 1989-03-27 | 1990-10-11 | Sharp Kk | Verfahren zur herstellung einer halbleitereinrichtung |
| JPH0766971B2 (ja) | 1989-06-07 | 1995-07-19 | シャープ株式会社 | 炭化珪素半導体装置 |
| JP2542448B2 (ja) * | 1990-05-24 | 1996-10-09 | シャープ株式会社 | 電界効果トランジスタおよびその製造方法 |
| US5173846A (en) | 1991-03-13 | 1992-12-22 | Astec International Ltd. | Zero voltage switching power converter |
| JPH0529621A (ja) * | 1991-07-19 | 1993-02-05 | Rohm Co Ltd | 炭化珪素薄膜回路素子とその製造方法 |
| JP3058954B2 (ja) * | 1991-09-24 | 2000-07-04 | ローム株式会社 | 絶縁層の上に成長層を有する半導体装置の製造方法 |
| WO1993024987A1 (en) | 1992-06-02 | 1993-12-09 | Astec International Limited | Dual active clamp power converter |
| US6344663B1 (en) | 1992-06-05 | 2002-02-05 | Cree, Inc. | Silicon carbide CMOS devices |
| US5303138A (en) | 1993-04-29 | 1994-04-12 | At&T Bell Laboratories | Low loss synchronous rectifier for application to clamped-mode power converters |
| JPH07254706A (ja) * | 1993-11-29 | 1995-10-03 | Texas Instr Inc <Ti> | 高電圧デバイス構造およびその製造方法 |
| US5489792A (en) * | 1994-04-07 | 1996-02-06 | Regents Of The University Of California | Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility |
| US5672889A (en) * | 1995-03-15 | 1997-09-30 | General Electric Company | Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making |
| US5661312A (en) * | 1995-03-30 | 1997-08-26 | Motorola | Silicon carbide MOSFET |
| JP3724026B2 (ja) * | 1995-04-24 | 2005-12-07 | 株式会社デンソー | 車両用同期発電装置及びその励磁制御方法 |
| US5574295A (en) | 1995-08-09 | 1996-11-12 | Kulite Semiconductor Products | Dielectrically isolated SiC mosfet |
| DE19612692C1 (de) | 1996-03-29 | 1997-11-20 | Siemens Ag | Verfahren zum Erzeugen einer Oxidschicht auf Siliciumcarbid und Verwendung des Verfahrens |
| SE9700215L (sv) | 1997-01-27 | 1998-02-18 | Abb Research Ltd | Förfarande för framställning av ett halvledarskikt av SiC av 3C-polytypen ovanpå ett halvledarsubstratskikt utnyttjas wafer-bindningstekniken |
-
1999
- 1999-11-23 US US09/448,856 patent/US6903373B1/en not_active Expired - Lifetime
-
2000
- 2000-11-13 DE DE60043646T patent/DE60043646D1/de not_active Expired - Lifetime
- 2000-11-13 BR BR0006785-7A patent/BR0006785A/pt not_active Application Discontinuation
- 2000-11-13 EP EP00310082A patent/EP1104028B1/en not_active Expired - Lifetime
- 2000-11-22 CN CN00130957A patent/CN1297258A/zh active Pending
- 2000-11-22 JP JP2000355235A patent/JP3955434B2/ja not_active Expired - Fee Related
- 2000-11-23 KR KR1020000070032A patent/KR100774112B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| BR0006785A (pt) | 2001-09-04 |
| EP1104028A3 (en) | 2001-08-22 |
| KR100774112B1 (ko) | 2007-11-07 |
| DE60043646D1 (de) | 2010-02-25 |
| CN1297258A (zh) | 2001-05-30 |
| EP1104028A2 (en) | 2001-05-30 |
| US6903373B1 (en) | 2005-06-07 |
| JP3955434B2 (ja) | 2007-08-08 |
| EP1104028B1 (en) | 2010-01-06 |
| JP2001196584A (ja) | 2001-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3575908B2 (ja) | 半導体装置 | |
| US9153666B1 (en) | LDMOS with corrugated drift region | |
| EP1436846B1 (en) | Mos devices and corresponding manufacturing methods and circuits | |
| KR100898265B1 (ko) | 수직 교환형 게이트 트랜지스터와 커패시터가 직접화된 구조체 및 제조 방법 | |
| US11721738B2 (en) | Laterally diffused metal oxide semiconductor with gate poly contact within source window | |
| KR100658435B1 (ko) | 트렌치형 ｍｏｓｆｅｔ 및 그 제조방법 | |
| US10497726B2 (en) | Semiconductor device having silicon devices in a silicon layer and oxide semiconductor devices in an oxide semiconductor layer of a same chip and semiconductor device manufacturing method | |
| KR100774112B1 (ko) | 전력 스위치로 사용하기 위한 탄화규소 n 채널 금속 산화물 전계 효과 트랜지스터 및 그 제조 방법 | |
| US20220157988A1 (en) | Power semiconductor device and fabrication method thereof | |
| CN116884972A (zh) | 一种sgt功率器件及其制作方法 | |
| US7615812B1 (en) | Field effect semiconductor diodes and processing techniques | |
| US6686640B2 (en) | Varactor having improved Q-factor and method of fabricating the same using SiGe heterojunction bipolar transistor | |
| CN116864539A (zh) | 三通道平面栅SiC MOSFET器件及其制作方法 | |
| KR100307304B1 (ko) | 유전적으로절연된반도체소자및그의제조방법 | |
| CN101521213B (zh) | 电介质分离型半导体装置及制造方法、和其集成电路装置 | |
| US7466212B2 (en) | Semiconductor filter structure and method of manufacture | |
| KR20030035910A (ko) | 집적회로 및 그 제조방법 | |
| TWI773254B (zh) | 高壓元件及其製造方法 | |
| US11798938B2 (en) | Structure for silicon carbide integrated power MOSFETs on a single substrate | |
| US20220115502A1 (en) | Fabrication of silicon carbide integrated power mosfets on a single substrate | |
| JP2006049402A (ja) | インバータ装置 | |
| KR100405450B1 (ko) | 포켓형 접합층 구조를 가지는 dmos 트랜지스터 및그 제조 방법 | |
| CN116884973A (zh) | 一种屏蔽栅沟槽型功率器件及其制作方法 | |
| CN117116941A (zh) | 一种多功能屏蔽栅沟槽型功率器件及其制作方法 | |
| CN116884974A (zh) | 一种多功能sgt功率器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20121019 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141022 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |