CN1302558C - 一种场效应晶体管 - Google Patents

Abstract

本发明公开了一种场效应晶体管，目的是提供一种短沟道特性得到改善的场效应晶体管。本发明的技术方案为：一种场效应晶体管，包括具有栅、源端、漏端、沟道及衬底在内的场效应晶体管本体，所述场效应晶体管的源端与漏端为SiC材料。本发明的场效应晶体管可以很好地抑制器件的DIBL效应，大大降低器件的阈值电压漂移和关态泄漏电流，提高器件的电流开关比，表现出了优于常规结构场效应晶体管的特性，改善了器件的短沟道性能，具有巨大的应用潜力。

Description

一种场效应晶体管

技术领域

本发明涉及半导体器件，特别涉及一种场效应晶体管。

背景技术

随着器件特征尺寸的不断等比例缩小，器件的短沟道效应，漏致势垒降低(DIBL)效应及热载流子效应日趋严重，使器件性能退化。器件的短沟道效应主要是由于随着沟道长度的减小出现电荷共享，即栅下耗尽区电荷不再完全受栅控制，其中有一部分受源、漏控制，而且随着沟道长度的减小，受栅控制的耗尽区电荷减少，更多的栅压用来形成反型层，使得达到阈值的栅压不断降低。致使器件的阈值电压漂移增大、关态泄漏电流增加，器件的静态功耗也随之增加，器件的性能退化。

发明内容

针对上述不足，本发明的目的是提供一种短沟道特性得到改善的场效应晶体管。

为实现上述目的，本发明的技术方案为：一种场效应晶体管，包括具有栅、源端、漏端、沟道及衬底在内的场效应晶体管本体，所述场效应晶体管的源端与漏端为SiC材料。

所述场效应晶体管沟道区的掺杂浓度(Np)为8e17cm^-3；

所述场效应晶体管沟道长度(L)为100nm；

所述场效应晶体管栅氧化层厚度(t_ox)为3nm；

所述SiC源、漏结构的场效应晶体管可以为体硅结构MOSFET，其源、漏区的掺杂浓度为8e17cm^-3-1e20cm^-3；也可以为SOI MOSFET结构，其源、漏区的掺杂浓度为1e20cm^-3，轻掺杂漏(LDD)区的掺杂浓度为8e17cm^-3-1e19cm^-3。

本发明创造性地在场效应晶体管的源端与漏端使用SiC材料，并且降低了场效应晶体管源、漏端的掺杂浓度(一般场效应晶体管的掺杂浓度为1e20cm^-3)，使具有本发明结构的体硅及SOI MOSFET可以很好地抑制器件的DIBL效应，大大降低器件的阈值电压漂移和关态泄漏电流，提高了器件的电流开关比，表现出了优于常规结构MOSFET的特性，改善了器件的短沟道性能，并且在源、漏区的掺杂浓度较低时，这种优势表现的极为明显。

附图说明

图1为本发明场效应晶体管的结构示意图。

图2为随源、漏区掺杂浓度的变化，SiC源、漏结构的体硅MOSFET与常规结构MOSFET的由DIBL效应引起的阈值电压漂移和亚阈值斜率的比较结果。

图3为当漏端电压分别为0.1V和1.5V时，SiC源、漏结构的体硅MOSFET和常规结构MOSFET的源端及沟道区的电势分布图。

图4为随源、漏区掺杂浓度的变化，SiC源、漏结构的体硅MOSFET与常规结构MOSFET的电流开关比对比图。

图5为源、漏区低掺杂时，SiC源、漏结构的体硅MOSFET和常规结构MOSFET的转移特性的对比图。

图6为源、漏区低掺杂时，常规结构MOSFET的输入输出特性。

图7为源、漏区低掺杂时，SiC源、漏结构的体硅MOSFET输入输出特性。

图8为随LDD区掺杂浓度的变化，SiC结构SOI MOSFET与常规结构SOIMOSFET的由DIBL效应引起的阈值电压漂移的比较结果图。

图9为随LDD区掺杂浓度的变化，SiC结构SOI MOSFET与常规结构SOIMOSFET的开态电流和关态电流的比较结果。

图10为SiC结构SOI MOSFET与常规结构SOI MOSFET电流开关比的比较结果。

具体实施方式

以下结合具体实施例对本发明进行详细阐述。

如图1a和图1b所示，本发明的场效应晶体管包括具有栅1、源端2、漏端3、沟道4及衬底5在内的场效应晶体管本体，所述场效应晶体管的源端2与漏端3选用SiC材料，沟道长度(L)为100nm，栅氧化层厚度(t_ox)为3nm，沟道区的掺杂浓度(N_p)为8e17cm^-3。其中，图1a为源、漏区为SiC材料的体硅MOSFET，源、漏区的掺杂浓度为8e17cm^-3-1e20cm^-3。图1b为源、漏区和轻掺杂漏(LDD)区7都为SiC材料的SOI MOSFET，源、漏区的掺杂浓度为1e20cm^-3，轻掺杂漏(LDD)区的长度(LDDdiff)为100nm，掺杂浓度为8e17cm^-3-1e19cm^-3，埋氧化层6的深度为400nm。

为考察本发明在改善器件短沟道特性方面的效果，以下模拟分析了SiC源、漏结构的体硅及SOI MOSFET器件的特性，并与常规结构MOSFET进行对比。

采用二维器件模拟软件-ISE模拟了本发明体硅结构中源、漏区的掺杂浓度(SDdoping)和SOI结构中LDD区的掺杂浓度(LDDdoping)的变化对器件由DIBL效应引起的阈值电压漂移、开态电流、关态电流等方面的影响。其中，由DIBL效应引起的阈值电压漂移为 $\mathrm{\Δ}{V}_{T\left(\mathrm{DIBL}\right)}=V_{T(V_{\mathrm{ds}}=0.1v)}-V_{T(V_{\mathrm{ds}}=1.5v)}$ (阈值电压是指漏端电压为0.1V时，漏端电流 $I_{\mathrm{ds}}=\frac{W}{L}\×5\×{10}^{-7}A/\mathrm{\μm}$ 时的栅电压)。开态电流(Ion)和关态电流(Ioff)是通过计算在V_ds＝1.5v时，栅电压从0v扫到1.5v时的I-V曲线得到的。即：Ion：V_g＝V_ds＝1.Sv时的漏端电流；Ioff：V_g＝0v，V_ds＝1.5v时的漏端电流。

实施例1：体硅器件中源、漏区掺杂浓度的变化对器件性能的影响

图2为随源、漏区掺杂浓度的变化，SiC源、漏结构MOSFET与常规结构MOSFET的由DIBL效应引起的阈值电压漂移和亚阈值斜率的比较结果。可以看出，SiC源、漏结构MOSFET的阈值电压漂移在源、漏区的掺杂浓度较低时远远小于常规结构MOSFET。当源、漏区的掺杂浓度为1e18m^-3时，常规结构MOSFET器件的阈值电压漂移为105mV，而SiC源、漏结构MOSFET器件的阈值电压漂移为20mV，所以当器件源漏端的材料为SiC，且掺杂浓度较低(1e18m^-3)时，器件的阈值电压的漂移将减小5倍。且SiC源、漏结构MOSFET的亚阈值斜率也小于常规结构的MOSFET。

为了进一步说明SiC源、漏结构可以抑制器件DIBL效应的原因，图3给出了当漏端电压分别为0.1V和1.5V时，SiC源、漏结构MOSFET和常规结构MOSFET的源端及沟道区的电势分布图。可以看出，漏端电压从0.1V变化到1.5V，常规结构MOSFET的源端势垒降低了0.15V，而SiC源、漏结构MOSFET的源端势垒几乎没有变化，仅降低了0.02V，有效地抑制了漏端电力线向源端的穿通。由以上的分析可以看出，用SiC源、漏结构可以很好地抑制器件的DIBL效应。

由图3还可以看出，当漏端电压为0.1V时，SiC源、漏结构MOSFET的源端势垒高于常规结构MOSFET，这将给器件带来的另一个好处是：器件在关态时，由于器件的源端势垒较高，阻止了载流子由漏端流向源端，器件的关态泄漏电流可以大大降低。

图4给出了随源、漏区掺杂浓度的变化SiC源、漏结构MOSFET与常规结构MOSFET的电流开关比对比图。可以看出，当源、漏区的掺杂浓度较低时(如8e17m^-3或1e18m^-3)，SiC源、漏结构MOSFET器件的电流开关比比常规结构MOSFET要大1-2个量级。图5、6、7又分别给出了源、漏区低掺杂时，SiC源、漏结构MOSFET和常规结构MOSFET的转移特性和输入输出特性的对比。可以看出，SiC源、漏结构MOSFET的特性要远远好于常规结构MOSFET。

综上，当源、漏区的掺杂浓度较低时，SiC源、漏结构的体硅MOSFET在抑制器件的DIBL效应、降低器件的关态泄漏电流、提高器件的电流开关比等方面均表现出了优于常规器件的特性。可见，SiC源、漏结构的体硅器件有着很大的发展潜力。

实施例2：SOI器件中LDD区掺杂浓度的变化对器件性能的影响

图8给出了随LDD区掺杂浓度的变化SiC源、漏结构与常规结构SOI MOSFET的由DIBL效应引起的阈值电压漂移的比较结果。可以看出，当LDD区的掺杂浓度由8e17cm^-3变化到1e19cm^-3时，两种结构的阈值电压漂移都增加，这是因为随LDD区掺杂浓度的增加，沟道一侧的横向耗尽区变宽，源、漏与栅的分享电荷增加，栅的控制能力减弱，漏端的电力线更容易穿透到源端，使器件的阈值电压漂移增大。而用SiC源、漏结构可以大大降低器件的DIBL效应，使器件的阈值电压漂移小于常规结构的SOI MOSFET。当LDD区的掺杂浓度为5e18cm^-3时，两种结构器件的阈值电压漂移之差达60mV。但是DIBL效应的降低是以牺牲器件的部分驱动电流为代价的。

图9给出了随LDD区掺杂浓度的变化SiC源、漏结构与常规结构SOI MOSFET的开态电流和关态电流的比较结果。可以看出，SiC源、漏结构的开态电流和关态电流都小于常规结构的SOI MOSFET，但是由坐标可以看出，开态电流的变化是同一量级上的微小变化，且由2001年ITRS的Roadmap可知，当器件的沟道长度为100nm时，器件的开态电流要大于300μA/μm，如图9中虚线所示，对于SiC源、漏结构的SOI MOSFET来说，当LDD区的掺杂浓度大于3.5e18cm^-3时，均满足Roadmap的要求。而由图9我们还可以看出，当LDD区的掺杂浓度为5e18cm^-3时，SiC源、漏结构器件的关态电流是10^-11量级，而常规结构是10^-8量级，用SiC材料做源、漏区，器件的关态电流可以大大地降低。从而为低功耗电路的设计指明了一个方向。

图10又进一步给出了两种结构器件电流开关比的比较结果，用SiC源、漏结构可以使器件的开关态电流比提高2-4个数量级。

综上，SiC源、漏结构的SOI MOSFET在抑制器件的DIBL效应，降低器件的关态泄漏电流，提高器件的电流开关比等方面均显示了极大的优势，改善了器件的短沟道特性。

本发明提出在体硅及SOI MOSFET中采用SiC材料做器件的源、漏区，可以改善器件的短沟道特性，模拟分析表明，SiC材料除了有文献中报道的高热导率、高临界电场、宽带隙、高载流子饱和漂移速度及高抗辐射能力等优点外，SiC源、漏结构的体硅及SOI MOSFET可以很好地抑制器件的DIBL效应，大大降低器件的阈值电压漂移和关态泄漏电流，提高器件的电流开关比，表现出了优于常规结构MOSFET的特性，改善了器件的短沟道性能，并且在源、漏区的掺杂浓度较低时，这种优势表现的极为明显，因此SiC材料在制备小尺寸半导体器件方面具有巨大的应用潜力。

Claims (6)

1、一种场效应晶体管，它是包括栅、源端、漏端、轻掺杂漏、沟道及衬底在内的体硅结构MOSFET或SOI MOSFET，其特征在于：所述场效应晶体管的源端与漏端为SiC材料，且体硅结构MOSFET源、漏区的掺杂浓度为8e17cm^-3-1e20cm^-3，SOIMOSFET源、漏区的掺杂浓度为1e20cm^-3。

2、根据权利要求1所述的一种场效应晶体管，其特征在于：所述场效应晶体管沟道区的掺杂浓度为8e17cm^-3。

3、根据权利要求1所述的一种场效应晶体管，其特征在于：所述场效应晶体管沟道长度为100nm。

4、根据权利要求1所述的一种场效应晶体管，其特征在于：所述场效应晶体管栅氧化层厚度为3nm。

5、根据权利要求1所述的一种场效应晶体管，其特征在于：所述SOI MOSFET结构轻掺杂漏区的掺杂浓度为8e17cm^-3-le19cm^-3。

6、根据权利要求5所述的一种场效应晶体管，其特征在于：所述SOI MOSFET结构的LDD区为SiC材料。

Images