KR20010050001A - 플라즈마 어드레싱 디스플레이 장치 - Google Patents

플라즈마 어드레싱 디스플레이 장치 Download PDF

Info

Publication number
KR20010050001A
KR20010050001A KR1020000045438A KR20000045438A KR20010050001A KR 20010050001 A KR20010050001 A KR 20010050001A KR 1020000045438 A KR1020000045438 A KR 1020000045438A KR 20000045438 A KR20000045438 A KR 20000045438A KR 20010050001 A KR20010050001 A KR 20010050001A
Authority
KR
South Korea
Prior art keywords
discharge
discharge channel
signal
electrode
row
Prior art date
Application number
KR1020000045438A
Other languages
English (en)
Other versions
KR100612794B1 (ko
Inventor
간노요시히로
모리따요이찌
도가와다까히로
고마쯔히로히또
하야시마사따께
오까노기요시
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤, 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 이데이 노부유끼
Publication of KR20010050001A publication Critical patent/KR20010050001A/ko
Application granted granted Critical
Publication of KR100612794B1 publication Critical patent/KR100612794B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3662—Control of matrices with row and column drivers using an active matrix using plasma-addressed liquid crystal displays

Abstract

본 발명의 플라즈마 어드레싱 디스플레이 장치는 신호 전극의 열을 갖는 디스플레이 셀과 방전 채널의 행을 갖는 플라즈마 셀을 포함하는 플랫 패널-신호 전극과 상기 방전 채널의 교점에 픽셀들이 형성되어 있슴-과, 신호 전극열을 사전설정된 주기로 순차로 방전시켜 행마다 픽셀을 선택하는 스캐닝 회로와, 신호 전극열에 화상 신호를 공급하여 선택된 행의 픽셀에 화상 신호를 기록하는 신호 회로를 포함한다. 스캐닝 회로는 이전 행의 방전 채널에 할당된 방전 주기가 다음 행의 방전 채널에 할당된 방전 주기와 적어도 부분적으로 중첩되는 시간 시프트로, 각각의 방전 채널에 사전설정된 주기보다 더 긴 방전 주기를 할당하도록 각 방전 채널을 방전한다. 달리 말하자면, 플라즈마 셀의 스캐닝은 종래의 라인-기반 방전 대신 적어도 두 라인이 동시에 방전되는 "동시성 다수 라인 방전 시스템"에 의한다. 이러한 "동시성 다수 라인 방전 시스템"에 의하면, 각 라인에 할당된 방전 주기(방전 펄스폭)를 수평 주기(1H)보다 길게 할 수 있다. 결과적으로, 각 방전 채널에 플라즈마 방전을 안정적으로 도입시킬 수 있어 균일한 기록에 필요한 방전 전압 또는 전류를 상응하게 감소시킬 수 있다. 방전 전압 또는 전류의 감소 효과는 펄스폭을 길게할수록 길어진다. 특히, 플라즈마 셀의 내구성은 방전 전류를 감소시킴으로써 증강될 수 있다.

Description

플라즈마 어드레싱 디스플레이 장치{PLASMA ADDRESSING DISPLAY DEVICE}
본 발명은 서로 중첩된 디스플레이 셀 및 플라즈마 셀을 갖는 플라즈마 어드레싱 디스플레이 장치에 관한 것이다. 보다 자세하게 말하자면, 본 발명은 플라즈마 셀 스캐닝 회로 구성 및 플라즈마 셀 스캐닝 방법에 관한 것이다.
플라즈마 어드레싱 디스플레이 장치는 예를 들어, 일본 공개 특허 H-4-265931에 개시된다. 플라즈마 어드레싱 디스플레이 장치는 그 구성으로 도 1에 도시된 바와 같이, 디스플레이 셀(1), 플라즈마 셀(2), 및 이들 사이에 배치된 공통 중간 시트(3)를 포함하는 플랫(flat) 패널 구조를 갖는다. 중간 시트(3)는 예를 들어, 매우 얇은 두께의 유리 플레이트(plate)이며, 마이크로-쉬트(micro-sheet)로 불린다.
플라즈마 셀(2)은 하부 유리 기판(4)에 의해 형성되어 중간 시트(3)에 본딩되며, 방전 가능한 가스가 그 사이의 갭에서 채워진다. 하부 유리 기판(4)의 내부 표면상에는 스트립(strip)형상 방전 전극이 형성된다.
방전 전극은 애노드(anode) A 및 캐소드(cathod) K로 동작한다. 방전 전극은 예를 들어, 우수한 생상성 및 동작 능력을 보증하는 스크린 프린팅 방법에 의해 플랫 유리 기판(4)상에 프린팅되기 때문이다. 많은 격벽(partition)(7)이 형성되어, 한 셋트의 애노드 A와 캐소드 K가 2개의 인접 격벽(7)에 의해 구획 지어져서, 갭(gap)-갭에서 방전 가능한 가스가 밀폐됨-을 분할함으로써 복수의 방전 채널(5)을 구성한다.
이들 격벽(7)은 또한, 중간 시트(3)의 표면을 지탱하는 격벽(7)의 상부 끝부분을 가지며, 스크린 프린팅 방법에 의해 제조되어질 수 있다. 플라즈마 방전은 방전 채널(5)내의 각각의 상반되는 극성의 애노드 A와 캐소드 K에 대해 생성되며, 방전 채널은 인접 격벽(7)으로 둘러싸여진다. 한편, 중간 시트(3) 및 하부 유리 기판(4)은 예를 들어, 유리 원료에 의해 서로 본딩된다.
다른 한편으로, 디스플레이 셀(1)은 투명 상부 유리 기판(8)을 사용하여 제조된다. 이 유리 기판(8)은 예를 들어, 밀봉제를 사용하여 미리 조절한 갭을 지나 중간 시트(3)의 맞은편 표면에 본딩된다. 디스플레이 셀(1)의 갭에 광-전기 물질로서 액정(9)이 밀봉된다. 상부 유리 기판(8)의 내부 표면상에는 복수의 신호 전극 Y가 형성된다. 신호 전극 Y와 방전 채널(5)의 교점 상에는 매트릭스-형상 픽셀이 형성된다.
유리 기판(8)의 내부 표면 상에는 또한 각각의 픽셀에 예를 들어, 3개의 1차적 컬러 R,G, 및 B을 할당하기 위해 컬러 필터가 형성된다. 상술된 구조의 플랫 패널은 투명형이며, 플라즈마 셀(2)은 입사 면상에 위치되는 한편, 디스플레이 셀(1)은 현존하는 면에 위치한다. 플라즈마 셀(2)의 한 측상에 백라이트(12)가 장착된다.
플라즈마 어드레싱 디스플레이 장치에서, 플라즈마 방전이 일어나는 열-형상 방전 채널은 라인이다-스위칭 형태로 순서대로 스캐닝됨-. 이 스캐닝과 동기를 맞추어서, 화상 신호가 디스플레이 셀측상의 열-형상 신호 전극 Y에 가해져서, 디스플레이 구동을 실행한다.
플라즈마 방전이 방전 채널(5)에서 일어날 때, 방전 채널의 내부에는 픽셀이 행(row) 기준으로 선택되어지는 것과 같은 균일한 애노드 전위가 존재한다. 즉, 각 방전 채널(5)은 스캐닝 라인에 해당하며, 샘플링 스위치로서 동작한다. 만일 플라즈마 샘플링 스위치가 온(ON)이며, 화상 신호가 각각의 신호 라인에 인가되면, 픽셀 온/오프를 제어하기 위해 샘플링이 일어난다.
플라즈마 샘플링 스위치가 오프된 후에도 픽셀 신호는 변하지 않은채 픽셀에 남아있다. 디스플레이 셀(1)은 픽셀 신호에 대응하여서, 백라이트(12)에서 아웃고잉(outgoing) 라이트로 입사 광을 조절하여서, 화상을 디스플레이한다.
도 2는 2개의 픽셀들만을 간략히 도시한다. 도 2는 이해를 돕기 위해 2개의 신호 전극 Y1, Y2와, 단일 캐소드 K1과, 단일 애노드 A1을 도시한다. 각 픽셀(11)은 신호 전극 Y1, Y2와, 액정(9)과, 중간 시트(3)와, 방전 채널을 포함하는 층 구조이다. 플라즈마 방전 동안, 방전 채널은 실직적으로 애노드 전위에 연결된다. 이러한 상태에서, 만일 화상 신호가 각각의 신호 전극 Y1, Y2에 가해진다면, 액정(9)과 중간 층(3)에 전기 충전된다.
플라즈마 방전이 종료되면, 방전 채널은 절연 상태로 돌아가서, 충전을 한 것과 같이 부동(floating) 전위이 소위, 샘플-및-홀드(sample-and-hold) 동작 방법으로 각각의 픽셀에 남아있다. 그래서, 방전 채널은 개별 샘플링 스위치 소자로서 동작하여서, 각 픽셀은 스위칭 기호 S1로 간략히 지시된다.
신호 전극 Y1, Y2와 방전 채널 사이에 유지된 액정(9)과 중간 시트(3)는 샘플링 캐패시터로 동작한다. 샘플링 스위치 S1이 라인 순서의 스캐닝에 의해 온될 때, 화상 신호는 샘플링 캐패시터에 기록된다. 각각의 픽셀들이 해당 픽셀 신호 레벨에 대해 온 또는 오프된다. 샘플링 스위치 S1은 오프된 후에도, 신호 전압이 샘플링 캐패시터에 그대로 남아있어서 디스플레이 장치의 액티브 매트릭스 동작을 행한다. 한편, 액정에 인가된 유효 전압은 중간 시트(3)에 대한 캐패시턴스 분할에 의해 결정된다.
도 3은 열-형상 방전 채널을 순서대로 방전하기 위한 스캐닝 처리 타이밍과, 열-형상 신호 전극에 화상 신호를 공급함으로써 각 픽셀에 기록하기 위한 신호 처리 타이밍을 도시한 타이밍 차트이다. 루틴(routine) 실행은 단일 라인(스캐닝 라인)의 선택 주기내에서, 관련 방전 채널의 방전 및 관련 픽셀에 화상 신호의 기록을 완료한다.
예를 들어, VGA 표준 디스플레이 장치에는 480개의 라인이 있어서, 480개의 방전 채널이 형성된다. 이 경우에, 각 라인은 사전설정된 주기(1H=수평 주기=32㎲)로 순서대로 선택된다. 그래서, 각 라인의 방전 채널에 할당된 방전 주기는 최대 1H=32㎲이다.
예시된 보기에서, 방전 주기는 13㎲과 같이 1H 이상이 되지 않도록 설정되어서, 1H 주기 동안 방전 채널의 방전 및 화상 신호의 기록을 완료한다. 특히, 13㎲의 펄스 폭을 갖는 선택 펄스가 가해져셔, 1H 주기의 앞의 반주기 동안 방전 채널을 방전하고, 1H 주기의 뒤의 반주기 내에 화상 신호를 기록한다. 이것은 화상 신호가 방전이 발생한 후에 원 상태로 리셋팅하는 과정에서 기록되기 때문이다.
라인 1에 대한 방전의 종료에서의 시점에 관련된 시간에, 해당 화상 신호 1이 기록된다. 다음 수평 주기에서, 라인 2가 선택되고 해당 화상 신호 2가 기록된다. 다음 수평 주기에서, 라인 3이 선택되고 해당 화상 신호 3이 기록된다. 그 후, 라인 4가 선택되어서 해당 화상 신호 4를 기록한다. 그래서, 종래의 구동 방법에서, 라인에 할당된 선택 펄스 폭이 종래의 구동 방법에서는 제한되었기 때문에, 화상 신호의 균일한 기록에 필요한 방전 전압 Vu 및 방전 전류 Iu를 설정하는 데 자유 디그리(degree)가 부족했다.
안정된 플라즈마 방전이 제한된 선택 펄스 폭에서 유도되었기 때문에, 방전 전압 Vu 및 방전 전류 Iu는 특정 여유분으로 더 높은 상태의 값으로 설정되었다. 특히, 방출 전류가 높으면, 전극 물질로의 손상이 증가하여서, 실질적으로 충분한 패널 내구성이 보장될 수 없다.
그래서, 본 발명의 목적은 상술된 결함으로부터 자유로운 플라즈마 어드레싱 디스플레이 장치를 제공하는 것이다.
다음의 수단은 상술된 문제들을 극복하기 위해 사용된다. 즉, 본 발명에 따른 플라즈마 어드레싱 디스플레이 장치에서 플랫 패널은 신호 전극의 열을 갖는 디스플레이 셀과, 상기 신호 전극과 상기 방전 채널의 교점에서 형성된 픽셀과 함께 방전 채널의 행을 갖는 플라즈마 셀을 포함한다.
스캐닝 회로는 사전설정된 주기에서 신호 전극의 열을 순서대로 방전하여, 행마다 픽셀들을 선택하고, 신호 회로는 신호 전극의 상기 열에 화상 신호를 공급하여서, 선택된 행의 픽셀에 상기 화상 신호를 가입한다. 스캐닝 회로는 이전 행의 방전 채널에 할당된 방전 주기가 다음 행의 방전 채널에 할당된 방전 주기내에 최소한 부분적으로 중첩되어지는 시간 시프트로, 각 방전 채널에 사전설정된 주기보다 더 긴 방전 주기를 할당하도록 각 방전 채널을 방전한다.
본 발명의 바람직한 실시예에서, 제1항에 따라서 각 방전 채널은 방전 채널에 할당된 애노드 전극과 캐소드 전극을 적어도 가지고, 이웃하는 방전 채널과 격벽에 의해 분리되며,
각 격벽은 상기 캐소드 전극상에 배치되며, 캐소드 전극은 상기 격벽에 의해 분리된 2개의 인접 방전 채널에 공동으로 사용되며,
상기 스캐닝 회로는 기준으로서 접지 전위로 유지된 애노드 전극의 전위와 함께, 상기 캐소드 전극에 사전설정된 전극을 인가하여서, 인접 방전 채널이 서로 방전하도록 하며, 상기 스캐닝 회로는 하나의 캐소드 전극에서 다른 하나의 캐소드 전극으로 시간의 시프트로, 각 캐소드 전극에 사전설정된 전압을 순서대로 인가하는 플라즈마 어드레싱 디스플레이 장치가 설명된다.
신호 전극의 열을 갖는 디스플레이 셀과 방전 채널의 행을 갖는 플라즈마 셀이 함께 적층되어 있고 상기 신호 전극과 상기 방전 채널의 교점에 픽셀들이 형성되어 있는 플라즈마 어드레싱 디스플레이 장치를 구동하기 위한 방법에 있어서,
상기 신호 전극열을 사전설정된 주기로 순차로 방전시켜 행마다 픽셀을 선택하는 스캐닝 처리 단계와,
상기 신호 전극열에 화상 신호를 사전설정된 주기를 유지하면서 순차로 공급하여 선택된 상기 행의 픽셀에 화상 신호를 기록하는 신호 처리 단계를 포함하고,
상기 스캐닝 회로는 이전 행의 방전 채널에 할당된 방전 채널이 다음 행의 방전 채널에 할당된 방전 주기와 적어도 부분적으로 중첩되는 시간 시프트로 각 방전 채널을 방전하는 것을 특징으로 하는 플라즈마 어드레싱 디스플레이 장치의 구동 방법이 청구항 4에서 설명된다.
본 발명에 따라서, 이전 행의 방전 채널에 할당된 방전 주기가 다음 행의 방전 채널에 할당된 방전 주기와 부분적으로 중첩되어서, 방전 채널이 시간 시프트로, 방전될 수 있다. 달리 설명하면, 플라즈마 셀의 스캐닝은 "동시성(concurrent) 다수 라인 방전 시스템"에 의해 동작되며, 동시성 다수 라인 방전 시스템에서, 2개의 라인들은 종래의 라인-기준 방전 대신 적어도 동시에 방전된다. 이러한 "동시성 다수 라인 방전 시스템"으로, 각 라인에 할당된 방전 주기(방전 펄스 폭)는 수평 주기(1H)보다 더 길어질 수 있다.
그 결과는 플라즈마 방전은 각 방전 채널에서 안정되게 유도될 수 있어서, 균일한 기록을 위해 필요한 방전 전압 및 전류가 그에 상응하여 줄어든다. 방전 전압 및 전류의 감소 효과는 펄스 폭을 늘릴수록 더 커진다. 특히, 방전 전류를 줄임으로써, 플라즈마 셀의 내구성이 향상될 수 있다. 플라즈마 어드레싱 디스플레이 장치에 내장된 플라즈마 셀에서, 플라즈마 셀의 내구성은 방전 전류의 4제곱으로 역비례한다. 또한, 본 발명의 바람직한 실시예에서, 캐소드 전극은 격벽 아래에 형성되며, 2개의 인접 방전 채널은 격벽을 공동으로 사용한다.
이들 2개의 방전 채널은 캐소드 전극에 사전설정된 방전 전압을 인가함으로써, 동시에 방전될 수 있다. 각각의 캐소드 전극으로의 방전 전압의 인가가 예를 들어, 1H 만큼 순서대로 시프팅된다면, 각 방전 채널에서 방전 시간의 최대 1H에서가 얻어진다. 또한, 각 캐소드 전극으로의 전압 인가 시간이 최대 1H이기 때문에, 이것은 루틴 시스템의 시간의 절반이다. 캐소드 전극으로의 방전 전압 인가 시간을 절반으로 줄임으로써, 그 손상이 절반으로 줄어들 수 있어서, 내구성은 "동시성 다수 라인 방전 시스템"의 루틴에 있는 내구성의 2배로 증강될 수 있다.
상술된 바와 같이, "동시성 다수 라인 방전 시스템"이 사용되는 본 발명에 따라서, 수평 주기보다 더 긴 방전 주기가 각 방전 채널에 할당될 수 있다. 이제 방전 주기가 더 길어질 수 있기 때문에, 화상 신호의 균일한 기록을 위해 필요되는 방전 전압 또는 전류가 줄어들 수 있어서, 플라즈마 어드레싱 디스플레이 장치에 내장된 플라즈마 셀의 내구성을 증강시키는 것이 가능하다. 방전 전류가 감소되었기 때문에, 전체 패널의 전력 소모도 방전 주기가 초과하여 늘어나지 않을 때까지는 감소될 수 있다.
도 1은 종래의 플라즈마 어드레싱 디스플레이 장치의 예를 도시한 단면도.
도 2는 종래의 플라즈마 어드레싱 디스플레이 장치의 동작을 도시한 간략한 도.
도 3은 종래의 플라즈마 어드레싱 디스플레이 장치의 동작을 도시한 타이밍 차트.
도 4는 본 발명에 따른 플라즈마 어드레싱 디스플레이 장치를 도시한 간략한 블럭 다이어그램.
도 5는 본 발명에 따른 플라즈마 어드레싱 디스플레이 장치의 동작을 도시한 타이밍 차트.
도 6은 본 발명에 따른 플라즈마 어드레싱 디스플레이 장치의 방전 주기 및 방전 전류 간의 관계를 나타낸 그래프.
도 7은 본 발명에 따른 플라즈마 어드레싱 디스플레이 장치의 방전 전류와 내구성 간의 관계를 도시한 그래프.
도 8은 본 발명에 따른 플라즈마 어드레싱 디스플레이 장치에 내장된 플라즈마 셀의 제1 실시예를 도시한 간략한 도.
도 9는 본 발명에 따른 플라즈마 어드레싱 디스플레이 장치에 내장된 플라즈마 셀의 제2 실시예를 도시한 간략한 도.
도 10은 본 발명에 따른 플라즈마 어드레싱 디스플레이 장치에 내장된 플라즈마 셀의 제3 실시예를 도시한 간략한 도.
〈도면의 주요 부분에 대한 부호의 설명〉
0 : 패널
1 : 디스플레이 셀
2 : 플라즈마 셀
3 : 중간 시트
4 : 기판
7 : 격벽
11 : 픽셀
21 : 주변 신호 회로
22 : 스캐닝 회로
23 : 제어 회로
51 ~ 55 : 방전 채널
도면을 참조하여, 본 발명의 바람직한 실시예가 자세하게 설명될 것이다.
도 4는 본 발명에 따른 플라즈마 어드레싱 디스플레이 장치의 기본 구조를 도시한 간략한 도를 나타낸다. 도시된 바와 같이, 본 플라즈마 어드레싱 디스플레이 장치는 패널(0), 주변 신호 회로(21), 스캐닝 회로(22), 및 제어 회로(23)로 만들어진다. 패널(0)은 화상 신호에 대응하여, 아웃고잉 광 빔으로 입사 광을 조절하여 화상 디스플레이를 만들기 위한 디스플레이 셀과, 디스플레이 셀을 스캐닝하기 위해 이 디스플레이 셀 표면에 본딩된 플라즈마 셀로 만들어진다.
플라즈마 셀은 한 쌍의 방전 전극을 포함하며, 스캐닝 회로(22)에 의해 방전하기 위해 구동된다. 한 쌍의 방전 전극 중의 하나는 캐소드 K로 동작하고, 다른 하나는 애노드 A로 동작한다. 스캐닝 회로(22)는 캐소드 K0에서 Kn에 선택 펄스를 차례로 인가하여서, 디스플레이 셀들을 스캐닝한다.
다른 한편으로, 애노드 A0에서 An은 기준 전위로 접지된다. 디스플레이 셀은 열으로 배열된 신호 전극 Y0에서 Ym을 포함하며, 디스플레이 셀은 방전 채널의 신호 전극의 교점에서 픽셀(11)을 정의한다. 신호 회로(21)는 방전 채널의 라인 순서의 스캐닝과 동기를 맞추어서, 신호 전극 Y0에서 Ym에 화상 신호를 인가하여, 입사 광 빔의 모든 픽셀을 조정한다. 제어 회로(23)는 신호 회로(21)와 스캐닝 회로(22)의 동기 제어를 행한다.
스캐닝 회로(22)의 특성으로, 각 방전 채널의 방전은 이전 행의 방전 채널에 할당된 방전 주기가 다음 행의 방전 채널에 할당된 방전 주기에 부분적으로 중첩된 시간 오프셋으로, 각 방전 채널의 방전이 발생되어서 사전설정된 수평 스캐닝 주파수보다 더 긴 방전 채널이 각 방전 채널에 할당될 수 있다.
이것을 유지하면서, 신호 회로(21)는 각 방전 채널에 할당된 방전 주기가 종료하는 시점에서, 해당 행의 픽셀(11)에 기록될 화상 신호를 신호 전극 Y0에서 Ym으로 보낸다.
각 방전 채널은 한 쌍의 애노드 A 및 캐소드 K와, 스캐닝 회로(22)로부터 한 쌍의 전극의 캐소드에 인가된 선택 펄스에 응답하여, 방전되는 가스를 갖는다. 이 가스는 아르곤 또는 크세논과 같은 불활성 가스이다. 본 발명에서, 플라즈마 셀은 구동 시스템으로서 상술된 "동시성 다수 라인 방전 시스템"을 적용함으로써, 내구성이 향상될 수 있다.
도 5는 본 발명에 따른 "동시성 다수 라인 방전 시스템"의 구체적 예를 도시한 타이밍 차트이다. 본 실시예는 480개의 방전 라인의 갯수와 32㎲의 수평 주기로, VGA 표준 디스플레이 장치에 적용된다.
본 실시예에서, 하나의 라인에 할당될 수 있는 방전 주기는 2H=64㎲이다. 64㎲의 방전 주기가 각 채널에 할당될 때, 예를 들어 라인 1 및 라인 2의 방전 타이밍은 다음과 같다.
첫째, 라인 1은 타이밍 a에서 방전하기 시작한다. 라인 2는 32㎲(1)이 경과했을 때 시점 b에서 방전하기 시작하기 때문에, 라인 1 및 라인 2는 도시된 바와 같이 시점 c까지 타인 포인트 b로부터 32㎲의 주기 동안 방전한다. 즉, 2개의 라인은 동시에 방전한다. 라인 1에서의 화상 신호의 기록은 라인 1이 방전을 완료했을 때 시점 c의 바로 앞에서 시작한다.
예를 들어, 이러한 기록은 시점 c의 몇 ㎲ 앞에서 시작한다. 실제로, 라인 2와 라인 3은 화상 신호가 라인 1에 기록되어질 때 방전하기 때문에, 라인 1에 기록되어질 화상 신호는 라인 2 및 라인 3에 잠깐 기록된다.
그러나, 이 주기는 2개의 라인 /480개의 라인으로, 전체 프레임의 0.4%만을 차지하므로, 화상을 보는 데 거의 문제되지 않는다. 본 실시예의 2H로 연속하는 단순 사각 펄스이지만, 이 펄스 또한 희망된다면 분리될 수 있다. 좌우 부분의 펄스 존속이 방전 내구성에 영향을 주지 않을 때까지 이것은 실절적인 문제를 일으키지는 않는다.
도 6은 주어진 방전 채널에 할당된 방전 주기와 안정한 기록에 필요한 방전 전류 Iu 간의 관계를 도시하는 그래프이다. 방전 시간은 ㎲의 실제 단위이며 방전 전류 Iu는 정규화된 값이다. 정규화의 경우, 13㎲의 루틴 방전 주기 동안 흐르는 방전 전류는 1.0으로 설정된다.
그래프로부터 알 수 있는 바와 같이, 안정 기록에 필요한 방전 전류 Iu는 방전 주기(방전 펄스폭)가 증가되면 상당히 감소될 수 있다. 상기 결과로부터, 방전 전류가 약 10㎲부터 서서히 증가하면 방전 전류는 약 절반인 30㎲로 감소될 수 있는 한편, 약 1/4인 96㎲로 감소될 수 있다.
따라서, 본 발명에 따른 "동시성 다수 라인 방전 시스템"을 사용하면, 라인 당 방전 주기는 그 이전보다 길어질 수 있어, 방전 전류의 억제가 가능해진다.
방전 전류와 플라즈마 셀 간의 관계에 대해 본 발명자들은 새로운 사실을 발견하였다. 즉, 플라즈마 어드레싱 디스플레이 장치에 내장된 플라즈마 셀의 내구성은 방전 전류 Iu의 4제곱에 역비례한다는 것을 확인하였다. 보다 상세히 기술하자면, 방전 전류가 통상값의 절반인 경우, 플라즈마 셀의 내구성은 24= 16배만큼 개선될 수 있다. 한편, 플라즈마 셀의 내구성은 본 발명에 따른 "동시성 다수 라인 방전 시스템"을 사용함으로써 개선될 수 있다.
예를 들어, 동시성 2-라인 방전의 경우, 균일한 화상 신호를 기록하는 데 필요한 방전 전류는 종래 시스템에서 필요한 방전 전류의 약 1/3이다. 그래서, 상술된 플라즈마 셀과 방전 전류 간에서 인지된 쿼드러플 룰(quadruple rule)에 따라 플라즈마 셀의 내구성은 34= 81배 개선된다. 그러나, 방전 전류가 흐르는 시간(방전 주기)는 64㎲/13㎲ = 종래 시스템의 약 5배인 것에 주목할 필요가 있다. 그러므로, 현실적으로는, 내구성은 8/5 = 약 16배만큼 개선시킬 수 있는 것으로 예기된다.
도 7은 방전 전류와 플라즈마 셀의 내구성 간의 관계를 도시한 것이다. 도 7의 그래프에서는, 가로 좌표에 정규화된 방전 전류를 세로 좌표에 정규화된 내구성을 나타내었다. 이 그래프에서, 루틴한 방전 주기 ㎲를 갖는 안정한 방전 전류 Iu에 필요한 최소 방전 전류는 1.0로 설정되고, 이 경우 플라즈마 셀의 내구성은 1.0으로 설정된다. 도 7의 그래프에서는, 방전 전류와 플라즈마 셀의 내구성 간의 관계를 13㎲, 64㎲ 및 96㎲의 방전 주기에 대해 플롯트하였다.
13㎲의 방전 주기의 곡선에 주목해 보면, 방전 전류가 1.0부터 감소하기 시작하면, 정규화된 내구성은 1.0부터 커지기 시작한다. 그러나, 실제로는 방전 전류는 극소량으로, 균일한 화상 신호를 기록하는 데 필요한 기록을 실현하는 방전 전류가 정규화된 값으로서의 1.0이 되도록 감소될 수 없다. 동일하게, 32Ks에 대한 방전 전류/내구성은 좌측을 향해 상승한다. 그러나, 원은 13㎲의 곡선으로부터 긴 방전 주기에 대응하는 양으로 하향 시프트한다. 64㎲ 및 96㎲의 원은 연속적으로 하향 시프트하는 것으로 도시된다.
그러나, 방전 주기가 긴 값으로 설정되면, 균일한 화상 신호를 기록하는 데 필요한 방전 전류값 φu는 도 6으로부터 알 수 있는 바와 같이 감소된다. 예를 들어, 32㎲ 및 64㎲의 정규화된 방전 전류의 값은 0.47로 거의 절반으로 되어 1/3 또는 약 0.3으로 감소된다. 방전 전류 Iu는 96㎲의 경우에는 더 감소될 수 있다. 이 내구성 곡선으로부터 알 수 있는 바와 같이, 방전 주기가 길어질수록 플라즈마 셀의 내구성은 길어질 수 있다.
제1 실시예
도 8은 도 4에서 도시된 플라즈마 어드레싱 디스플레이 장치에 내장된 패널의 제1 실시예를 개략적으로 도시한 것이다. 상세히 기술하자면, 도 8은 패널(0)의 플라즈마 셀(2)만을 도시한다. 도시된 바와 같이, 플라즈마 셀(4)은 소정의 갭을 갖고 서로 이격되어 있는 기판(4)과, 중간 시트(3)로 구성된다. 이 갭은 격벽(7)에 의해 분할되어 다수의 방전 채널이 형성된다. 도 8에는 5개의 방전 채널(51 내지 55)이 제공되어 있고, 이들 각각에는 애노드 A와 캐소드 K의 전극 셋트가 할당되어 있다.
플라즈마 셀은 본 발명에 따른 "동시성 다수 라인 방전 시스템"으로 구동된다. 예를 들어, 초기 수평 주기 H1 동안 방전 채널(51)의 캐소드 K에 펄스가 인가되어 플라즈마 방전 P가 생성된다. 동시에, 이웃하는 방전 채널(52)에 속하는 캐소드 K에 선택 펄스가 인가되어 플라즈마 방전 P가 동시에 생성된다.
한편, 방전 채널의 애노드 A는 접지된다. 다음 수평 주기 H2 동안, 방전 채널(52)의 캐소드 K 및 이웃하는 방전 채널(53)의 캐소드 K에 펄스가 인가된다. 이로써 방전 채널(52, 53)에 플라즈마 방전 P가 생성된다.
동일한 방식으로, 그 다음 수평 주기 H3 동안 방전 채널(53, 54)에 플라즈마 방전이 생성되고, 그 다음 수평 주기 H4 동안 방전 채널(54, 55)에 플라즈마 방전이 생성된다.
이러한 동작에 대해 순서적으로 기술하기로 한다. 여기서는 중심 방전 채널(53)에 대해 살펴보면, 제2 수평 주기 H2와 후속하는 제3 수평 주기 H3에서 플라즈마 방전이 생성된다. 그러므로, 방전 채널(53)에 할당된 방전 시간은 종래 시스템의 방전 시간의 최대 2배인 2H이다.
방전 시간을 갈게함으로써, 각 방전 채널은 균일한 기록을 행하는 데 필요한 방전 전압 또는 방전 전류가 대응하게 감소될 수 있도록 플라즈마 방전을 안정적으로 여기시킬 수 있다. 그러나, 각 캐소드 K에 인가된 전압 펄스의 시간 지속 기간은 최대 2H이므로, 이에 따라 손상도 증가된다.
그러나, 각 방전 채널의 방전 시간을 길게 하여 얻어지는 긍정적인 효과는 각 캐소드에 인가되는 길어진 인가 시간으로 인한 부정적인 효과에 의해 상쇄됨으로써 이에 상당하는 내구성이 향상된다.
제2 실시예
도 9는 도 4에 도시된 디스플레이 장치에 내장된 패널의 제2 실시예를 개략적으로 도시한 것이다. 이 실시예에서는, 다수의 격벽(7)이 캐소드 K의 상부 상에 형성되는 데, 즉 이 캐소드를 이웃하는 방전 채널들이 공동으로 사용한다.
한편, 접지 전위에 접속된 애노드는 각 방전 채널의 중심에 배열된다. 제1 수평 주기 H1 동안, 선택 펄스가 방전 채널(51, 52)을 서로 분리하는 격벽(7) 아래에 배치된 캐소드 K에 인가된다.
이로써 방전 채널(51, 52)로부터 동시에 플라즈마 방전 P가 생성된다. 제2 수평 주기 H2 동안, 선택 펄스가 방전 채널(51)과 방전 채널(52)을 서로 분리하는 격벽(7) 아래에 베치된 캐소드 K에 인가된다. 이로써 방전 채널(52, 53)에서 플라즈마 방전이 생성된다.
동일한 방식으로, 제3 수평 주기 H3 동안, 방전 채널(53, 54)에서 플라즈마 방전이 생성된다. 이러한 동작에 대해 순서적으로 살펴보기로 한다. 여기서는 중심 방전 채널(53)에 대해 살펴보면, 제2 수평 주기 H2에서 제1 플라즈마 방전이 생성되고 제3 수평 주기 H3에서 제2 플라즈마 방전이 생성된다. 그러므로, 방전 채널(53)에서의 총 방전 시간은 최대 2H에 달해, 도 8에서 도시된 제1 실시예에서에서와 같이 방전 전압과 방전 전류가 감소된다.
방전 채널(53)에서는, 선택 펄스가 좌측의 캐소드 K에 인가되지만, 제3 수평 주기 H3에서는 선택 펄스가 우측의 캐소드 K에 인가된다. 따라서, 단일의 캐소드인 경우, 펄스 인가 시간은 도 8에서 도시된 제1 실시예에서의 절반값인 최대 1H이다. 그러므로, 플라즈마 셀의 내구성은 제1 실시예에 비해 2배만큼 향상된다.
캐소드가 이웃하는 두 방전 채널에 대해 작용하는 도시된 구조에서는, 이웃하는 두 방전 채널에서 단일 챠징에 의해 대전된 입자를 생성할 수 있다. 방전이 1H만큼 순차로 공급되면, 각 채널에서 최대 2H의 방전 시간을 얻을 수 있다. 각 캐소드 K에 인가되는 시간이 1H이므로, 캐소드 K에 대한 손상도 절반으로 줄어들어, 내구성은 도 8의 구조의 2H 방전인 경우에 비해 2배가 된다. 또한, 격벽(7)이 캐소드 K 상에 제공되므로, 플라즈마 방전에 의한 스퍼터링으로 인해 캐소드 K로부터 전극 물질이 스캐터링되는 것이 방지되어, 화상 저하가 억제된다.
제3 실시예
도 10은 다수의 격벽(7)이 각 방전 전극 상에 형성된 본 발명의 제3 실시예를 도시한 것으로, 각 방전 채널 전극은 매 1H 주기마다 교대로 애노드 A와 캐소드 K의 기능을 수행한다. 제1 수평 주기 1H에서는,방전 채널들을 서로 분리하는 격벽(7) 아래에 배치된 방전 전극은 캐소드 K로서 동작하는 한편, 그 양단에 배치된 방전 전극은 애노드 A로서 동작한다. 이로써 방전 채널(51, 52)에서 동시에 플라즈마 방전 P가 생성된다.
제2 수평 주기 2H에서는, 방전 채널들을 서로 분리하는 격벽(7) 아래에 배치된 방전 전극은 캐소드 K로서 동작하는 한편, 그 양단에 배치된 방전 전극은 애노드 A로서 동작한다. 이로써 방전 채널(52, 53)에서 동시에 플라즈마 방전 P가 생성된다.
동일한 방식으로, 제3 수평 주기 3H에서는, 방전 채널(53, 54)에서 플라즈마 방전이 생성되고, 제4 수평 주기 4H에서는 방전 채널(53, 54)에서 플라즈마 방전이 동시에 생성된다.
이러한 동작에 대해 순서적으로 살펴보기로 한다. 여기서는 중심 방전 채널(53)에 대해 살펴보면, 제2 수평 주기 H2에서 제1 플라즈마 방전이 생성되고 제3 수평 주기 H3에서 제2 플라즈마 방전이 생성된다. 그러므로, 방전 채널(53)에서의 총 방전 시간은 최대 2H에 달해, 라인 당 할당된 방전 주기는 1H보다 길어진다.
결과적으로, 각 방전 채널에서 안정한 플라즈마 방전이 도입되어 균일한 기록을 행하는 데 필요한 장전 전압 또는 방전 전류를 상응하게 감소시킬 수 있다. 또한, 각 캐소드 K로의 전압 펄스 인가 시간은 도 9의 제2 실시예에서와 같이 최대 1H로, 도 8의 제1 실시예에 비해 펄스 인가 시간이 절반으로 된다.
본 발명에 따라서, 이전 행의 방전 채널에 할당된 방전 주기가 다음 행의 방전 채널에 할당된 방전 주기와 부분적으로 중첩되어서, 방전 채널이 시간 시프트로, 방전될 수 있다. 달리 설명하면, 플라즈마 셀의 스캐닝은 "동시성(concurrent) 다수 라인 방전 시스템"에 의해 동작되며, 동시성 다수 라인 방전 시스템에서, 2개의 라인들은 종래의 라인-기준 방전 대신 적어도 동시에 방전된다. 이러한 "동시성 다수 라인 방전 시스템"으로, 각 라인에 할당된 방전 주기(방전 펄스 폭)는 수평 주기(1H)보다 더 길어질 수 있다.
그 결과는 플라즈마 방전은 각 방전 채널에서 안정되게 유도될 수 있어서, 균일한 기록을 위해 필요한 방전 전압 및 전류가 그에 상응하여 줄어든다. 방전 전압 및 전류의 감소 효과는 펄스 폭을 늘릴수록 더 커진다. 특히, 방전 전류를 줄임으로써, 플라즈마 셀의 내구성이 향상될 수 있다.

Claims (6)

  1. 신호 전극의 열을 갖는 디스플레이 셀들과 방전 채널의 행을 갖는 플라즈마 셀을 포함하는 플랫 패널-상기 신호 전극과 상기 방전 채널의 교점에 픽셀들이 형성되어 있슴-과, 상기 신호 전극열을 사전설정된 주기로 순차로 방전시켜 행마다 픽셀을 선택하는 스캐닝 회로와, 상기 신호 전극열에 화상 신호를 공급하여 선택된 상기 행의 픽셀에 상기 화상 신호를 기록하는 신호 회로를 포함하는 플라즈마 어드레싱 디스플레이 장치에 있어서,
    상기 주사 회로는 이전 행의 방전 채널에 할당된 방전 주기가 그 다음 행의방전 채널에 할당된 방전 주기와 적어도 부분적으로 중첩되는 시간 시프트로, 각각의 방전 채널에 대한 상기 사전설정된 주기보다 더 긴 방전 주기를 할당하도록 각각의 방전 채널을 방전하는 것을 특징으로 하는 플라즈마 어드레싱 디스플레이 장치.
  2. 제1항에 있어서,
    상기 신호 회로는 각각의 방전 채널에 할당된 방전 주기의 종료 시와 연관한 시간에, 당해 행 내의 픽셀에 기록될 화상 신호를 각 신호 전극에 공급하는 것을 특징으로 하는 플라즈마 어드레싱 디스플레이 장치.
  3. 제1항에 있어서,
    각 방전 채널은 적어도 자신에게 할당된 애노드 전극과 캐소드 전극을 포함하고 이웃하는 방전 채널과는 격벽에 의해 분리되어 있고,
    각 격벽은 상기 캐소드 전극 상에 배열되고, 이 캐소드 전극은 상기 격벽에 의해 분리된 이웃하는 두 방전 채널에 의해 공동으로 사용되고,
    상기 스캐닝 회로는 상기 캐소드 전극에 사전설정된 전압을 인가하고, 애노드 전극의 전위는 기준으로서의 접지 전위로 유지되어, 이웃하는 방전 채널들이 함께 방전되고, 상기 스캐닝 회로는 캐소드 전극마다 시간 시프트로 각 캐소드 전극에 사전설정된 전압을 순차로 인가하는 플라즈마 어드레싱 디스플레이 장치.
  4. 신호 전극의 열을 갖는 디스플레이 셀과 방전 채널의 행을 갖는 플라즈마 셀이 함께 적층되어 있고 상기 신호 전극과 상기 방전 채널의 교점에 픽셀들이 형성되어 있는 플라즈마 어드레싱 디스플레이 장치를 구동하기 위한 방법에 있어서,
    상기 신호 전극열을 사전설정된 주기로 순차로 방전시켜 행마다 픽셀을 선택하는 스캐닝 처리 단계와,
    상기 신호 전극열에 화상 신호를 사전설정된 주기를 유지하면서 순차로 공급하여 선택된 상기 행의 픽셀에 화상 신호를 기록하는 신호 처리 단계를 포함하고,
    상기 스캐닝 회로는 이전 행의 방전 채널에 할당된 방전 채널이 다음 행의 방전 채널에 할당된 방전 주기와 적어도 부분적으로 중첩되는 시간 시프트로 각 방전 채널을 방전하는 것을 특징으로 하는 플라즈마 어드레싱 디스플레이 장치의 구동 방법.
  5. 제4항에 있어서,
    상기 신호 처리 단계는 각각의 방전 채널에 할당된 방전 주기의 종료 시와 연관한 시간에, 당해 열 내의 픽셀에 기록될 화상 신호를 각 신호 전극에 공급하는 플라즈마 어드레싱 디스플레이 장치의 구동 방법.
  6. 제4항에 있어서,
    각 방전 채널은 적어도 자신에게 할당된 애노드 전극과 캐소드 전극을 포함하고 이웃하는 방전 채널과는 격벽에 의해 분리되어 있고,
    각 격벽은 상기 캐소드 전극 상에 배열되고, 이 캐소드 전극은 상기 격벽에 의해 분리된 이웃하는 두 방전 채널에 의해 공동으로 사용되고,
    상기 스캐닝 처리 단계는 상기 캐소드 전극에 사전설정된 전압을 인가하고, 애노드 전극의 전위는 기준으로서의 접지 전위로 유지되어, 이웃하는 방전 채널들이 함께 방전되고, 상기 스캐닝 회로는 캐소드 전극마다 시간 시프트로 각 캐소드 전극에 사전설정된 전압을 순차로 인가하는 플라즈마 어드레싱 디스플레이 장치의 구동 방법.
KR1020000045438A 1998-08-06 2000-08-05 플라즈마 어드레스 표시 장치 및 그 구동 방법 KR100612794B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1999224631 1998-08-06
JP22463199 1999-08-06
JP200021599 2000-01-31
JP2000021599A JP3600495B2 (ja) 1999-08-06 2000-01-31 プラズマアドレス表示装置

Publications (2)

Publication Number Publication Date
KR20010050001A true KR20010050001A (ko) 2001-06-15
KR100612794B1 KR100612794B1 (ko) 2006-08-17

Family

ID=26526162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000045438A KR100612794B1 (ko) 1998-08-06 2000-08-05 플라즈마 어드레스 표시 장치 및 그 구동 방법

Country Status (3)

Country Link
US (1) US6597332B1 (ko)
JP (1) JP3600495B2 (ko)
KR (1) KR100612794B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100587770C (zh) * 2005-04-26 2010-02-03 佳能株式会社 扫描电路、扫描装置、图像显示装置和电视装置
TW200820301A (en) * 2006-10-26 2008-05-01 Ind Tech Res Inst Field emission backlight unit and scanning driving method
WO2008111182A1 (ja) * 2007-03-14 2008-09-18 Pioneer Corporation 表示装置およびその駆動方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02123326A (ja) * 1988-11-02 1990-05-10 Hitachi Ltd 液晶表示装置及びその駆動方法
US5119447A (en) * 1990-11-06 1992-06-02 General Instrument Corporation Apparatus and method for externally modulating an optical carrier
US5661501A (en) * 1995-10-16 1997-08-26 Sony Corporation Driving method of plasma-addressed display device
JPH1062762A (ja) * 1996-08-22 1998-03-06 Sony Corp プラズマアドレス液晶表示装置
JP3559719B2 (ja) * 1998-01-13 2004-09-02 キヤノン株式会社 プラズマアドレス型の液晶表示装置

Also Published As

Publication number Publication date
US6597332B1 (en) 2003-07-22
JP3600495B2 (ja) 2004-12-15
KR100612794B1 (ko) 2006-08-17
JP2001117538A (ja) 2001-04-27

Similar Documents

Publication Publication Date Title
US6614411B2 (en) Plasma address display apparatus
JP3319042B2 (ja) プラズマアドレス表示装置
KR100612794B1 (ko) 플라즈마 어드레스 표시 장치 및 그 구동 방법
US5661501A (en) Driving method of plasma-addressed display device
KR100590144B1 (ko) 플라즈마 어드레스 표시 장치
KR100590148B1 (ko) 플라즈마 어드레스 표시 장치
JP2001195036A (ja) プラズマアドレス表示装置及びその駆動方法
KR950001491B1 (ko) 칼라방전표시장치 및 그 구동방법
KR100585630B1 (ko) 플라즈마어드레스액정디스플레이구동방법
KR100296786B1 (ko) 플라즈마어드레스액정표시장치구동방법
JPH11305212A (ja) プラズマアドレス表示装置
JP2000235177A (ja) プラズマアドレス表示装置
JPH07295504A (ja) プラズマアドレス表示装置
JPH08304792A (ja) プラズマアドレス表示装置およびその駆動方法
KR19980067786A (ko) 공통 음극을 이용한 플라즈마 어드레스 액정 디스플레이 패널
JPH06289808A (ja) プラズマアドレス表示素子の駆動方法
JPH11305213A (ja) プラズマアドレス表示装置
JPH08304770A (ja) プラズマアドレス表示装置
JP2001290126A (ja) プラズマアドレス表示装置及びその駆動方法
JP2001125075A (ja) プラズマアドレス表示装置及びその駆動方法
JPH06331969A (ja) プラズマアドレス液晶表示装置
JPH09113882A (ja) プラズマアドレス表示装置とその駆動方法
JP2000235175A (ja) プラズマアドレス表示装置
JP2002032060A (ja) プラズマアドレス表示装置及びその駆動方法
JP2000214801A (ja) プラズマアドレス表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110803

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee