KR20010047251A

KR20010047251A - 액정 표시 장치용 박막 트랜지스터 기판

Info

Publication number: KR20010047251A
Application number: KR1019990051376A
Authority: KR
Inventors: 박영배; 허성욱
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1999-11-18
Filing date: 1999-11-18
Publication date: 2001-06-15
Also published as: KR100656904B1

Abstract

절연 기판 위에 가로 방향으로 뻗어 있는 게이트선 및 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 게이트 배선 상부에는 게이트 배선을 덮는 게이트 절연막이 형성되어 있다. 게이트 절연막 상부에는 반도체 패턴이 형성되어 있으며, 그 위에는 세로 방향으로 뻗어 있는 데이터선, 데이터선에 연결되어 있는 소스 전극 및 소스 전극과 분리되어 있으며 게이트 전극을 중심으로 소스 전극과 마주하는 드레인 전극을 포함하는 데이터 배선과 데이터선의 양편에 데이터선과 일정한 간격을 유지하고 있는 정렬 패턴이 형성되어 있다. 데이터 배선 및 정렬 패턴 위에는 보호막이 형성되어 있으며, 보호막에는 드레인 전극을 노출시키는 접촉구 및 데이터선과 정렬 패턴 사이의 기판을 드러내는 개구부가 형성되어 있다. 이때 개구부에는 정렬 패턴이 드러나 있으며, 그 하부의 반도체 패턴과 게이트 절연막은 언더 컷되어 있다. 보호막 위에는 접촉구를 통하여 드레인 전극과 연결되어 있는 화소 전극이 형성되어 있다. 이때, 데이터선에 인접한 화소 전극은 개구부가지 형성되어 있다. 이렇게 하면, 액정 표시 장치의 정렬 오차를 최소화할 수 있는 동시에 데이터선과 화소 전극 사이의 결합 정전 용량을 화면 전체에 걸쳐 일정하게 할 수 있어 스티치 불량을 방지할 수 있고, 화소 전극과 데이터선 사이에 개구부를 형성함으로써 화소 불량을 방지할 수 있다.

Description

액정 표시 장치용 박막 트랜지스터 기판{THIN FILM TRANSISTOR FOR LIQUID CRYSTAL DISPLAY}

본 발명의 액정 표시 장치용 박막 트랜지스터 기판에 관한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.

액정 표시 장치 중에서도 현재 주로 사용되는 것은 스위칭 소자로 박막 트랜지스터를 가지고 있으며, 박막 트랜지스터가 형성되어 있는 기판에는 서로 교차하여 행렬 모양의 화소를 정의하는 다수의 게이트선과 데이터선이 형성되어 있으며, 각각의 화소에는 화소 전극이 형성되어 있다.

그러나, 액정 표시 장치용 기판의 제작 과정 중에서 의도하지 않은 부분, 특히 화소 전극과 화소 전극 사이, 화소 전극과 데이터선 사이 등에 도전 물질이 잔류하는 경우에는 화소의 닫힘 상태에서도 화소가 늘 밝게 표시되는 화소 결함이 발생한다.

또한, 액정 표시 장치의 구동시 임의의 화소 전극은 데이터선을 타고 전달되는 화상 신호가 박막 트랜지스터를 통해 한 차례 인가된 후에는 다음 번 신호가 인가되기까지 부유(floating) 상태에 있게 되나, 데이터선에는 다른 행의 화상 신호가 계속해서 인가된다. 따라서, 데이터선을 통하여 전달되는 화상 신호의 전압이 부유 상태에 있는 임의의 화소 전극의 전위를 변동시키고 이로 인해 액정 표시 장치에는 원하지 않는 화상이 나타나게 된다. 이런 현상은 화소 전극과 데이터선의 배치 관계에서 발생하는 결합 정전 용량(coupling capacitance)이 클수록 심하게 나타난다.

또한, 제조 공정상 데이터선과 화소 전극은 서로 다른 사진 식각(photolithography) 공정에 의하여 형성되는데 사진 공정에서 마스크(mask) 오정렬(misalign)이 발생하면 결합 정전 용량이 변동하게 된다. 특히, 사진 공정 진행시 화면을 여러 블록으로 분할하여 노광하는 경우에는 각 블럭간에 오정렬의 정도가 달라져 각 블럭간의 밝기가 다르게 나타나는 스티치(stitch)가 발생한다. 이러한 스티치는 액정 표시 장치를 열(column) 반전 구동이나 점(dot) 반전 구동할 경우에는 더욱 심해진다.

본 발명이 이루고자 하는 기술적 과제는 제조 공정 중에 잔류하는 도전막에 의해 화소 전극 및 데이터 배선이 서로 단락되는 것을 방지하여 화소 결함을 줄이는 것이다.

본 발명의 또 다른 과제는 액정 표시 장치의 제조 공정에서 오정렬을 최소화하는 것이다.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,

도 2는 도 1의 II-II' 선을 따라 절단한 단면도이고,

도 3은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,

도 4는 도 3의 IV-IV' 선을 따라 절단한 단면도이고,

도 5 및 도 6은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에서 배선을 수리하는 방법을 도시한 배치도이고,

도 7a 내지 도 7d는 본 발명의 제1 실시예에 따른 액정 표시 장치의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.

이러한 기술적 과제를 해결하기 위하여 본 발명에서는 데이터선 형성시에 데이터선 양측에 데이터선과 나란하게 정렬 패턴을 더 형성하고, 드레인 전극을 노출시키는 접촉구 형성시에 데이터선과 정렬 패턴 사이에 개구부를 형성한다.

구체적으로는, 절연 기판 위에 가로 방향으로 뻗어 있는 게이트선 및 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 게이트 배선 상부에는 게이트 배선을 덮는 게이트 절연막이 형성되어 있다. 게이트 절연막 상부에는 반도체 패턴이 형성되어 있으며, 그 위에는 세로 방향으로 뻗어 있는 데이터선, 데이터선에 연결되어 있는 소스 전극 및 소스 전극과 분리되어 있으며 게이트 전극을 중심으로 소스 전극과 마주하는 드레인 전극을 포함하는 데이터 배선과 데이터선의 양편에 데이터선과 일정한 간격을 유지하고 있는 정렬 패턴이 형성되어 있다. 데이터 배선 및 정렬 패턴 위에는 드레인 전극을 노출시키는 접촉구 및 데이터선과 정렬 패턴 사이에 형성되어 있는 개구부를 가지는 보호막이 형성되어 있으며, 보호막 위에는 접촉구를 통하여 드레인 전극과 연결되어 있는 화소 전극이 형성되어 있다.

이때, 화소 전극은 정렬 패턴과 일부가 중첩되는 것이 바람직하며, 데이터선에 인접한 화소 전극의 경계선은 정렬 패턴의 경계선 중에서 데이터선에 인접한 경계선보다 같거나 멀리 떨어져 있는 것이 바람직하다.

또한, 개구부를 통하여 정렬 패턴의 일부가 노출될 수 있으며, 화소 전극은 정렬 패턴의 상부까지 형성될 수 있어 개구부에서 정렬 패턴과 연결될 수도 있다.

여기서, 개구부는 반도체 패턴 및 게이트 절연막까지 연장되어 기판을 드러낼 수 있으며, 게이트 절연막 및 반도체 패턴은 정렬 패턴의 하부에서 언더 컷되는 것이 바람직하다.

또한, 게이트 배선과 동일한 층에는 데이터선의 일부 및 정렬 패턴의 양단과 각각 중첩되어 있는 수리용 배선을 더 포함할 수 있으며, 데이터 배선과 동일한 층에는 양단이 데이터선과 연결되어 있으며, 게이트선과 교차하는 보조 데이터선을 더 포함할 수 있다. 한편, 화소 전극과 동일한 층으로 형성되어 있으며, 양단은 데이터선과 중첩하며 게이트선과 교차하는 보조 데이터선을 더 포함할 수도 있다.

그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.

먼저, 도 1 내지 도 2 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선을 따라 잘라 도시한 단면도이다.

먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 이중으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(24) 및 이중의 게이트선(22)을 연결하는 게이트선 연결부(28)를 포함하며, 게이트 배선은 도면으로 나타내지 않았지만 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드를 포함할 수 있다. 게이트 배선(22, 28)은 후술할 화소 전극(80)과 중첩되어 화소의 전하 보존 능력을 향상시키기 위한 유지 용량을 가지는 유지 축전기를 이루며, 유지 용량이 충분하지 않는 경우 게이트 배선(22, 24, 28)과 동일한 층으로 후술할 화소 전극(80)과 중첩되는 유지 용량용 배선을 별도로 형성할 수도 있다.

게이트 배선(22, 24, 28)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층이 그 예이다.

게이트 배선(22, 24, 28) 위에는 질화규소(SiN_x) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 28)을 덮고 있다.

게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.

접촉층 패턴(55, 56, 58) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선과 정렬 패턴이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(62, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)을 포함하며, 데이터 배선은 도면으로 나타내지 않았지만 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드를 더 포함할 수 있다. 정렬 패턴(68)은 접촉층 패턴(58)의 상부에 데이터선(62)과 같은 방향으로 형성되어 있다.

데이터 배선(62, 65, 66) 및 정렬 패턴(68)도 게이트 배선(22, 24, 28)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.

접촉층 패턴(55, 56)은 그 하부의 반도체 패턴(42)과 그 상부의 데이터 배선(62, 65, 66)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 65, 66)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하다. 한편, 정렬 패턴(68)의 하부에는 반도체 패턴(48)과 접촉층 패턴(58)이 형성되어 있으나, 일부는 정렬 패턴(68)의 안쪽으로 형성되어 있다.

한편, 반도체 패턴(42)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 65, 66) 및 접촉층 패턴(55, 56)과 동일한 모양을 하고 있다.

데이터 배선(62, 65, 66) 및 데이터 배선으로 가리지 않는 반도체 패턴(42)의 채널부(C) 위에는 보호막(70)이 형성되어 있으며, 보호막(70)은 드레인 전극(66)을 드러내는 접촉구멍(72)을 가지고 있으며, 데이터선(62)의 양쪽에는 게이트 절연막(30)과 함께 데이터선(62)과 정렬 패턴(68) 사이의 기판(10)을 드러내는 개구부(78)를 가지고 있다. 여기서, 데이터선(62)으로부터 멀리 위치한 개구부(78)의 경계선은 정렬 패턴(68)의 안쪽에 형성되어 있어 데이터선(62)에 인접한 정렬 패턴(68)의 경계선은 개구부(78)를 통하여 드러나 있으며, 데이터선(62)에 인접한 정렬 패턴(68) 하부의 반도체 패턴(48) 및 접촉층 패턴(58)은 정렬 패턴(68)의 경계선 안쪽으로 형성되어 있다. 물론, 데이터선(62)에 인접한 개구부(78)의 경계선도 데이터선(68)의 안쪽으로 위치하도록 개구부(78)가 형성될 수도 있으며, 개구부(78)의 경계선이 데이터선(62)과 정렬 패턴(68) 사이에 위치하도록 개구부(78)가 형성될 수도 있다. 여기서, 보호막(70)은 데이터 패드를 드러내는 접촉 구멍을 가질 수 있으며, 게이트 절연막(30)과 함께 게이트 패드를 드러내는 접촉 구멍을 가질 수도 있으며. 보호막(70)은 질화 규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있다.

보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(80)이 형성되어 있다. 화소 전극(82)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(72)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 여기서, 데이터선(62)에 인접한 화소 전극(80)은 개구부(78)를 통하여 드러난 정렬 패턴(68)의 상부까지 형성되어 있다. 물론, 화소 전극(80)을 개구부(78)까지 미치지 않도록 보호막(70)의 상부에만 형성될 수 있고 정렬 패턴(68) 넘어까지 형성될 수 있다. 화소 전극(80)은 게이트 배선(22, 24, 28)과 중첩되어 유지 용량을 형성하지만, 유지 용량이 충분하지 않은 경우에는 유지 배선을 별도로 형성하여 충분한 유지 용량을 확보할 수도 있다. 한편, 화소 전극(80)과 동일한 층에는 보호막(70)의 접촉 구멍을 통하여 게이트 패드 및 데이터 패드와 연결되는 보조 게이트 패드 및 보조 데이터 패드가 형성될 수 있으며, 이들의 적용 여부는 선택적이다.

여기에서는 화소 전극(80)의 재료의 예로 투명한 ITO 또는 IZO를 들었으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.

이러한 본 발명에 따른 제조 방법에서는 화소 전극(80)과 데이터선(62) 사이의 보호막(80)에 틈이 형성되어 도전 물질이 있더라도, 화소 전극(80)과 데이터선(62) 사이에 개구부(78)를 형성하므로 화소 전극(80)과 데이터선(62)이 단락은 발생되지 않는다. 따라서, 잔류하는 도전성 물질로 인하여 화소가 늘 밝게 표시되는 화소 불량을 나타나지 않는다.

또한, 본 발명에서는 정렬 패턴(68)을 두어 화소 전극(80)의 경계선이 정렬 패턴(68)에 인접하게 형성함으로써 제조 공정시에 정렬 오차를 최소화할 수 있으며, 분할 노광 공정을 이용한 액정 표시 장치의 제조 방법에서도 스티치를 제거할 수 있다.

또한, 정렬 패턴(68)을 화소 전극(80)의 가장자리에 두어, 화소의 가장자리에서 누설되는 빛을 차단할 수 있다.

한편, 정렬 패턴(68)은 수리용 배선, 즉 게이트선(22)과 데이터선(62)의 단선/단락 또는 데이터선(62)과 상부 기판의 공통 전극의 단락을 수리하기 위한 배선으로 사용될 수도 있다. 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.

도 3은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 4는 각각 도 3에 도시한 박막 트랜지스터 기판을 IV-IV' 선을 따라 잘라 도시한 단면도이다.

도 3 및 도 4에서 보는 바와 같이, 대부분의 구조는 제1 실시예와 유사하다.

하지만, 게이트 배선(22, 24, 28)과 동일한 층에 양단이 데이터선(62)을 중심으로 양쪽에 형성되어 있는 정렬 패턴(68)의 양단과 중첩되어 있는 수리용 배선(29)이 형성되어 있고, 화소 전극(80)은 보호막(70)의 상부에만 형성되어 정렬 패턴(68)과 화소 전극(80)은 서로 연결되어 있지 않다. 또한, 데이터선(62)과 게이트선(22)이 교차하는 부분에는 보조 데이터선(69, 89)이 형성되어 있다. 이때, 데이터선(62)과 동일한 층에 형성되어 있는 보조 데이터선(69)은 데이터선(62)에 직접 연결되어 있으며, 화소 전극(80)과 동일한 층에 형성되어 있는 보조 데이터선(89)은 양단이 데이터선(62)과 중첩되어 있다. 이들(69, 89)은 모두 게이트선(22)과 교차하는 부분의 데이터선(62)이 단선되는 경우에 데이터선(62)에 전달되는 신호를 우회시키기 위해 사용된다. 물론, 보조 데이터선(80)을 이용하는 경우에는 데이터선(62)과 중첩하는 보조 데이터선(89)의 양단 A 부분()을 레이저를 이용하여 데이터선(62)과 연결시킨다.

한편, B 부분(*)에서 게이트선(22)과 데이터선(62)의 단락이 발생하는 경우에는 단락된 B 부분(*)을 중심으로 양쪽의 게이트선(22) 중에서 게이트선 연결부(28) 사이의 C 부분(…)을 단선시킨다.

본 발명의 실시예에 따른 구조에서는, 화소 전극(80)과 중첩되어 유지 용량을 형성하는 게이트선 연결부(28)가 화소의 중앙에 배치되어 있어 게이트 연결부(28)가 데이터선(62)에 인접하게 형성되어 있는 경우보다 화소 전극(80)을 정렬하기가 용이하다. 또한, 이 경우에는 게이트선(22)과 데이터선(62)의 단락이 발생할 가능성이 매우 희박할 뿐아니라, 이들(22, 62)의 단락을 수리하기가 매우 용이하다.

다음은, 데이터선(62)이 단선되었을 경우, 이를 수리하는 방법에 대해 도면을 참조하여 상세하게 설명하기로 한다.

도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에서 데이터선의 단선을 수리하는 방법을 도시한 배치도이다.

도 5에서 보는 바와 같이, A 부분(∼)에서 데이터선(62)이 단선되었을 경우에는 A 부분(∼)을 중심으로 양쪽의 데이터선(62)과 수리용 배선(29)이 중첩하는 B 부분() 및 수리용 배선(29)과 정렬 패턴(68)의 양단이 중첩하는 C 부분()을 레이저를 이용하여 단락시켜, 데이터선(62)을 통하여 전달되는 영상 신호를 수리용 배선(29)과 정렬 패턴(68)을 통하여 우회시키도록 한다.

다음은, 데이터선(62)과 상부 기판의 공통 전극(도시하지 않음)이 단락되었을 경우, 이를 수리하는 방법에 대해 도면을 참조하여 상세하게 설명하기로 한다.

도 6은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에서 데이터선과 공통 전극의 단락을 수리하는 방법을 도시한 배치도이다.

도 6에서 보는 바와 같이, A 부분(*)에서 데이터선(62)과 상부 기판의 공통 전극(도시하지 않음)이 단락되었을 경우에는 A 부분(*)을 중심으로 양쪽의 데이터선(62)과 수리용 배선(29)이 중첩하는 B부분() 및 수리용 배선(29)과 정렬 패턴(68)의 양단이 중첩하는 C부분()을 레이저를 이용하여 단락시켜, 데이터선(62)을 통하여 전달되는 영상 신호를 수리용 배선(29)과 정렬 패턴(68)을 통하여 우회시키도록 한다. 그리고, A 부분(*)과 B부분() 사이인 D 부분(…)의 데이터선(62)을 각각 단선시킨다.

그러면, 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 7a 내지 7d와 앞서의 도 1 내지 도 2를 참고로 하여 상세히 설명한다.

먼저, 도 7a에 도시한 바와 같이, 금속 따위의 도전체층을 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여, 기판(10) 위에 게이트선(22), 게이트 전극(24) 및 게이트선 연결부(28)를 포함하는 게이트 배선을 형성한다. 여기서, 수리용 배선(29, 도 3참조)을 추가로 형성할 수 있으며, 게이트 패드도 함께 형성된다. 다음, 도 7b에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40), 중간층(50)을 연속 증착하고, 이어 금속 따위의 도전체층(60)을 증착한 다음 그 위에 감광막을 도포하고, 부분적으로 다른 투과율을 가지는 마스크를 이용한 사진 공정으로 감광막을 노광하고 현상하여 부분적으로 다른 두께를 가지는 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선(62, 65, 66) 및 정렬 패턴(68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 나머지 부분의 감광막은 모두 제거한다.

이와 같이, 중간 두께를 가지는 감광막 패턴(112)은 마스크에 노광기의 해상도보다 작은 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 두어 빛의 조사량을 조절하여 감광막을 노광 및 현상하면 가능하다. 다른 방법은 감광막의 리플로우(reflow)를 이용하는 것이다.

이어, 감광막 패턴(112, 114)을 식각 마스크로 사용하여 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 감광막 패턴(112, 114)을 식각 마스크로 도전체층(60), 중간층(50) 및 반도체층(40)을 식각하면, 도 7c에서와 같은 반도체 패턴(42, 48)을 완성할 수 있다. 이어, 감광막 패턴(112)을 제거하고 감광막 패턴(114)을 식각 마스크로 사용하여 도전체층(60) 및 중간층(50)을 식각하면 도 7c에서 보는 바와 같은 데이터 배선(62, 65, 66)과 정렬 패턴(68)을 완성할 수 있다. 여기서, 보조 데이터선(69)도 형성할 수 있으며, 데이터 패드도 형성한다. 여기서, 반도체 패턴(42, 48)은 데이터 배선(62, 65, 66)은 밖으로 나오도록 형성되기도 한다.

이와 같이 하여 데이터 배선(62, 65, 66)과 정렬 패턴을 형성한 후, 도 7d에 도시한 바와 같이 질화 규소를 CVD 방법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 보호막(70)을 형성한다. 이어 마스크를 이용하여 사진 식각 공정으로 보호막(70)을 게이트 절연막(30)과 함께 패터닝하여 드레인 전극(66)을 드러내는 접촉 구멍(72)과 정렬 패턴(68)과 데이터선(62) 사이의 기판(10)을 드러내는 개구부(78)를 형성한다. 이때, 개구부(78)에서는 접촉층 패턴(58), 반도체 패턴(48) 및 게이트 절연막(30)이 정렬 패턴(68)의 하부까지 식각되어 언더 컷(under cut)이 발생하도록 식각을 진행하는 것이 바람직하다. 이때, 보호막(70)에 게이트 패드, 데이터 패드를 각각 드러내는 접촉 구멍을 형성할 수 있다.

마지막으로, 도 1 내지 도 2에 도시한 바와 같이, ITO층을 증착하고 마스크를 이용한 사진 식각 공정으로 화소 전극(80)을 형성한다. 이때, 도 3에서 보는 바와 같은 보조 데이터선(89)을 형성할 수 있으며, 접촉 구멍을 통하여 게이트 패드 및 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드도 형성될 수 있다. 이때, 데이터선(62)에 인접한 화소 전극(80)의 경계선은 데이터선에 인접한 정렬 패턴(68)의 경계선보다 같거나 멀게 형성하는 것이 바람직하며, 앞에서 설명한 바와 같이, 화소 전극(80)은 정렬 패턴(68)과 연결되도록 형성할 수도 있으며, 보호막(70)의 상부에 정렬 패턴(68)과 일부만 중첩되도록 형성할 수도 있다.

이러한 본 발명의 실시예에 따른 제조 공정에서는 반도체 패턴(42, 48) 및 데이터 배선(62, 65, 66)을 형성하는 공정에서 정렬 패턴(68)과 데이터선(62) 사이에 도전성 물질이 잔류하더라도 이후에 보호막(70)에 개구부(78)를 형성하는 공정이 있어 반도체 패턴(42) 및 데이터 배선(62, 65, 66)과 정렬 패턴(68) 및 반도 패턴(48) 사이의 단락은 발생하지 않는다. 또한, 화소 전극(80) 형성시에도 보호막(70)에 틈이 있어 ITO가 데이터선(62)까지 스며들더라도 개구부(78)에서 정렬 패턴(68)의 하부가 언더 컷으로 형성되어 화소 전극(80)과 데이터선(62) 사이의 단락은 발생하지 않는다.

이상과 같이, 데이터선과 함께 정렬 패턴을 화소 전극에 인접하게 형성하여 제조 공정의 정렬 오차를 최소화할 수 있으며, 분할 노광시에도 데이터선과 화소 전극 사이에서 발생하는 결합 정전 용량을 화면 전체에 걸쳐 일정하게 할 수 있어서 스티치 불량을 방지할 수 있다. 또한, 정렬 패턴을 화소의 가장자리에 배치하여 누설되는 빛을 차단할 수 있고, 화소 전극과 데이터선 사이에 개구부를 형성함으로써 화소 전극과 데이터선이 단락되는 것을 방지할 수 있다.

Claims

절연 기판 위에 형성되어 있으며, 가로 방향으로 뻗어 있는 게이트선 및 상기 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선,

상기 게이트선 위에 적층되어 있는 게이트 절연막,

상기 게이트 절연막 위에 형성되어 있는 반도체 패턴,

상기 반도체 패턴 위에 형성되어 있으며, 세로 방향으로 뻗어 있는 데이터선, 상기 데이터선에 연결되어 있는 소스 전극 및 상기 소스 전극과 분리되어 있으며 상기 게이트 전극을 중심으로 상기 소스 전극과 마주하는 드레인 전극을 포함하는 데이터 배선,

상기 반도체 패턴 위에 형성되어 있으며, 상기 데이터선의 양편에 상기 데이터선과 일정한 간격을 유지하고 있는 정렬 패턴,

상기 데이터 배선 및 상기 정렬 패턴 위에 적층되어 있으며 상기 드레인 전극을 노출시키는 접촉구 및 상기 데이터선과 상기 정렬 패턴 사이에 형성되어 있는 개구부를 가지는 보호막,

상기 보호막 위에 형성되어 있으며, 상기 접촉구를 통하여 상기 드레인 전극과 연결되어 있는 화소 전극을

포함하는 액정 표시 장치용 박막 트랜지스터 기판.
제1항에서,

상기 화소 전극은 상기 정렬 패턴과 일부가 중첩되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
제1항에서,

상기 데이터선에 인접한 상기 화소 전극의 경계선은 상기 정렬 패턴의 경계선 중에서 상기 데이터선에 인접한 경계선보다 같거나 멀리 떨어져 있는 액정 표시 장치용 박막 트랜지스터 기판.
제1항에서,

상기 개구부를 통하여 상기 정렬 패턴의 일부가 노출되어 있는 액정 표시 장치용 박막 트랜지스터 기판
제4항에서,

상기 화소 전극은 상기 정렬 패턴의 상부까지 형성되어 있어, 상기 개구부에서 서로 연결되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
제5항에서,

상기 개구부는 상기 반도체 패턴 및 상기 게이트 절연막까지 연장되어 상기 기판을 드러내는 액정 표시 장치용 박막 트랜지스터 기판.
제6항에서,

상기 게이트 절연막 및 상기 반도체 패턴은 상기 정렬 패턴의 하부에서 언더 컷되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
제1항에서,

상기 게이트 배선과 동일한 층에 형성되어 있으며, 각각은 상기 데이터선의 일부 및 상기 정렬 패턴의 양단과 중첩되어 있는 수리용 배선을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
제1항에서,

상기 데이터 배선과 동일한 층으로 형성되어 양단은 상기 데이터선과 연결되어 있으며, 상기 게이트선과 교차하는 보조 데이터선을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
제1항에서,

상기 화소 전극과 동일한 층으로 형성되어 있으며, 양단은 상기 데이터선과 중첩하며 상기 게이트선과 교차하는 보조 데이터선을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
제1항에서,

상기 게이트선은 같은 방향으로 형성되어 있는 제1 및 제2 게이트선 및 상기 제1 및 제2 게이트선을 연결하는 게이트선 연결부를 포함하는 액정 표시 장치용 박막 트랜지스터 기판.