KR20010045481A - 화면 크기 자동 조정 방법 - Google Patents

화면 크기 자동 조정 방법 Download PDF

Info

Publication number
KR20010045481A
KR20010045481A KR1019990048788A KR19990048788A KR20010045481A KR 20010045481 A KR20010045481 A KR 20010045481A KR 1019990048788 A KR1019990048788 A KR 1019990048788A KR 19990048788 A KR19990048788 A KR 19990048788A KR 20010045481 A KR20010045481 A KR 20010045481A
Authority
KR
South Korea
Prior art keywords
screen
isdch
horizontal width
sampled
signal
Prior art date
Application number
KR1019990048788A
Other languages
English (en)
Other versions
KR100314071B1 (ko
Inventor
김동현
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019990048788A priority Critical patent/KR100314071B1/ko
Publication of KR20010045481A publication Critical patent/KR20010045481A/ko
Application granted granted Critical
Publication of KR100314071B1 publication Critical patent/KR100314071B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 화면 크기 자동 조정 방법에 관한 것으로 특히, LCD 프로젝터 또는 LCD 모니터에 있어서 표준을 벗어난 수평폭을 가진 그래픽 카드의 영상 신호에 대하여 화면의 범위를 벗어나지 않도록 샘플링 클럭을 보정함으로써 화면의 크기를 자동으로 조정하도록 함에 목적이 있다. 이러한 목적의 본 발명은 샘플링 클럭의 주파수를 현재 입력되는 신호의 표준 픽셀 클럭값으로 설정하는 제1 단계와, 화면 영역의 시작점 및 끝점 위치를 찾는 제2 단계와, 현재 샘플링 클럭에 의해 샘플링된 화면의 수평 픽셀 개수를 계수하여 샘플링된 화면의 수평폭(ISDCH')을 구하는 제3 단계와, 상기에서 샘플링된 화면의 수평폭(ISDCH')이 실제 화면의 한행당 픽셀 개수에 해당하는 수평폭(IDCH)과 일치하는지 비교하는 제4 단계와, 상기에서 샘플링된 화면의 수평폭(ISDCH')이 실제 화면의 수평폭(IDCH)보다 크면 샘플링 클럭값을 한 단계 감소시킨 후 화면 영역의 시작점 위치를 찾는 상기 제2 단계로 복귀하는 제5 단계를 반복 수행함을 특징으로 한다.

Description

화면 크기 자동 조정 방법{METHOD FOR AUTOMATICALLY ADJUSTING PICTURE SIZE}
본 발명은 화면 표시 방법에 관한 것으로 특히, LCD 프로젝터 또는 LCD 모니터에 있어서 화면 크기 자동 조정 방법에 관한 것이다.
일반적으로 PC 신호의 입력이 가능한 LCD 프로젝터 및 LCD 모니터와 같은 제품들은 아날로그 또는 디지털 형태로 입력되는 영상 신호를 디지털적으로 처리하여 화면의 축소, 확대 및 화면의 변조등 원하는 신호 처리를 수행한 뒤 사용자에게 영상을 보이는 장치이다.
이러한 장치들은 디지털 신호가 직접 입력되는 경우도 있으나, 대부분의 경우 컴퓨터의 그래픽 카드로부터 영상 신호를 입력받으므로 아날로그 형태의 영상 신호가 입력된다.
일반적인 영상 표시 회로는 도1 의 블럭도에 도시된 바와 같이, 아날로그 영상 신호를 샘플링하여 디지털 신호로 출력하는 입력신호 샘플링부(110)와, 이 입력신호 샘플링부(110)에서의 디지털 영상 신호에 대해 원하는 신호 처리를 수행하는 디지털 영상신호 처리부(120)와, 이 디지털 영상신호 처리부(120)에서의 출력 신호를 입력으로 화면으로의 출력 방식에 맞추어 변환하는 영상신호 출력부(130)로 구성된다.
상기 입력신호 샘플링부(110)는 도2 의 블럭도에 도시된 바와 같이, 입력 영상 신호의 수평 동기 신호(Hsync)를 기준으로 픽셀 클럭(PCLK)을 발생시키는 PLL 회로(240)와, 이 PLL 회로(240)로부터의 수평 동기 신호(Hsync) 및 픽셀 클럭(PCLK)을 기준으로 샘플링 클럭(SCK) 및 데이터 클럭(DCK)을 발생시키는 클럭 생성기(250)와, 상기 PLL 회로(240)에서의 수평 동기 신호(Hsync) 및 픽셀 클럭(PCLK)을 기준으로 입력 영상 신호를 소정의 전압치에 일치시키는 클램프 생성기(210)와, 상기 샘플링 클럭(SCK)에 동기되어 상기 클램프 생성기(210)의 출력을 샘플링하여 디지털 영상 신호로 변환하는 A/D 컨버터(220)와, 상기 데이터 클럭(DCK)에 동기되어 상기 A/D 컨버터(220)의 출력 신호를 일시 저장하여 디지털 영상 데이터를 출력하는 데이터 버퍼(230)로 구성된다.
이와같은 일반적인 기술에 대한 동작을 설명하면 다음과 같다.
입력신호 샘플링부(110)는 아날로그 형태의 영상 신호가 입력되면 PLL 회로(240)가 그 영상 신호의 수평 동기 신호(Hsync)를 기준으로 픽셀 주파수(PCLK ; Dot Clock)을 발생시키며 클럭 생성기(250)는 상기 픽셀 클럭(PCLK)의 주파수에 해당하는 주파수의 샘플링 클럭(SCK)을 생성하여 A/D 컨버터(220)로 출력함과 동시에 데이터 클럭(DCK)을 생성하여 데이터 버퍼(230)로 출력하게 된다.
이때, 클램프 생성기(210)가 PLL 회로(240)에서의 수평 동기 신호(Hsync) 및 픽셀 클럭(PCLK)을 기준으로 아날로그 영상 입력 신호를 소정의 전압치에 일치시키면 A/D 컨버터(220)는 클럭 생성기(250)에서의 샘플링 클럭(SCK)에 동기되어 상기 클램프 생성기(210)에서의 출력 신호를 샘플링하여 디지털 영상 신호로 변환하게 된다.
이에 따라, A/D 컨버터(220)에서의 디지털 영상 신호를 입력받은 데이터 버퍼(230)는 클럭 생성기(250)에서의 데이터 클럭(DCK)에 동조되어 디지털 영상 데이터를 출력하게 된다.
즉, 상기에서 샘플링 클럭(SCK)을 표준 픽셀 주파수에 맞도록 생성하기 위하여 PLL 회로(240)와 클럭 생성기(250)를 구비하였는데, 영상 입력 신호의 픽셀 주파수에 동기되어 자체적으로 클럭을 발생시키는 것이 아니고 마이크로 컴퓨터(도면 미도시)에서 주어지는 명령에 의하여 설정되는 클럭값으로 클럭을 발생시키는 기능을 한다.
그 이유는 도3 의 파형도에 도시된 바와 같이, 입력신호 샘플링부(110)로 입력되는 영상 신호 자체가 아날로그 형태여서 픽셀의 구분이 되지 않으므로 입력되는 신호의 픽셀 클럭을 PLL 회로(240)에서 검출할 수 있는 방법이 없기 때문이다.
한편, 아날로그 영상 신호의 정확한 샘플링을 위한 개념을 이해하기 위하여 아날로그 영상 입력 신호의 구성을 살펴보면 도4 와 같다.
이때, 실제 입력 신호가 디지털 형태가 아니라면 도4 와 같은 영역의 화면을 표시하기 위한 픽셀 클럭(PCLK ; Dot Clock)은 실제적으로 클럭 펄스의 형태로 입력되는 신호를 의미하는 것이 아니라 영상 신호의 주파수 대역이 어느 영역에 해당하는가를 나타내는 의미의 가상 클럭 펄스이다.
따라서, 실제적으로 컴퓨터(PC)의 그래픽 카드 내부에서는 영상 신호의 주파수에 해당하는 픽셀 클럭에 동기를 맞추어 영상 이미지를 픽셀 단위로 구성하여 출력하므로 도2 의 회로에 입력되는 영상 입력 신호가 아날로그 신호일지라도 PLL 회로(240)에서의 픽셀 클럭(PCLK)의 의미는 실제 디지털 신호에서와 동일한 개념으로 이해할 수 있다.
그리고, 도4 에서 검은색 부분을 포함한 모든 영역은 영상 신호의 공백(Blank) 구간을 모두 포함한 수직/수평 동기신호(Vsync)(Hsync)사이의 모든 신호 부분을 나타내는 것이고, 밝은 색 부분은 실제 이미지가 실려있는 화면 영역을 나타낸다.
여기서, 'ISPH(;Horizontal Start Point of Real Image)'는 영상 입력 신호가 수평 동기 신호(Hsync)로부터 실제 영상 신호가 시작될 때까지 몇 픽셀의 공백 구간이 존재하는가를 나타내는 수치이다.
'ISPV(;Vertical Start Point of Real Image)'는 영상 입력 신호가 수직 동기 신호(Vsync)로부터 실제 영상 신호가 시작될 때까지 몇 행(line)의 공백 구간이 존재하는지를 나타내는 수치이다.
'IDCH(;Horizontal Dot Count of Real Image)'는 영상 입력 신호중 실제 영상 신호가 가지는 신호의 수평폭 즉, 한행(line)당 픽셀의 개수를 나타내는 수치이다.
'IDCV(;Vertical Dot Count of Real Image)'는 영상 입력 신호중 실제 영상 신호가 가지는 신호의 수직폭 즉, 행(line)의 수를 나타내는 수치이다.
이때, 도4 와 같은 화면 영역을 갖는 영상 신호가 입력된 경우 A/D 컨버터(220)가 샘플링 클럭(SCK)에 동기되어 샘플링한 영상 신호의 화면 영역은 도5 의 예시도와 같은데, 도5에서 ISSPH,ISSPV,ISDCH,ISDCV는 아날로그 영상 신호로부터 정확하게 화면 영역의 신호만을 샘플링하기 위하여 샘플링 클럭(SCK)을 발생시키고 그 샘플링 클럭(SCK)에 동기되어 신호를 샘플링하는 입력신호 샘플링부(110)에 주어지는 값으로서 상기 샘플링 클럭(SCK)을 기준으로 계수되는 값이다.
즉, 'ISSPH(;Horizontal Input Sample Start Point)'는 아날로그 영상 신호에서 실제 이미지를 샘플링하기 시작하는 수평 위치로서, 수평 동기 신호(Hsync)로부터 샘플링을 시작하는 위치까지의 클럭의 수(픽셀의 수)를 나타낸다.
'ISSPV(;Vertical Input Sample Start Point)'는 아날로그 영상 신호에서 실제 이미지를 샘플링하기 시작하는 수직 위치로서, 수직 동기 신호로부터 샘플링을 시작하는 위치까지의 행(line)의 수를 나타낸다.
'ISDCH(;Horizontal Input Sample Dot Count)'는 아날로그 영상 신호에서 실제 이미지를 샘플링하는 수평 픽셀의 수로서, 샘플링 클럭(SCK)의 개수를 카운팅하여 얻을 수 있다.
'ISDCV(;Vertical Input Sample Dot Count)'는 아날로그 영상 신호에서 실제 이미지를 샘플링하는 수직 행(line)의 수로서, 수평 동기 신호(Hsync)의 개수를 카운팅하여 얻을 수 있다.
따라서, 영상 입력 신호에 대한 실제 화면 영역의 수평폭(IDCH)과 샘플링된 화면 영역의 수평폭(ISDCH)가 일치한다고 가정하는 경우 입력신호 샘플링부(110)가 픽셀 클럭(PCLK)에 해당하는 주파수의 샘플링 클럭(SCK)을 생성하고 그 샘플링 클럭(SCK)에 동기되어 도3 (b)와 같은 아날로그 영상 입력 신호를 샘플링하면 디지털 영상신호 처리부(120)가 소정의 신호 처리를 수행하고 영상 신호 출력부(130)가 화면에 표시할 방식에 맞추어 출력함으로써 도5 와 같이 샘플링된 영역의 화면을 표시하게 된다.
그러나, 종래의 기술은 표준에서 벗어난 수평폭을 가진 아날로그 영상 신호가 입력되는 경우 정확한 화면 크기에 맞추어 샘플링하지 못하면 화면에 표시되는 영상이 잘리는 문제점이 있다.
따라서, 본 발명은 종래의 문제점을 개선하기 위하여 LCD 프로젝터 또는 LCD 모니터등의 제품에서 표준을 벗어난 수평폭을 가진 그래픽 카드의 영상 신호에 대하여 화면의 범위를 벗어나지 않도록 샘플링 클럭을 보정함으로써 화면의 크기를 자동으로 조정하도록 창안한 화면 크기 자동 조정 방법을 제공함에 목적이 있다.
도 1은 일반적인 영상 표시 회로의 블럭도.
도 2는 도 1에서 입력신호 샘플링부를 보인 블럭도.
도 3은 영상 입력 신호의 샘플링 위치를 보인 파형도.
도 4는 영상 신호의 실제 화면 영역을 보인 예시도.
도 5는 영상 신호의 샘플링 화면 영역을 보인 예시도.
도 6은 표준 영상 신호의 샘플링시 화면 영역을 보인 예시도.
도 7은 표준을 벗어난 영상 신호의 샘플링시 화면 영역을 보인 예시도.
도 8은 샘플링 보정시 화면 영역을 보인 예시도.
도 9는 본 발명에서 샘플링 보정을 위한 동작 흐름도.
* 도면의 주요부분에 대한 부호 설명 *
210 : 클램프 생성기 220 : A/D 컨버터
230 : 데이터 버퍼 240 : PLL 회로
250 : 클럭 생성기
본 발명은 상기의 목적을 달성하기 위하여 샘플링 클럭의 주파수를 현재 입력되는 신호의 표준 픽셀 클럭값으로 설정하는 단계와, 화면 영역의 시작점 및 끝점 위치를 찾는 단계와, 현재의 샘플링 클럭에 의해 샘플링된 화면의 수평 픽셀 개수를 계수하여 샘플링된 화면의 수평폭(ISDCH')을 구하는 단계와, 상기에서 샘플링된 화면의 수평폭(ISDCH')이 실제 화면의 한행당 픽셀 개수에 해당하는 수평폭(IDCH)보다 큰지 비교하는 단계와, 상기에서 샘플링된 화면의 수평폭(ISDCH')이 실제 화면의 수평폭(IDCH)보다 크면 샘플링 클럭값을 한단계 감소시킨 후 상기 화면 영역의 시작점 위치를 찾는 단계로 복귀하는 단계와, 상기에서 샘플링된 화면의 수평폭(ISDCH')이 실제 화면의 수평폭(IDCH)과 일치하면 샘플링 클럭의 보정 동작을 종료하는 단계와, 상기에서 샘플링된 화면의 수평폭(ISDCH')이 실제 화면의 수평폭(IDCH)보다 작으면 샘플링 시작점을 표준 화면의 시작점 값으로 설정하고 보정 동작을 종료하는 단계를 수행함을 특징으로 한다.
이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.
본 발명의 실시예를 위한 회로는 도1 및 도2 의 블럭도와 동일하게 구성한다.
이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.
본 발명은 도2 의 A/D 컨버터(220)에서 아날로그 영상 신호에 대해 샘플링함에 있어서, 표준에서 벗어난 수평폭을 가지는 영상 입력 신호에 대해 정확한 화면의 크기에 맞추기 위하여 아래와 같은 2가지 기능을 수행하게 된다.
첫째, 정확한 화면의 크기를 샘플링하기 위하여 도6 의 예시도에 도시한 바와 같이, 아날로그 영상 입력 신호로부터 실제 영상의 시작점 위치와 끝점 위치를 찾아야 한다.
우선, 기본적으로 샘플링 클럭이 정확하다고 가정하면 실제 화면에 표시된 입력값이 검은색이 아닌 경우에는 공백 구간에서의 신호 크기와 구별이 되므로 수평 동기 신호(Hsync)(또는 수직 동기 신호(Vsync))로부터 처음으로 공백이 아닌 점 부분이 발생하는 곳을 실제 화면 영역의 시작 위치로 판단한다.
마찬가지로 마지막의 검은색이 아닌 신호 레벨을 가진 점 부분을 실제 화면의 끝 위치로 판단한다.
즉, 본 발명에서 기본적으로 화면의 시작점과 끝점 부분에는 검은색이 아닌 신호 레벨이 존재한다고 가정한다.
만일, 상기의 방법으로 구해진 화면의 시작점과 끝점에서 계산된 화면의 크기가 현재 입력 해상도에서의 표준 크기보다 작을 경우에는 화면의 시작/끝 영역의 일부에 검은색 신호가 포함된 경우이므로 이 경우에는 시작점을 표준값으로 설정하도록 하여 화면의 위치 왜곡을 최소화한다.
둘째, 샘플링한 화면폭과 실제 화면폭이 일치하지 않는 경우 정확한 화면 크기로 샘플링하기 위하여 클럭 보정을 수행하는데, 이 경우 샘플링 시작점은 화면의 실제 시작점으로 맞추어진 것으로 가정한다.
먼저, 도4 및 도5 의 예시도에 도시된 바와 같이, 입력 신호의 샘플링 클럭(SCK)의 값이 입력 픽셀 클럭(PCLK)의 값과 일치할 경우에는 샘플링할 화면 폭이 영상 입력 신호의 실제 화면 폭과 같게 된다.
따라서, 샘플링 클럭의 개수(ISDCH)를 한행당 픽셀 개수(IDCH)로 설정하면 정확한 크기로 화면이 샘플링된다.
그러나, 샘플링 클럭(SCK)의 값이 픽셀 클럭(PCLK)의 값과 정확하게 일치하지 않을 경우에는 샘플링 클럭의 개수(ISDCH)를 한행당 픽셀 개수(IDCH)로 설정하여 샘플링하게 되면 도7 의 예시도에 도시한 바와 같이, 샘플링한 화면의 폭이 실제 화면의 폭과 다르게 된다.
그 이유는 신호의 생성 기준이 되는 픽셀 클럭(PCLK)의 값과 영상 입력 신호를 샘플링하는 기준이 되는 샘플링 클럭(SCK)의 값이 서로 다른 경우에는 똑같은 개수의 픽셀을 카운팅할 경우 실제로 차지되는 시간축상의 영역(폭)이 서로 다르게 되기 때문이다.
한편, 도7 의 예시도에서 화면의 수평폭(ISDCH)은 도5 의 예시도와 같이 샘플링 클럭(SCK)을 기준으로 실제 화면 영역에서 샘플링한 픽셀의 개수이고 화면의 수평폭(ISDCH')은 샘플링 클럭(SCK)을 기준으로 실제 화면 영역을 마지막 끝점까지 샘플링하였을 경우 샘플링하게 될 총 수평 방향으로의 픽셀의 개수이다.
즉, 도7 의 예시도에서 기본적으로 샘플링 클럭(SCK)이 픽셀 클럭(PCLK)과 일치한다면 샘플링된 화면의 수평폭(ISDCH')의 값이 실제 화면의 수평폭(IDCH)의 값과 일치하는 경우이고 샘플링 클럭(SCK)이 픽셀 클럭(PCLK)과 일치하지 않아 ISDCH'〉IDCH 다면 샘플링 클럭(SCK)을 보정할 필요가 있는 경우이다.
따라서, 샘플링 클럭(SCK)의 값과 픽셀 클럭(PCLK)의 값이 정확하게 일치하지 않을 경우 정확한 크기로 화면을 샘플링하기 위한 과정을 도9 의 동작 흐름도를 참조하여 설명하면 아래와 같다.
우선, 영상 입력 신호를 샘플링하기 위한 클럭(SCK)의 주파수를 현재 입력되는 신호 주파수 대역에서의 표준 픽셀 클럭값으로 설정한다.
이 후, 수평 동기 신호(Hsync)(또는 수직 동기 신호(Vsync))로부터 처음으로 공백이 아닌 점 부분 즉, 실제 화면 영역의 시작점 위치(ISSPH)를 찾는다.
이때, 실제 화면 영역의 시작점 위치(ISSPH)를 찾으면 현재의 샘플링 클럭(SCK)값의 설정에 맞추어 화면의 영역을 샘플링하면서 매 픽셀의 데이터값을 읽고 동시에 실제 화면 영역의 끝점 위치를 찾는다.
이에 따라, 끝점의 위치를 찾으면 그 끝점의 값으로부터 시작점의 값을 빼므로써 현재 샘플링 클럭값을 기준으로 샘플링한 실제 화면 영역의 샘플링된 픽셀의 개수 즉, 화면의 수평폭(ISDCH')을 계산한다.
이때, 샘플링된 수평폭(ISDCH')의 값과 실제 화면의 수평폭(IDCH)의 값을 비교하게 된다.
이에 따라, 샘플링된 수평폭(ISDCH')의 값과 실제 화면의 수평폭(IDCH)의 값보다 작은 경우라면 실제 화면 영역내의 좌/우측중 일부분이 검은색이거나 샘플링 클럭(SCK)이 조금 높은 경우로서, 이 경우에는 화면이 잘리는 현상은 발생하지 않으므로 보정 기능을 수행함이 없이 종료한다.
만일, 도7 의 예시도에 도시한 바와 같이, 샘플링한 화면폭(ISDCH')의 값이 실제 화면폭(IDCH)의 값보다 큰 경우는 표준에 맞는 픽셀의 개수만큼 화면을 샘플링할 때 화면의 일부가 덜 샘플링되어 화면의 일부가 잘린 모양으로 표시되는 것으로, 보정을 필요로 한다.
따라서, 샘플링한 화면폭(ISDCH')의 값이 실제 화면폭(IDCH)의 값보다 크다고 판단되면 샘플링 클럭(SCK)의 값을 한 단계 감소시킨 후 화면의 시작점 위치를 찾는 초기 단계부터 다시 수행하게 된다.
이러한 경우에는 샘플링 클럭의 값을 한 단계 감소시킨 후 다시 과정 2) 로 가서 화면 영역의 시작점과 ISDCH' 의 값을 찾아서 비교 과정을 다시 수행한다.
즉, 현재의 샘플링 클럭의 값이 최적의 샘플링 클럭의 값이므로 입력 신호의 절환이 있기 전에는 샘플링 클럭의 값을 현재 찾아진 값으로 설정하여 사용하고 만일, 화면 크기가 정확하게 샘플링되지 않은 경우에만 최적의 샘플링 상태를 만들기 위하여 샘플링 클럭의 값 및 위상의 값을 미세 보정하는 기능을 수행함으로써 영상 입력 신호를 최적으로 샘플링한다.
따라서, 상기와 같은 과정을 수행함에 의해 도8 의 예시도에 도시한 보아 같이, 실제 화면의 수평폭(ISDCH')의 값은 영상 신호의 수평폭(IDCH)의 값과 일치하게 된다.
이러한 과정은 도1 및 도2 의 회로를 제어하기 위한 마이크로 컴퓨터(도면 미도시)에 의해 실행된다.
상기에서 상세히 설명한 바와 같이 본 발명은 회로의 수정 및 추가없이 화면 크기 조정을 위한 프로그램만을 추가하여 실제 화면 영역의 시작 위치를 찾아 정확한 샘플링 클럭값을 구하고 그 샘플링 클럭값을 사용하여 영상 입력 신호를 샘플링하므로써 표준을 벗어난 입력 신호에 대해서도 화면의 일부가 잘리는 현상을 제거하여 모든 화면을 표시할 수 있는 효과가 있다.
특히, 대부분의 그래픽 카드가 정확한 표준에 맞는 신호를 출력하지 않는 실제 상황을 고려한다면 본 발명에서의 화면 위치 및 크기를 자동으로 설정하는 기능의 유용성을 매우 클 것이라고 기대된다.
이러한 본 발명은 LCD 모니터, 프로젝터, PC 대응 프로젝션 티브이, HMD(Head Mounted Display) 장치등에 구비되는 샘플링 회로에 적용 가능하다.

Claims (4)

  1. LCD방식의 표시 장치의 화면 표시 방법에 있어서, 샘플링 클럭의 주파수를 현재 입력되는 신호의 표준 픽셀 클럭값으로 설정하는 제1 단계와, 화면 영역의 시작점 및 끝점 위치를 찾는 제2 단계와, 현재의 샘플링 클럭에 의해 샘플링된 화면의 수평폭(ISDCH')을 구하는 제3 단계와, 상기에서의 샘플링된 화면의 수평폭(ISDCH')이 실제 화면의 수평폭(IDCH)과 일치하는지 비교하는 제4 단계와, 상기에서 샘플링된 화면의 수평폭(ISDCH')이 실제 화면의 수평폭(IDCH)보다 크면 샘플링 클럭값을 한단계 감소시킨 후 상기 제2 단계로 복귀하는 제5 단계와, 상기에서 샘플링된 화면의 수평폭(ISDCH')이 실제 화면의 수평폭(IDCH)과 일치하면 샘플링 클럭의 보정 동작을 종료하는 제6 단계를 수행함을 특징으로 하는 화면 크기 자동 조정 방법.
  2. 제1항에 있어서, 샘플링된 화면의 수평폭(ISDCH')이 실제 화면의 수평폭(IDCH)보다 작으면 샘플링 시작점을 표준 화면의 시작점 값으로 설정하고 보정 동작을 종료하는 단계를 수행함을 특징으로 하는 화면 크기 자동 조정 방법.
  3. 제1항에 있어서, 영상의 시작점은 입력 신호의 값이 검은색이 아닌 위치로 부터 판단하고 영상의 끝점은 입력 신호의 값이 검은색으로 나타나는 부분으로부터 판단하는 것을 특징으로 하는 화면 크기 자동 조정 방법.
  4. 제1항에 있어서, 샘플링된 화면의 수평폭(ISDCH')은 샘플링된 화면의 수평 픽셀을 계수하여 화면의 시작점과 끝점의 차이로 구하는 것을 특징으로 하는 화면 크기 자동 조정 방법.
KR1019990048788A 1999-11-05 1999-11-05 화면 크기 자동 조정 방법 KR100314071B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990048788A KR100314071B1 (ko) 1999-11-05 1999-11-05 화면 크기 자동 조정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990048788A KR100314071B1 (ko) 1999-11-05 1999-11-05 화면 크기 자동 조정 방법

Publications (2)

Publication Number Publication Date
KR20010045481A true KR20010045481A (ko) 2001-06-05
KR100314071B1 KR100314071B1 (ko) 2001-11-15

Family

ID=19618672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990048788A KR100314071B1 (ko) 1999-11-05 1999-11-05 화면 크기 자동 조정 방법

Country Status (1)

Country Link
KR (1) KR100314071B1 (ko)

Also Published As

Publication number Publication date
KR100314071B1 (ko) 2001-11-15

Similar Documents

Publication Publication Date Title
US5917461A (en) Video adapter and digital image display apparatus
US20070097326A1 (en) Digital rear-projection display apapratus and method for adjusting a displayed image thereof
US6404459B1 (en) Display with scan converter for converting scanning frequency of input video signal
KR100244225B1 (ko) 디티브이의 입력 영상 변환장치
JPH11355695A (ja) 映像信号処理装置
JP3214820B2 (ja) デジタル画像表示装置
JPH07503327A (ja) デジタルビデオディスプレイのためのアナログビデオインターフェース
JP2001324952A (ja) 映像信号処理装置
KR100654771B1 (ko) 디스플레이장치 및 그 제어방법
EP1109146A2 (en) Sync frequency conversion circuit
KR100314071B1 (ko) 화면 크기 자동 조정 방법
KR100237422B1 (ko) Lcd 모니터 표시장치 및 그 표시방법
US20020113891A1 (en) Multi-frequency video encoder for high resolution support
JP2000253335A (ja) 画像表示装置
JPH07131734A (ja) テレビジョン受像機及びオンスクリーン信号発生装置
JP3896368B2 (ja) 画像表示装置
JPH08294077A (ja) 映像信号処理装置および合成画面投影装置
JPH08140019A (ja) 画像表示装置
JP3826015B2 (ja) ビデオ信号発生装置、ディスプレイ及び画像表示システム
JP2002311929A (ja) 同期周波数の変換回路
KR100516052B1 (ko) 블랭크구간을이용한비디오패러미터의전송방법
JP2003047019A (ja) 映像表示装置
JPH10333629A (ja) 表示装置
JP2001166755A (ja) 同期周波数の変換回路
KR20010019537A (ko) Lcd 모니터의 신호처리장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140924

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee