KR20010040961A - 미세 가공 표면처리제 및 표면 처리방법 - Google Patents

미세 가공 표면처리제 및 표면 처리방법 Download PDF

Info

Publication number
KR20010040961A
KR20010040961A KR1020007008898A KR20007008898A KR20010040961A KR 20010040961 A KR20010040961 A KR 20010040961A KR 1020007008898 A KR1020007008898 A KR 1020007008898A KR 20007008898 A KR20007008898 A KR 20007008898A KR 20010040961 A KR20010040961 A KR 20010040961A
Authority
KR
South Korea
Prior art keywords
oxide film
weight
surface treatment
film
concentration
Prior art date
Application number
KR1020007008898A
Other languages
English (en)
Other versions
KR100566060B1 (ko
Inventor
히로히사 기쿠야마
마사유키 미야시타
다츠히로 야부네
다다히로 오미
Original Assignee
스텔라 케미파 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스텔라 케미파 가부시키가이샤 filed Critical 스텔라 케미파 가부시키가이샤
Publication of KR20010040961A publication Critical patent/KR20010040961A/ko
Application granted granted Critical
Publication of KR100566060B1 publication Critical patent/KR100566060B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Surface Treatment Of Glass (AREA)
  • Cleaning And De-Greasing Of Metallic Materials By Chemical Methods (AREA)

Abstract

본 발명은 콘택트홀의 저부에 생성된 자연산화막을 홀직경의 확장없이 제거가능한 미세가공 표면처리제 및 표면처리 방법을 제공하는 것을 목적으로 한다. 본 발명의 표면처리제는 0.1중량% 이하의 불신과 47중량% 이하에서 40중량% 이상의 불화암모늄을 함유하는 것을 특징으로 한다. 또한, 계면활성제를 0.001 ~ 1중량% 함유하는 것을 특징으로 한다.

Description

미세 가공 표면처리제 및 표면 처리방법{SURFACE TREATING AGENT FOR MICROMACHINING AND METHOD FOR SURFACE TREATMENT}
반도체 집적회로의 습식 프로세스에 있어서, 웨이퍼 표면 및 미세 가공 표면의 클리닝ㆍ에칭 및 패터닝의 청정화ㆍ정밀화ㆍ고도화는 집적회로의 진전과 함께 점점 필요성이 높아지고 있다. HF 및 불화 암모늄(NH4F) 혼합용액(버퍼드 불산)은 모두 이 프로세스의 필요불가결한 미세 가공표면 처리제로써, 클리닝·에칭 및 패터닝의 목적에 사용되어 있지만, 서브 미크론의 초고집적화 때문에 고성능화와 고기능화가 요구되어 왔다.
특히 고집적화가 진행됨에 따라서, 콘택트홀 사이즈도 0.25μm, 0.18μm로 미세해졌다. 또, 배선수, 및 공정수도 증가하고 있다. 더우기 층간 절연막에 관해서도 종래의 CVD막 외에 유기계의 TEOS막이 사용되고 있다.
이 TEOS막을 사용하는 경우는 500℃ ~ 800℃의 열 처리 공정이 행해지고 있지만, 미세화가 진행되고, 배선폭과 재료가 한정되는 1Gbit - DRAM이 되면, 열처리 온도는 트랜지스터 주변에서 500℃정도, 층간 절연막 부근에서 250 ~ 300℃ 이하로 억제할 필요가 있다. 그리고 열처리 온도를 내리면, CVD계 산화막, TEOS막 등은 HF계의 약액에 대해 에칭률이 매우 빨라지게 된다.
또, 콘택트홀을 드라이 에칭처리할 때, 예를 들면, 0.18㎛ 지름에 깊이가 1 ~ 2㎛인 드라이 에칭을 행할 때, 치수정밀도, 에칭형상을 우선시하여 위해 콘택트홀 저부의 손상을 고려하지 않고 드라이 에칭하고 있는 것이 현상태이다. 이 결과, 홀 저부의 기판과 폴리Si막은 손상을 받고, 특히 기판표면의 20㎚ 정도는 무형 실리콘에 근접해 있다. 또, 더우기 그 하부 30㎚ 근처는 드라이 에칭의 가스 종류인 CF계가 이온 주입된 상태로 도핑되어 있다. 이 손상을 제거하기 위해, 혹은 레지스트를 제거할 때에 세정공정이 더욱 더 중요해 지고, 예를 들면, RCA 세정이 필요불가결해지지만, 그 한 편으로 이러한 세정을 하면 자연 산화막이 형성되므로 그 제거방법이 문제가 된다.
종래, 이러한 자연 산화막 제거는 희(希)HF, 버퍼드 불산(BHF)이 주로 이용되고 있다. BHF의 경우, 예를 들면 100 : 1 BHF(40% NH4F : 50% HF = 100 : 1)과 같이, 열산화막에 대한 에칭률이 25℃에서 10㎚/min 정도의 약액이 사용되어 왔다.
그러나, 열처리 온도가 낮은 산화막(TEOS막 등)에 개구된 콘택트홀 저부의 자연산화막을 제거할 경우는 열처리 온도가 낮은 측벽의 TEOS막 등의 에칭률이 극히 빨라지므로, 0.25㎛ 지름의 홀이 세정 후에는 0.5㎛까지 넓어지는 경우가 있었다. 즉, 희HF와 100 : 1BHF로는 홀 지름을 넓히지 않고 자연 산화막을 제거하는 일은 실제로는 곤란했다. 그 때문에 종래 0.2㎛의 홀 지름으로 패터닝하고 에칭에 의해 넓어지는 것을 미리 마진으로 잡아서 설계하고 있다. 그러나 미세화가 더 진행하여 0.18, 0.15㎛의 디자인 룰로는 그 마진도 허용되는 것은 아니다.
콘택트홀 저부에 형성된 자연 산화막을 제거하는 데에는 자연산화막의 에칭 속도와 측벽(CVD막, TEOS막 등)의 에칭 속도의 선택비를 크게 취하는 것이 필요하다. 즉, 자연산화막만을 제거할 수 있는 것이 가장 바람직하다. 그러나 실제는 자연산화막의 에칭속도는 CVD막과 TEOS막을 비교해서 크므로 또, 양산공장에서의 프로세스를 생각하면, 자연산화막 제거에 걸리는 시간은 가능한 한 단시간이 좋다고 할 수는 없다. 왜냐하면, 웨트 스테이션에서 웨이퍼가 처리되는 경우, 8인치 웨이퍼의 경우는 한 번에 25장들이 카세트로처리되는 배치식이 주류이다. 이 때의 웨이퍼 카세트가 에칭조에서 순수조로 반송되는 시간이 문제가 된다. 따라서 기계적으로 제어관리할 수 있는 30초 ~ 1분 정도가 바람직하다. 즉, 자연산화막 제거에 걸리는 시간이 10초 정도라 하면, 웨이퍼가 처리액과 접하는 시간은 완전히 제거하기 위한 오버 에칭 시간 및 반송시간을 고려하면, 결국 1분 정도가 된다.
따라서, 본 발명은 에칭 시간을 1분 전후로 고정하고 이 범위의 에칭시간에서 자연산화막의 에칭속도를 가능한 한 느리게 하여, CVD계 산화막과 TEOS막과의 선택비를 작게하는 것이 가능한 미세가공 표면처리제 및 미표면 처리 방법을 제공하는 것을 목적으로 한다.
본 발명은 미세 가공 표면 처리제 및 표면 처리 방법에 관한 것으로 더욱 상세하게는 반도체 소자 제조시의 산화물을 미세 가공하기위해 습식으로 세정할 목적 및 표면 또는 미세가공된 반도체 소자 표면을 세정할 목적으로 이용하는데 극히 유효한 표면 처리제 및 이것을 이용한 표면 처리 방법에 관한 것이다.
본 발명의 미세가공 표면처리제는 0.1중량% 이하의 불산과 47중량%이하에서 40중량% 이상의 불화 암모늄을 함유하는 것을 특징으로 한다.
또, 본 발명의 미세가공 표면처리제는 불산용액에 암모늄 가스를 용해시켜서 조제하는 것을 특징으로 한다.
또한, 본 발명의 미세가공 표면처리제는 계면활성제를 0.001 ~ 1중량% 포함하는 것을 특징으로 한다.
또한, 본 발명은 상기의 미세가공 표면처리제를 이용하여 콘택트홀 중의 자연산화막을 제거하는 표면처리 방법인 것을 특징으로 한다.
다음으로 상기와 같이 각 성분의 조성범위를 한정한 이유에 관해 서술한다.
종래의 미세가공 처리제, 특히 버퍼드불산은 40중량%의 NH4F와 50중량%HF의 혼합에 의해 제조되므로, NH4F농도의 상한은 40중량%였다.
본 발명의 발명자는 버퍼드불산의 제조방법을 NH3가스와 HF를 혼합하므로써, NH4F농도를 종래의 40중량% 이상의 고농도로 제조할 수 있는 방법을 확립하고 NH4F가 고농도이면 상기 CVD막, TEOS막의 에칭속도를 늦추고, 또한 자연산화막의 제거성능이 충분한 것을 알아내었다. 그러나, 45중량%이상이 되면 약액보다 결정이 석출되고 에칭반응이 진행되기 어려워져서, 편차가 생기기 쉬워지므로 통상 사용하는 NH4F농도는 45중량%이하가 바람직하고 상한은 47중량%이다.
또, 약액온도의 온도범위는 일반적으로는 20 ~ 25℃가 바람직하다.
즉, NH4F가 47중량%이고 HF농도가 0.005중량%에서는 결정 석출온도는 약 30℃가 되어, 에칭부스를 가온할 필요가 있다. 또, 약액탱크, 배관도 가온할 필요가 있지만, 실용적이지는 않다.
따라서, 결정 석출온도를 25℃이하로 설정하기 위해 NH4F농도는 45중량%이하가 바람직하다.
상한을 47중량%로 하는 것은, 아래의 이유에 의한다. 즉, 세정·에칭 자체는 47중량%NH4F여도 문제는 생기지 않는다.그러나, NH4F농도가 47중량%보다 많아지면 급격히 결정 석출온도가 높아지고, 제어하는 것이 곤란해진다.
일례로서는 49중량%NH4F농도에서는 45℃까지 결정 석출온도가 상승하는 결과가 있다. 47중량%에서 49중량%로의 2% 변화를 위해 결정 석출온도가 15℃ 근처까지도 상승해버리는 것이다.
따라서, 세정·에칭능력 자체에 관해서는 큰 차이는 생기지 않지만, 온도 제어의 어려움과 고온에서의 사용에 의한 약액증발에 의한 NH4F의 농축에 의한 온도상승을 고려하면, 사용할 수 있는 NH4F농도범위는 상한이 47중량%이고, 바람직하게는 45중량%이하라고 할 수 있다.
본 발명인 미세가공 표면처리제의 HF농도의 하한은 0.001중량%이다. 이것은 에칭이 인정되는 농도이다. 일례로, 산화막의 에칭률은 25℃로 0.001Å/min였다.
본 발명인 미세가공 표면처리제에는 계면활성제를 함유시키는 것이 바람직하다.
함유량은 바람직하게는 0.001 ~ 1중량%, 더우기 바람직하게는 0.005중량% ~ 0.1중량%(50ppm ~ 1000ppm)이었다.
0.001중량%보다 저농도에서는 첨가효과는 거의 인정되지 않고, 또, 1중량%이상에서는 효과가 같다.
계면활성제를 함유시키는 것은 아래의 이유에 의한다. 즉, 레지스트 간격이 0.5㎛정도 혹은 그 이하가 되면 미세가공 표면처리제가 산화막에 젖기 어려워지므로 산화막의 에칭의 균일성이 저하하지만, 계면활성제를 첨가하므로서 레지스트 표면에의 젖는 성질을 개선하고 실리콘 산화막의 에칭 균일성이 한층 향상된다. 또, Si표면이 노출되는 경우에는 계면활성제에 의해 표면의 거칠기가 억제되어 보다 고성능인 디바이스가 실현가능해진다.
더우기, NH4F가 포화농도이상이 되면, 결정이 석출되어 버리지만, 일단, 결정이 석출되면, 온도를 수회 정도로 올리는 정도로는 보통의 용액으로 돌아가기 어려운 문제가 있다. 이 결정은 파티클로써 에칭 얼룩 등의 편차가 발생하기 때문에 제거할 필요가 있지만, 계면활성제를 첨가하므로써, 설령 결정이 석출해도, 결정의 파티클이 웨이퍼 표면에 부착하는 것을 방지할 수 있다.
본 발명인 계면활성제로서는 지방족 아민(CnH2n+1NH2; n = 7 ~ 14), 지방족 카르본산(CnH2n+1COOH ; n = 5 ~ 11), 지방족 알콜(CnH2n+1OH ; n = 6 ~ 12)이 최적으로 이용된다. 특히 이들 3종의 계면활성제 중 적어도 1종을 배합하는 것이 바람직하고, NH4F농도, HF농도에 따라 선택하여 이용하는 것이 바람직하다. 또, 이들 계면활성제의 탄소 사슬부는 직쇄상이어도 좋고, 이소구조(분기상)이어도 좋다. 특히 바람직한 계면활성제는 지방족 아민과 지방족 카르본산이다.
본 발명의 미세가공 표면 처리제 제작법은, 상술한 바와 같이, NH3가스를 HF수용액에 흡수시키는 방법(NH3가스를 HF용액에 흡수시켜서 고농도 NH4F를 제조하고 이것을 50중량%HF와 소정의 비율로 혼합하는 방법이어도 좋다.) 외에, 고순도의 NH4F 분체를 HF에 용해하는 방법, NH3가스를 초순수에 흡수시켜 고농도로 고순도의 NH4OH 수용액을 제조하고 이것과 50중량%HF를 혼합하는 방법 등을 들 수 있지만, NH3가스를 HF수용액에 흡수시키는 방법이 보다 고순도의 것을 얻을 수 있으므로 가장 바람직하다. 또한 NH3가스는 HF수용액에 표면흡수와 버블링공정으로 흡수시킨다.
본 발명의 미세가공 표면처리제는 다음과 같은 산화막 내에 형성한 콘택트홀 내의 Si표면에 생성하는 자연산화막의 제거에 적절하게 이용된다. 또, 아래의 산화막에 있어서 열처리의 유무는 관계없다.
열산화막(드라이산화막, 웨트 산화막)
CVD 산화막: 비 도프
CVD 산화막: PSG막(P도프 1 ~ 8중량%)
CVD 산화막: BSG막(B도프 1 ~ 8중량%)
CVD 산화막: AsSG막(As도프 1 ~ 8중량%)
CVD산화막: BPSG막(B, P도프 각 1 ~ 8중량%)
이온 주입에 의한 AsSG막(As도프 1 ~ 8중량%)
이온 주입에 의한 PSG막(P도프 1 ~ 8중량%)
및 TEOS막: 비 도프막
TEOS막: 비 도프막
도핑된 TEOS막: B, P도프막 각 1 ~ 8중량%
아래에 실시예를 들어 본 발명을 보다 상세하게 설명하지만, 본 발명이 이들 실시예에 한정되는 것은 없다.
실시예 1
열산화막, 플라즈마 TEOS(PL-TEOS)막 및 자연산화막을 예로 하여 약액조성과 에칭속도를 조사한 결과의 일례를 표 1에 도시한다.
또한, 본 실시예에서, 열산화막은 1000℃이고, 파이로제닉산화(H2: O2= 1 : 1)에 의해 형성했다. 또, PL-TEOS막은 플라즈마 CVD법에 의해 TEOS(Si(OC2H5)4) 및 산소가스를 이용하여 400℃로 형성했다. 자연산화막은 98%H2SO4와 31%H2O2의 혼합용액(4 : 1)에 침지하여 형성했다.
한편, 에칭속도는 아래와 같이 하여 구했다.
열산화막 및 CVD계, TEOS계 산화막은 광학식 막두께 측정 장치를 사용하여, 약액 침지 전후로 막두께를 측정하고, 침지시간과 막두께 감소량으로 에칭속도를 산출했다. 자연산화막은 침지전의 막두께를 광학식으로 측정하고, 웨이퍼 침지시간을 3초, 5초, 10초 … 로 변화시켜서 그 때의 웨이퍼의 발수 상태를 관찰하는 것으로 자연산화막의 제거확인을 하고나서 에칭 속도를 산출했다.
여기에서 자연산화막의 막두께란, 열산화막과 자연산화막에 있어서 ESCA의 Si피크 강도와 에립소메터 측정 막두께를 비교하여, 열산화막의 막두께로 환산한 값이다.
약액 조성HF농도 NH4F농도 25℃ 에서 에칭 속도(㎚ min)열산화 막 PL-TEOS 자연산화막
0.5 39.60.25 39.80.12 41.00.10 41.00.09 39.90.09 17.00.09 40.010.03 45.0*0.001 45.0* 9.0 15.0 45.05.1 9.0 28.03.0 6.0 13.02.8 4.5 9.02.7 5.5 11.02.6 9.5 36.02.5 8.5 9.22.0 3.0 6.00.2 0.5 1.0
*) 약액의 조성은 25℃에서는 결정이 석출하므로, 35℃에서의 에칭 데이터를 도시했다.
도 1에서 알 수 있듯이, HF농도 0.1중량% 이하 또는 NH4F농도 40중량%보다 고농도의 약액을 이용하면, 자연산화막과 PL-TEOS막 또는 열산화막의 에칭속도가 근접하는 것을 알 수 있다.
실시예 2
열산화막과 TEOS-BPSG막, 자연산화막을 예로 하여, 약액조성과 에칭속도를 실시예 1과 같이 하여 조사한 일례를 표 2에 도시했다. 자연산화막, 열산화막은 실시예 1과 같이 하여 형성했다.
또, TEOS-BPSG막은 상압CVD법에 의해 TEOS, O3, TMOP((CH3O)3PO), TMB((CH3O)3B)를 이용하고 400℃로 형성했다.
약액 조성HF농도 NH4F농도 25℃에서 에칭속도(㎚min)열산화막 TEOS-BPSG막 자연산화막
0.5 39.60.25 39.80.12 41.00.10 41.00.09 39.90.09 17.00.09 40.010.03 42.00.001 42.0* 9.0 36.1 45.05.1 22.8 28.03.0 11.9 13.02.8 6.6 9.02.7 9.5 11.02.6 27.4 36.02.5 8.5 9.21.5 2.5 4.50.1 0.3 0.6
표 2에서 알 수 있듯이 HF농도 0.1중량%이하와 NH4F농도 40중량%보다 고농도의 약액을 이용하면 자연산화막과 TEOS-BPSG막 또는 열산화막과의 에칭속도가 접근하는 것을 알았다.
실시예 3
실리콘 웨이퍼 상에 O3-TEOS막, PL-TEOS막을 1㎛형상으로, 포토리소그래피 및 드라이 에칭에 의해 0.5㎛의 콘택트홀을 형성했다. 이어서, 레지스트 박리, RCA세정을 행하여, 그 후 표 3에 도시하는 여러 약액에 1분 접촉시켜서 자연산화막(10㎚)을 제거했다.
처리후의 콘택트홀 지름을 SEM에 의해 관측했다. 결과를 표 3에 도시한다.
또한, O3-TEOS막은 상압 CVD법에 의해 TEOS 및 O3를 이용하여 350℃로 형성했다.
약액 조성HF농도 NH4F농도 콘택트홀 사이즈(㎛)초기치 PL-TEOS막 O3-TEOS막
0.5 39.60.25 39.80.12 41.00.10 41.00.09 39.90.09 17.00.09 41.00.03 42.00.001 45.0 0.5 0.53 0.600.5 0.52 0.550.5 0.51 0.520.5 0.51 0.510.5 0.51 0.520.5 0.52 0.570.5 0.50 0.510.5 0.50 0.500.5 0.50 0.50
표 3이 도시하는 것과 같이, HF농도 0.1중량% 이하와 NH4F농도 40중량%를 넘는 약액을 이용하므로써 O3-TEOS막 또는 PL-TEOS막에 형성된 콘택트홀의 넓어짐을 억제하고, 설계대로 홀 지름을 얻을 수 있는 것을 알았다.
실시예 4
실시예 3과 같이 하여, 0.25㎛의 콘택트홀을 형성하고 여러가지 약액으로 자연산화막을 제거한 후의 콘택트홀 지름을 SEM으로 관측했다. 결과를 표 4에 도시했다.
약액 조성HF농도 NH4F농도 콘택트홀 사이즈(㎛)초기치 PL-TEOS막 O3-TEOS막
0.5 39.60.25 39.80.12 41.00.10 41.00.09 39.90.09 17.00.09 41.00.03 42.00.001 45.0 0.25 0.28 0.330.25 0.27 0.300.25 0.26 0.280.25 0.25 0.260.25 0.26 0.270.25 0.27 0.320.25 0.25 0.260.25 0.25 0.250.25 0.25 0.25
표 4에서 도시한 바와 같이, HF농도 0.1중량%이하와 NH4F농도 40중량%를 넘는 약액을 이용하므로써, 콘택트홀 지름이 0.25㎛의 경우라도 콘택트홀이 넓어지는 것을 억제하고, 설계대로의 홀 지름을 얻을 수 있는 것을 알았다.
실시예 5
계면활성제의 사용유무에 따른 콘택트홀 불량장소수의 차이를 도시한다.
HF농도 0.05%, NH4F농도 42%의 약품을 사용하고, 25℃로 0.5㎛의 콘택트홀을 에칭하고 광학현미경으로 잔존산화막의 간섭색으로 확인했다.
열산화막 두께 : 5000Å두께
포지레지스트막 두께: 0.7㎛두께
에칭시간 : 20분
계면활성제의 첨가 유무 0.5㎛콘택트홀 불량장소(개/1000개 중)
○ 1개
○ 0개
× 277개
× 95개
계면활성제의 사용에 의해 콘택트홀 불량장소가 현격히 적어지는 것이 확인 되었다.
실시예 6
계면활성제 첨가농도에 의한 콘택트홀 불량장소의 수 차이를 도시한다.
HF농도 0.05%, NH4F농도 41%의 약품을 사용하고, 계면활성제 온도를 변화시켜서 25℃로 0.5㎛의 콘택트홀을 에칭하며, 광학현미경으로 잔존산화막의 간섭색으로 확인했다.
계면활성제 첨가 농도(중량%) 0.5㎛ 콘택트홀 불량장소(개/ 1000개 중)
0.005 1개
0.002 10개
0.0009 77개
0.0005 138개
계면활성제 농도가 0.001중량%보다 적으면, 콘택트홀 불량장소가 많아지는 것이 확인되었다.
실시예 6
계면활성제 첨가농도에 의한 콘택트홀 불량장소의 수 차이를 도시한다.
HF농도 0.05%, NH4F농도 41%의 약품을 사용하고, 계면활성제 온도를 변화시켜서, 25℃로 0.5㎛의 콘택트홀을 에칭하여 광학현미경으로 잔존산화막의 간섭색으로 확인했다.
계면활성제 첨가농도(중량%) 0.5㎛콘택트홀 불량장소(개/1000개 중)
0.005 1개
0.002 10개
0.0009 77개
0.0005 138개
계면활성제 농도가 0.001중량%보다 적으면, 콘택트홀 불량장소가 많아지는 것이 확인되었다.
본 발명의 미세가공 표면처리제 및 표면 처리 방법에 의해 콘택트홀 측벽 산화막의 에칭을 억제하면서, 콘택트홀 저부에 생성한 자연산화막을 제거하는 것이 가능하다.
즉, 본 발명인 미세가공 표면 처리제 및 표면 처리방법에 의해 자연 산화막을 제거하는 경우는, 홀 지름이 넓어짐을 5%이하로, 포로리소공정의 편차 범위내로 억제하는 것이 가능해진다. 이 결과 미세가공 후의 처리공정이 쉬워지고, 가공 치수의 마진이 확보되어, 결과적으로 반도체 제조의 원료에 대한 제품의 비율 향상을 달성할 수 있다.

Claims (9)

  1. 0.1중량%이하의 불산과 47중량% 이하에서 40중량% 이상의 불화 암모늄을 함유하는 것을 특징으로 하는 미세가공 표면 처리제.
  2. 제 1항에 있어서, 불산 용액에 암모니아 가스를 용해시켜서 조제하는 것을 특징으로 하는 미세가공 표면 처리제.
  3. 제 1항 또는 제 2항에 있어서, 계면활성제를 0.001 ~ 1중량% 포함하는 것을 특징으로 하는 미세가공 표면 처리제.
  4. 제 3항에 있어서, 계면활성제는 지방족 아민(CnH2n+1NH2; n = 7 ~ 14), 지방족 카르본산(CnH2n+1COOH ; n = 5 ~ 11), 지방족 알콜(CnH2n+1OH ; n = 6 ~ 12) 중 1종류 또는 2종류 이상인 것을 특징으로 하는 미세가공 표면 처리제.
  5. 청구항 1, 2 또는 3항의 미세가공 표면 처리제를 이용하여 콘택트홀 중의 자연산화막을 제거하는 것을 특징으로 하는 표면처리 방법.
  6. 제 5항에 있어서, 상기 콘택트홀은 지름이 0.5㎛이하인 것을 특징으로 하는 미세가공 표면 처리 방법.
  7. 제 5항 또는 제 6항에 있어서, 상기 콘택트홀은 산화막에 개구된 것임을 특징으로 하는 미세가공 표면 처리 방법.
  8. 제 5 ~ 7항 중 어느 한 항에 있어서, 상기 산화막은 CVD계 산화막인 것을 특징으로 하는 표면 처리 방법.
  9. 제 5 ~ 7항 중 어느 한 항에 있어서, 상기 산화막은 TEOS계 산화막인 것을 특징으로 하는 표면 처리 방법.
KR1020007008898A 1998-02-27 1999-02-26 미세 가공 표면처리제 및 표면 처리방법 KR100566060B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4801998 1998-02-27
JP10/48019 1998-02-27

Publications (2)

Publication Number Publication Date
KR20010040961A true KR20010040961A (ko) 2001-05-15
KR100566060B1 KR100566060B1 (ko) 2006-03-30

Family

ID=12791610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007008898A KR100566060B1 (ko) 1998-02-27 1999-02-26 미세 가공 표면처리제 및 표면 처리방법

Country Status (6)

Country Link
US (2) US6797194B1 (ko)
EP (1) EP1075018B1 (ko)
KR (1) KR100566060B1 (ko)
DE (1) DE69939255D1 (ko)
TW (1) TW541356B (ko)
WO (1) WO1999044227A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598168B2 (en) 2004-02-06 2009-10-06 Samsung Electronics Co., Ltd. Method of fabricating dual damascene interconnection and etchant for stripping sacrificial layer

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861007B2 (en) * 2001-03-02 2005-03-01 Micron Technology, Inc. Method for removing organic material from a substrate and for oxidizing oxidizable material thereon
CN104388091B (zh) * 2014-10-25 2016-06-01 江阴市化学试剂厂有限公司 缓冲氧化腐蚀液制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2604939C3 (de) * 1976-02-09 1978-07-27 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zum Herstellen von wenigstens einem Durchgangsloch insbesondere einer Düse für Tintenstrahldrucker
US4210689A (en) * 1977-12-26 1980-07-01 Tokyo Shibaura Denki Kabushiki Kaisha Method of producing semiconductor devices
JPS63283028A (ja) * 1986-09-29 1988-11-18 Hashimoto Kasei Kogyo Kk 微細加工表面処理剤
JP2852355B2 (ja) * 1989-06-26 1999-02-03 ステラケミファ株式会社 微細加工表面処理剤
DE4104881A1 (de) * 1991-02-18 1992-08-20 Riedel De Haen Ag Aetzloesung fuer nasschemische prozesse der halbleiterherstellung
JP3064060B2 (ja) 1991-09-20 2000-07-12 ステラケミファ株式会社 微粒子の含有量の少ない微細加工表面処理剤
GB9210514D0 (en) * 1992-05-16 1992-07-01 Micro Image Technology Ltd Etching compositions
JPH08264500A (ja) * 1995-03-27 1996-10-11 Sony Corp 基板の洗浄方法
US5534460A (en) * 1995-04-27 1996-07-09 Vanguard International Semiconductor Corp. Optimized contact plug process
US6029679A (en) * 1995-09-07 2000-02-29 Hitachi, Ltd. Semiconductor cleaning and production methods using a film repulsing fine particle contaminants
JPH09102541A (ja) * 1995-10-05 1997-04-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH09116009A (ja) * 1995-10-23 1997-05-02 Sony Corp 接続孔の形成方法
JP3188843B2 (ja) * 1996-08-28 2001-07-16 ステラケミファ株式会社 微細加工表面処理剤及び微細加工表面処理方法
US5972123A (en) * 1997-06-13 1999-10-26 Cfmt, Inc. Methods for treating semiconductor wafers
JP3179737B2 (ja) 1997-07-22 2001-06-25 安藤化成株式会社 掃除機用吸引管の接続部構造
US6261845B1 (en) * 1999-02-25 2001-07-17 Cfmt, Inc. Methods and systems for determining chemical concentrations and controlling the processing of semiconductor substrates
US6277757B1 (en) * 1999-06-01 2001-08-21 Winbond Electronics Corp. Methods to modify wet by dry etched via profile
US6242331B1 (en) * 1999-12-20 2001-06-05 Taiwan Semiconductor Manufacturing Company Method to reduce device contact resistance using a hydrogen peroxide treatment
US20030220708A1 (en) * 2001-11-28 2003-11-27 Applied Materials, Inc. Integrated equipment set for forming shallow trench isolation regions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598168B2 (en) 2004-02-06 2009-10-06 Samsung Electronics Co., Ltd. Method of fabricating dual damascene interconnection and etchant for stripping sacrificial layer

Also Published As

Publication number Publication date
DE69939255D1 (de) 2008-09-18
TW541356B (en) 2003-07-11
EP1075018B1 (en) 2008-08-06
KR100566060B1 (ko) 2006-03-30
EP1075018A1 (en) 2001-02-07
US6797194B1 (en) 2004-09-28
EP1075018A4 (en) 2005-03-16
WO1999044227A1 (fr) 1999-09-02
US20040209481A1 (en) 2004-10-21

Similar Documents

Publication Publication Date Title
KR100366623B1 (ko) 반도체 기판 또는 ｌｃｄ 기판의 세정방법
US20190074188A1 (en) Compositions and methods for etching silicon nitride-containing substrates
US6833084B2 (en) Etching compositions
US8951433B2 (en) Compositions for use in semiconductor devices
US7621281B2 (en) Cleaning solution for cleaning substrate for semiconductor devices and cleaning method using the same
EP0665582B1 (en) Surface treating agents and treating process for semiconductors
JP5278768B2 (ja) 単結晶ケイ素中に直角のアンダーカットを作製する方法
KR100248113B1 (ko) 전자 표시 장치 및 기판용 세정 및 식각 조성물
US6686322B1 (en) Cleaning agent and cleaning process using the same
US20010053585A1 (en) Cleaning process for substrate surface
US20040157448A1 (en) Compositions and methods for removing etch residue
US5846921A (en) Semiconductor substrate cleaning solutions, methods of forming the same, and methods using the same
EP2615632B1 (en) Microstructure manufacturing method using treatment liquid for inhibiting pattern collapse in microstructures
EP0860867B1 (en) Surface treatment for micromachining
US7151058B2 (en) Etchant for etching nitride and method for removing a nitride layer using the same
KR100566060B1 (ko) 미세 가공 표면처리제 및 표면 처리방법
EP0405886B1 (en) Surface treatment agent for fine surface treatment
US9334161B2 (en) Processing liquid for suppressing pattern collapse of fine metal structure and method for producing fine metal structure using same
KR20010066769A (ko) 세정액
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
KR102636997B1 (ko) 폴리실리콘 식각액 제조용 조성물 및 이를 포함하는 폴리실리콘 식각액
KR100510446B1 (ko) 반도체 장치의 콘택홀 세정방법
JP4502481B2 (ja) 電子デバイス表面処理液
KR102397091B1 (ko) 레지스트 박리액 조성물 및 이를 이용한 레지스트의 박리방법
US20050221620A1 (en) Process for etching a substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee