KR20010039898A - 반도체용 열 처리 장치 및 반도체 기판의 열 처리 방법 - Google Patents

반도체용 열 처리 장치 및 반도체 기판의 열 처리 방법 Download PDF

Info

Publication number
KR20010039898A
KR20010039898A KR1020000054760A KR20000054760A KR20010039898A KR 20010039898 A KR20010039898 A KR 20010039898A KR 1020000054760 A KR1020000054760 A KR 1020000054760A KR 20000054760 A KR20000054760 A KR 20000054760A KR 20010039898 A KR20010039898 A KR 20010039898A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
heat treatment
cooling
oxidizing gas
reactor
Prior art date
Application number
KR1020000054760A
Other languages
English (en)
Inventor
미나미마사시
Original Assignee
고미야 히로요시
가부시끼가이샤 한도따이 센단 테크놀로지스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고미야 히로요시, 가부시끼가이샤 한도따이 센단 테크놀로지스 filed Critical 고미야 히로요시
Publication of KR20010039898A publication Critical patent/KR20010039898A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 로드 로크실을 구비하는 반도체용 열 처리 장치에 관한 것으로, 소수 캐리어의 수명을 저하시키는 것이 없는 열 처리의 실행을 가능하게 하는 것을 목적으로 한다.
Si 웨이퍼(2)를 웨이퍼 보우트(3)에 탑재한 상태로 반응로(14)에 반송한다. 반응로(14)에 산화 가스를 도입하여 Si 웨이퍼(2)를 산화 온도에 승온함으로써 실리콘 산화막을 작성한다. 산화 처리의 후에 반응로(14)의 분위기를 불활성 가스로 치환하여 Si 웨이퍼를 700℃정도까지 냉각한다. 반응로(14) 및 로드 로크실(1)의 분위기를 산화 가스로서 반응로(14)로부터 로드 로크실(1)에 Si 웨이퍼(2)를 반출한다. 산화 가스의 분위기로 채워진 로드 로크실(1) 내에서 Si 웨이퍼(2)를 냉각한다.

Description

반도체용 열 처리 장치 및 반도체 기판의 열 처리 방법 {HEAT TREATMENT APPARATUS FOR SEMICONDUCTOR AND HEAT TREATMENT METHOD FOR SEMICONDUCTOR SUBSTRATE}
본 발명은, 반도체용 열 처리 장치 및 반도체 기판의 열 처리 방법에 관한 것으로, 특히 로드 로크실를 구비하는 반도체용 열 처리 장치, 및 로드 로크실을 이용하여 행해지는 반도체 기판의 열 처리 방법에 관한 것이다.
도4는, 종래의 반도체용 열 처리 장치의 전체 구성도를 도시한다. 도4에 도시한 종래의 반도체용 열 처리 장치는 로드 로크실(1) 및 반응로(14)를 구비하고 있다. 로드 로크실(1)의 내부에는, 복수의 반도체 기판(Si 웨이퍼)(2)을 평행하게 유지하는 웨이퍼 보우트(3)가 배치되어 있다. 웨이퍼 보우트(3)의 바닥부에는 반응관 캡(4)이 설치되어 있다.
로드 로크실(1)에는, 웨이퍼 보우트(3)를 반송하는 보우트 엘리베이터(5)가 설치되어 있다. 로드 로크실(1)과 반응로(14)와의 사이에는, 도시하지 않은 셔터에 의해 개폐되는 반응로 입구(6)가 설치되어 있다. 웨이퍼 보우트(3)는, 보우트 엘리베이터(5)에 의해 반응로(14)에 반입되고, 또, 반응로(14)로부터 반출된다. 반응로 입구(6)는, 웨이퍼 보우트(3)가 로드 로크실(1)에 있는 경우는 상기한 셔터에 의해 폐색되고, 또, 웨이퍼 보우트(3)가 반응로(14)에 반입된 경우는 상술한 반응관 캡(4)에 의해서 폐색된다.
로드 로크실(1)에는 질소 도입관(7)이 접속되어 있다. 질소 도입관(7)에는 질소 공급 시스템(10)이 도통하고 있다. 로드 로크실(1)에는, 질소 도입관(7)을 거쳐서, 질소 공급 시스템(10)보다 N2가스를 공급할 수 있다. 반응로(14)에는, 도시하지 않은 산화 가스 공급 시스템으로부터 산화 가스(02, 03, H20 등)를 공급할 수 있다.
종래의 반도체용 열 처리 장치를 이용하여 반도체 기판의 산화 처리를 행하는 경우, 우선, 처리의 대상인 Si 웨이퍼(2)가 알맞는 방법으로 웨이퍼 보우트(3)에 반송된다. 웨이퍼 보우트(3)는, 로드 로크실(1) 내의 분위기가 대기로부터 N2등의 불활성 가스로 치환된 후에 반응로(14)에 반송된다.
Si 웨이퍼(2)의 온도가 안정되는 것을 기다려, Si 웨이퍼(2)의 승온이 시작된다. Si 웨이퍼(2)는, 반도체용 열 처리 장치가 확산 CVD로를 구비하는 경우는 5 내지 100℃/min 정도의 속도로, 또, 반도체 열 처리 장치가 RTP (Rapid Thermal Processor)인 경우는 100℃/min 정도의 속도로 목적 온도(예를 들면 900℃)까지 승온된다.
Si 웨이퍼(2)가 목적 온도에 도달한 후, 계속해서 산화 처리가 행해진다. 산화 처리가 종료하면, 반응로(14)의 분위기가 산화 가스 분위기로부터 질소 분위기로 치환되고, 그 상태로 웨이퍼 온도가 소정의 추출 온도까지 낮추어진다. 그 후, Si 웨이퍼(2)는, N2등의 불활성 가스로 채워진 로드 로크실(1) 내에 추출되어, 로드 로크실(2)로 충분히 냉각된 후 적당한 방법으로 반도체용 열 처리 장치로부터 반출된다. 로드 로크실(1)을 구비하는 반도체용 열 처리 장치에 의한 산화 처리는, 상술한 일련의 순서로 행해지는 것이 일반적이다.
여기서, 로드 로크실(1) 내의 분위기 치환 속도를 빠르게 하기 위해서, 진공 펌프로 공기를 배기하는 경우도 있다. 또한 진공 펌프를 갖지 않는 로드 로크실(1)을 단순히 퍼지 박스라고 부르는 경우도 있다. 이러한 로드 로크실(1)을 구비하는 반도체용 열 처리 장치에 따르면, 웨이퍼 보우트(3)가 반응로에 삽입될 때에 그 내부에 대기(보다 구체적으로는 산소)가 말려드는 일이 없기 때문에, Si웨이퍼(2)에 여분의 산화막이 형성되는 것을 방지할 수 있다. 이 때문에, 로드 로크실(1) 부착 반도체용 열 처리 장치는, 얇은 산화막의 작성에 특히 유리하다고 되어 있다.
상술한 종래의 열 처리를 실제의 디바이스의 제조에 적용하면, 산화막 작성에 수반하는 도핑 불순물의 취출량의 차이에 기인하는 임계치 전압의 변화 이외의 문제로 수율이 저하한다고 하는 문제가 발생한다. 로드 로크실을 이용하는 열 처리와, 로드 로크실을 이용하지 않는 열 처리와의 차이를 열 처리의 직후에서 조사한 바, 로드 로크실을 이용하는 열 처리는, 반도체 기판에 포함되는 소수 캐리어의 수명, 보다 구체적으로는, 소수 캐리어의 각각이 캐리어의 상태를 유지하는 시간을 현저히 저하시키는 사실이 있는 것이 실험에서 분명해졌다.
이하, 종래의 열 처리 방법으로 처리한 후에 소수 캐리어의 수명을 측정한 결과에 관해서 설명한다. 측정기는 SEMILAB사 제조 수명 스캐너(WTXA)를 이용했다. 직경 300mm의 웨이퍼 전면을 2mm각의 단위로 스캔한 결과, 평균치는 36.08μs로 되었다. 소수 캐리어의 수명은 Si 웨이퍼(2)에 철(Fe) 등의 금속 불순물이 혼입하더라도 감소하는 것이 알려지고 있고, 금속 불순물의 농도는 소정 농도 이하(예를 들면 Fe로 환산하여 10×1010개/cm2이하)로 억제하는 것이 필요하다. 그 규격과 동등한 상태를 실현하는 위해서는 소수 캐리어의 수명이 315㎲ 이상 필요하다고 말하여지고 있고, 상술한 측정치는 그 값에 비해 현저히 나쁜 값이다.
본 발명은, 상기와 같은 과제를 해결하기 위해 이루어진 것으로, 로드 로크실을 이용하여, 소수 캐리어의 수명을 저하시키는 것이 없는 열 처리를 행할 수 있는 반도체용 열 처리 장치를 제공하는 것을 제1 목적으로 한다.
또한, 본 발명은, 소수 캐리어의 수명을 저하시키는 일 없이 로드 로크실을 이용한 열 처리를 행하기 위한 반도체 기판의 열 처리 방법을 제공하는 것을 제2 목적으로 한다.
상기 제1 목적을 달성하기 위해서, 청구항 1에 기재된 발명은, 반도체 기판에 열 처리를 실시하기 위한 반응로와, 상기 반응로와 도통할 수 있는 별실과, 반도체 기판을 상기 별실과 반응로의 사이에서 반송하는 반송 기구를 구비하는 반도체용 열 처리 장치로서,
상기 별실에 대하여 산화 가스를 도입하는 산화 가스 도입 기구를 구비하는 것을 특징으로 한다.
또한, 청구항 2에 기재된 발명은, 청구항 1에 기재된 반도체용 열 처리 장치로서,
상기 별실은 반응로에 삽입되는 반도체 기판을 대기시키는 로드 로크실을 포함하는 것을 특징으로 한다.
또한, 청구항 3에 기재된 발명은, 청구항 1 또는 2에 기재된 반도체용 열 처리장치로서,
상기 별실은 반응로 내에서 산화 처리가 실시된 반도체 기판을 냉각하기 위한 냉각실을 포함하는 것을 특징으로 한다.
또한, 청구항 4에 기재된 발명은, 청구항 1 내지 3의 어느 한 항에 기재된 반도체용 열 처리 장치로서,
상기 반응로 내에서 반도체 기판에 산화 처리를 실시한 후에, 그 반도체 기판을 산화 가스의 분위기로 채워진 로드 로크실 내에서 냉각하는 것을 특징으로 한다.
또한, 청구항 5에 기재된 발명은, 청구항 1 내지 4의 어느 한 항에 기재된 반도체용 열 처리 장치로서,
상기 반응로에 불활성 가스를 도입하는 불활성 가스도입 시스템을 구비하여,
상기 반응로 내에서 반도체 기판에 산화 처리를 실시한 후에, 기판 온도가 소정의 냉각 온도에 저하할 때까지는 그 반도체 기판을 불활성 가스의 분위기로 채워진 반응로 내에서 냉각하는 것을 특징으로 한다.
또한, 상기 제2 목적을 달성하기 위해서, 청구항 6에 기재된 발명은, 반도체 기판에 실리콘 산화막을 형성하기 위한 반도체 기판의 열 처리 방법이고,
산화 가스 분위기 내에서 반도체 기판을 소정의 산화 온도로 가열하여 상기 실리콘 산화막을 형성하는 산화 단계와,
상기 실리콘 산화막의 형성 후에, 기판 온도가 소정의 냉각 온도에 저하할 때까지 상기 반도체 기판을 불활성 가스 분위기 속에서 냉각하는 제1 냉각 단계와,
기판 온도가 상기 냉각 온도로 저하한 후에, 상기 반도체 기판을 산화 가스 분위기 속에서 냉각하는 제2 냉각 단계를 구비하는 것을 특징으로 한다.
또한, 청구항 7에 기재된 발명은, 청구항 6에 기재된 반도체 기판의 열 처리 방법에서,
상기 냉각 온도는, 상기 반도체 기판의 산화 처리를 진행시키지 않고서, 실리콘과 산소와의 불완전한 결합을 완전한 결합으로 하는 데에 있어서 적합한 온도인 것을 특징으로 한다.
또한, 청구항 8에 기재된 발명은, 청구항 6 또는 7에 기재된 반도체 기판의 열 처리 방법이고,
상기 냉각 온도는 700℃ 근방인 것을 특징으로 한다.
또한, 청구항 9에 기재된 발명은, 청구항 6 내지 8의 어느 한 항에 기재된 반도체 기판의 열 처리 방법이고,
상기 산화 단계는 산화 가스 분위기로 채워진 반응로 내에서 행해지고,
상기 제1 냉각 단계는 불활성 가스로 채워진 상기 반응로 내에서 행해지고,
상기 제1 냉각 단계 후에, 상기 반응로의 분위기를 산화 가스로 치환하는 치환 단계와,
상기 치환 단계 후에, 상기 반응로 내의 반도체 기판을, 산화 가스의 분위기로 채워진 별실로 반송하는 반송 단계를 구비하고,
상기 제2 냉각 단계는 산화 가스로 채워진 상기 별실 내에서 행해지는 것을 특징으로 한다.
도1은 본 발명의 실시 형태 1의 반도체용 열 처리 장치의 전체 구성도.
도2는 도1에 도시한 반도체용 열 처리 장치를 이용하여 실행되는 열 처리의 순서를 설명하기 위한 플로우차트.
도3은 본 발명의 실시 형태 2의 반도체용 열 처리 장치의 전체 구성도.
도4는 종래의 반도체용 열 처리 장치의 전체 구성도.
＜도면의 주요부분에 대한 부호의 설명＞
1 : 로드 로크실
2 : 반도체 기판(Si 웨이퍼)
3 : 웨이퍼 보우트
4 : 반응관 캡
5 : 보우트 엘리베이터
6 : 반응로 입구
7 : 질소 도입관
8 : 배기관
8 : 산화 가스 도입관
10 : 질소 공급 시스템
11 : 산소 공급 시스템
12 : 오존 공급 시스템
13 : 수증기 공급 시스템
14 : 반응로
15 : 전환 밸브
16 : 냉각실
17 : 웨이퍼 반송실
18 : 웨이퍼 카세트
19 : 로드 로크실 도어
실시 형태 1
이하, 도면을 참조하여 본 발명의 실시 형태에 관해서 설명한다. 도1은 본 발명의 실시 형태 1의 반도체용 열 처리 장치의 전체 구성도를 도시한다. 본 실시 형태의 반도체용 열 처리 장치는 로드 로크실(1) 및 반응로(14)를 구비하고 있다. 로드 로크실(1)의 내부에는, 복수의 반도체 기판(본 실시 형태에서는 Si 웨이퍼)(2)을 평행하게 유지하는 웨이퍼 보우트(3)가 배치되어 있다. 웨이퍼 보우트(3)의 바닥부에는 반응관 캡(4)이 설치되어 있다.
로드 로크실(1)에는, 웨이퍼 보우트(3)를 반송하는 보우트 엘리베이터(5)가 설치되어 있다. 로드 로크실(1)과 반응로(14)와의 사이에는, 도시하지 않은 셔터에 의해 개폐되는 반응로 입구(6)가 설치되어 있다. 웨이퍼 보우트(3)는, 보우트 엘리베이터(5)에 의해 반응로(14)에 반입되고, 또, 반응로(14)로부터 반출된다. 반응로 입구(6)는, 웨이퍼 보우트(3)가 로드 로크실(1)에 있는 경우는 상기한 셔터에 의해 폐색되고, 또한, 웨이퍼 보우트(3)가 반응로(14)에 반입된 경우는 상술한 반응관 캡(4)에 의해서 폐색된다.
로드 로크실(1)에는 질소 도입관(7), 배기관(8), 및 산화 가스 도입관(9)이 접속되어 있다. 질소 도입관(7)에는 질소 공급 시스템(10)이 도통하고 있다. 배기관(8)에는 도시하지 않은 진공 펌프가 도통하고 있다. 또한, 산화 가스 도입관(9)에는, 산소 공급 시스템(11), 오존 공급 시스템(12), 및 수증기 공급 시스템(13)이, 각각 전환 밸브(15)를 거쳐서 도통하고 있다. 산화 가스 도입관(9)에 도입되는 가스는, 전환 밸브(15)에 의해 선택할 수 있다. 반응로(14)에는, 도시하지 않은 산화 가스 공급 시스템으로부터 산화 가스(02, 03, H20 등)를 공급할 수 있다.
이하, 도2를 참조하여 본 실시 형태의 반도체용 열 처리 장치를 이용한 열 처리의 순서에 관해서 설명한다. 도2는 본 실시 형태의 열 처리의 과정에서 실행되는 일련의 처리의 플로우차트이다. 본 실시 형태의 열 처리로서는, 우선, 처리의 대상인 Si 웨이퍼(2)가 적당한 방법으로 웨이퍼 보우트(3)에 탑재된다(S100).
웨이퍼 보우트(3)가 반응로(14)에 삽입되기 전에, 로드 로크실(1) 내의 분위기가 대기로부터 N2등의 불활성 가스로 치환된다. 상기한 분위기 치환은, 로드 로크실(1)을 진공 흡인하면서 그 내부에 질소를 공급함으로써 행해진다(S102).
로드 로크실(1)로부터 대기가 완전히 추방되고, 그 분위기가 질소로 치환된 후, 그 내부를 대기압에 유지하면서 Si 웨이퍼(2)의 반응로(14)로의 삽입이 시작된다(S104). 반응로(14)의 분위기는, 이 시점에서 질소 분위기라고 되어 있다(S102참조).
Si 웨이퍼(2)의 온도가 반응로(14)의 초기 온도로 안정되는 것을 기다려, Si웨이퍼(2)가 소정의 승온 속도로, 소정의 목적 온도(예를 들면 900℃)까지 승온된다(S106).
웨이퍼 온도가 목적 온도에 도달한 후, 반응로(14) 내에 산화 가스가 도입되고, Si 웨이퍼(2)의 산화 처리가 시작된다(S108).
상기한 산화 처리가 종료하면, 반응로(14)의 분위기가 산화 가스 분위기로부터 질소 분위기로 치환되고(S110), 그 상태로 웨이퍼 온도가 소정 온도까지, 구체적으로는 700℃ 정도까지 내려간다(제1 단계 냉각: S112).
제1 단계 냉각이 종료하면, 반응로(14) 및 로드 로크실(1)의 분위기가 질소로부터 산화 가스로 치환된다(S114).
상기한 분위기 치환이 종료하고, 또한, 로드 로크실(1)이 대기압이 된 것이 확인된 후, Si 웨이퍼(2)가 반응로(14)로부터 로드 로크실(1)로 반출된다(S116).
이후, Si 웨이퍼(2)는, 산화 가스로 채워진 로드 로크실(1) 중에서 충분히 냉각된 후(제2 단계 냉각: S118), 로드 로크실(1)로부터 반출된다.
웨이퍼 온도가 700℃ 정도이면, Si 웨이퍼(2)가 산화 가스 분위기에 노출되어짐으로써 생기는 산화 반응은 무시할 수 있다. 따라서, 상기 S114에서 반응로(14) 및 로드 로크실(1)의 분위기가 질소로부터 산화 가스로 치환되어도 산화막의 막 두께 제어성에는 아무런 실질적인 악영향은 못 미치다.
상술한 일련의 처리의 과정에서 S108의 산화 처리가 종료한 시점에서, 실리콘 산화막과 실리콘과의 경계면은, Si와 0가 적정하게 결합하고 있는 산화물(이하, 「Si-0」로 나타낸다)과, Si와 0이 일부 결합이 끊어진 상태로 불완전하게 결합하고 있는 산화물(이하, 「Si:0」로 나타낸다)로 평형하고 있다. 반도체 기판에 포함되는 소수 캐리어는 Si:0에 포함되는 불완전한 결합부에 포획됨으로써 소멸한다. 따라서, 소수 캐리어의 수명은 Si:0가 적을수록 길어진다.
산화 처리가 종료한 후, Si 웨이퍼(2)가 질소 분위기 내에서 냉각되면, 실리콘 산화막의 경계면에서 Si:0가 증가한다. 따라서, 이 경우는 소수 캐리어의 수명이 짧아진다. 한 편, 본 실시 형태의 열 처리와 같이, 산화 처리 후에 Si 웨이퍼(2)가 산화 가스의 분위기 내으로 냉각되면, 실리콘 산화막의 경계면에 있어서 Si-0가 증가한다. 따라서, 이 경우는 소수 캐리어의 수명이 길게 된다.
본 실시 형태의 열 처리 방법으로 처리한 Si 웨이퍼(2)에 관해서 소수 캐리어의 수명을 측정한 결과, 667.9㎲ 였다. 또한, 측정기는 SEMILAB 사 제조 수명 스캐너(WTXA)이며, 측정은, 직경 300mm의 웨이퍼 전면을 2mm 각의 단위로 스캔하는 방법으로 행했다. 상기한 측정 결과는, 소수 캐리어의 수명으로서 충분한 값이다.
이와 같이, 본 실시 형태의 열 처리 방법에 따르면, 로드 로크실(1)을 이용하면서, 소수 캐리어의 수명의 단축을 충분히 억제할 수 있다. 따라서, 본 실시 형태의 열 처리 방법에 따르면, 소수 캐리어의 수명의 저감을 초래하는 일 없이, 우수한 막 두께 정도로 실리콘 산화막을 작성할 수 있다.
실시 형태 2
다음에, 도3을 참조하여 본 발명의 실시 형태 2의 반도체용 열 처리 장치에 관해서 설명한다. 도3은 본 실시 형태의 반도체용 열 처리 장치의 전체 구성도를 도시한다. 또한, 도3에 있어서, 도1에 도시한 구성 부분과 동일 또는 대응하는 부분에는 동일한 부호를 붙여 그 설명을 생략 또는 간략히 한다.
본 실시 형태의 반도체용 열 처리 장치는, 2개의 반응로(14)를 구비하는 멀티 챔버 장치이다. 또한, 본 실시 형태의 반도체용 열 처리 장치는, 로드 로크실(1), 냉각실(16), 및 웨이퍼 반송실(17)을 각각 2개씩 구비하고 있다. 로드 로크실에는 도어(19)가 설치되어 있고, 그 내부에는 웨이퍼 카세트(18)가 배치되어 있다. 마찬가지로 반응로(14)의 내부, 및 냉각실(16)의 내부에도 Si 웨이퍼(2)를 유지하기 위한 웨이퍼 카세트가 배치되어 있다. 본 실시 형태의 반도체용 열 처리 장치는, 웨이퍼 반송실(17)을 거쳐서, 로드 로크실(1), 반응로(14) 및 냉각실(16)의 상호 사이에서 Si 웨이퍼(2)를 반송할 수 있다.
반도체용 열 처리 장치가 구비되는 모든 챔버, 즉, 반응로(14), 로드 로크실(1), 냉각실(16) 및 웨이퍼 반송실(17)에는, 산화 가스 도입관(6) 및 전환 밸브(15)를 거쳐서, 산소 공급 시스템(11), 오존 공급 시스템(12) 및 수증기 공급 시스템(13)이 접속되어 있다. 또, 이들의 챔버에는 도시하지 않은 질소 도입관을 거쳐서 질소 도입 시스템이 접속되어 있다. 따라서, 반도체용 열 처리 장치는, 모든 챔버에 대하여 산화 가스(02, 03, H20) 및 질소 가스를 도입할 수 있다.
본 실시 형태의 반도체용 열 처리 장치를 이용한 열 처리로서는, 로드 로크실(1), 웨이퍼 반송실(17) 및 반응로(14)의 분위기를 전부 질소 분위기로 한 상태로 로드 로크실(1)로부터 반응로(14)에 Si 웨이퍼(2)가 반송된다. 반응로(14)의 분위기는, 실시 형태 1의 경우와 같이, Si 웨이퍼(2)의 산화 처리의 종료 후에 산화 가스로부터 질소로 치환된다. Si 웨이퍼(2)는 질소 분위기로 치환된 반응로(14) 내에서 소정 온도(700℃ 정도)까지 냉각된다(제1 단계 냉각).
제1 단계 냉각이 종료하면, 반응로(14), 웨이퍼 반송실(17), 냉각실(16) 및 로드 로크실(18)의 분위기가, 질소로부터 산화 가스에 치환된다. 상기한 치환의 종료 후에, 반응로(14)로부터 냉각실(16)로 웨이퍼 반송실(17)을 거쳐서 Si 웨이퍼(2)가 반송되어 제2 단계 냉각이 행해진다. 제2 단계 냉각이 종료한 후, Si 웨이퍼(2)는 냉각실(16)로부터 로드 로크실(1)로 반출된다.
본 실시 형태의 열 처리에 따르면, 실시 형태(1)의 경우와 같이 Si 웨이퍼(2)의 산화 처리가 종료하여, 웨이퍼 온도가 700℃ 정도로 저하한 후에, Si 웨이퍼(2)를 산화 가스 분위기 내에서 냉각할 수 있다. 따라서, 본 실시 형태의 열 처리에 따르면 실시 형태 1의 경우와 같이, 실리콘 산화막과 실리콘과의 경계에서의 Si:0를 줄여 소수 캐리어의 수명의 감소를 막을 수 있다.
본 발명은 이상 설명한 바와 같이 구성되어 있으므로, 이하에 도시한 것 같은 효과를 나타낸다.
청구항 1에 기재된 발명에 따르면, 반응로 내에서 반도체 기판에 열처리를 실시한 후에, 그 반도체 기판을 별실로 반송하여 산화 가스 분위기에 노출될 수 있다. 열 처리의 후에 반도체 기판을 산화 가스에 노출되면, 실리콘 산화물에 포함되는 실리콘과 산소와의 불완전한 결합이 완전한 결합에 변화하기 때문에 소수 캐리어의 수명의 감소를 피할 수 있다.
청구항 2에 기재된 발명에 따르면, 반도체 기판의 냉각 과정에서 그 기판을 산화 가스에 노출될 수 있다. 이 때문에, 본 발명에 따르면, 소수 캐리어의 수명이 감소하는 것을 막으면서, 효율 좋은 산화막을 작성할 수 있다.
청구항 3에 기재된 발명에 따르면, 반도체용 열 처리 장치가 구비하는 로드 로크실을 별실로 하고, 산화 가스 분위기 내에서의 반도체 기판의 냉각을 할 수 있다.
청구항 4에 기재된 발명에 따르면, 반도체용 열 처리 장치가 구비하는 냉각실을 별실로 하고, 산화 가스 분위기 내에서의 반도체 기판의 냉각을 할 수 있다.
청구항 5에 기재된 발명에 따르면, 기판이 소정의 냉각 온도에 도달할 때까지는 반응로 내에서 불활성 가스 분위기 내에서 반도체 기판을 냉각할 수 있다. 이 경우, 냉각 과정에서 산화 처리가 진행하지 않기 때문에, 산화막의 막 두께를 정밀도 좋게 관리할 수 있다.
청구항 6에 기재된 발명에 따르면, 열 처리에 의해 실리콘 산화막을 형성한 후에, 불활성 가스 분위기 내에서 반도체 기판을 냉각할 수 있다. 이 사이, 산화 처리는 진행하지 않기 때문에, 고정밀도인 막 두께 제어가 가능해진다. 또한, 기판 온도가 소정의 냉각 온도에 달한 후에 산화 가스 분위기 내에서 제2 냉각을 할 수 있다. 이 때, 실리콘 산화막에 포함되는 실리콘과 산소와의 불완전한 결합이 완전한 결합으로 변화하기 때문에 소수 캐리어의 수명이 감소가 방지할 수 있다.
청구항 7 또는 8에 기재된 발명에 따르면, 소정의 냉각 온도가 적정값으로 설정되어 있기 때문에, 실리콘 산화막의 막 두께를 높은 정밀도로 제어하면서, 소수 캐리어의 수명을 충분히 긴 시간 확보할 수 있다.
청구항 9에 기재된 발명에 따르면, 반응로와 별실을 이용하여 산화 단계, 제1 냉각 단계, 및 제2 냉각 단계를 효율 좋게 행할 수 있다.

Claims (9)

  1. 반도체 기판에 열처리를 실시하기 위한 반응로와, 상기 반응로와 도통할 수 있는 별실과, 반도체 기판을 상기 별실과 반응로의 사이에서 반송하는 반송 기구를 구비하는 반도체용 열 처리장치로서,
    상기 별실에 대하여 산화 가스를 도입하는 산화 가스 도입 기구를 구비하는 것을 특징으로 하는 반도체용 열 처리 장치.
  2. 제1항에 있어서, 상기 반응로 내에서 반도체 기판에 산화 처리를 실시한 후에, 그 반도체 기판을 산화 가스의 분위기로 채워진 상기 별실 내에서 냉각하는 것을 특징으로 하는 반도체용 열 처리 장치.
  3. 제1항 또는 제2항에 있어서, 상기 별실은 반응로에 삽입되는 반도체 기판을 대기시키는 로드 로크실을 포함하는 것을 특징으로 하는 반도체용 열 처리 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 별실은 반응로 내에서 산화 처리가 실시된 반도체 기판을 냉각하기 위한 냉각실을 포함하는 것을 특징으로 하는 반도체용 열 처리 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 반응로에 불활성 가스를 도입하는 불활성 가스 도입 시스템을 구비하고,
    상기 반응로 내에서 반도체 기판에 산화 처리를 실시한 후에, 기판 온도가 소정의 냉각 온도로 저하할 때까지는 그 반도체 기판을 불활성 가스의 분위기로 채워진 반응로 내에서 냉각하는 것을 특징으로 하는 반도체용 열 처리 장치.
  6. 반도체 기판에 실리콘 산화막을 형성하기 위한 반도체 기판의 열 처리 방법에서,
    산화 가스 분위기 내에서 반도체 기판을 소정의 산화 온도로 가열하여 상기 실리콘 산화막을 형성하는 산화 단계와,
    상기 실리콘 산화막의 형성 후에, 기판 온도가 소정의 냉각 온도로 저하할 때까지 상기 반도체 기판을 불활성 가스 분위기 내에서 냉각하는 제1 냉각 단계와,
    기판 온도가 상기 냉각 온도로 저하한 후에, 상기 반도체 기판을 산화 가스 분위기 내으로 냉각하는 제2 냉각 단계를 구비하는 것을 특징으로 하는 반도체 기판의 열 처리 방법.
  7. 제6항에 있어서, 상기 냉각 온도는, 상기 반도체 기판의 산화 처리를 진행시키지 않고서, 실리콘과 산소와의 불완전한 결합을 완전한 결합으로 하는 데에 있어서 적합한 온도인 것을 특징으로 하는 반도체 기판의 열 처리 방법.
  8. 제6항 또는 제7항에 있어서, 상기 냉각 온도는 700℃ 근방인 것을 특징으로 하는 반도체 기판의 열 처리 방법.
  9. 제6항 또는 제8항 중 어느 한 항에 있어서, 상기 산화 단계는 산화 가스 분위기로 채워진 반응로 내에서 행하여지고,
    상기 제1 냉각 단계는 불활성 가스로 채워진 상기 반응로 내에서 행하여지고,
    상기 제1 냉각 단계 후에, 상기 반응로의 분위기를 산화 가스로 치환하는 치환 단계와,
    상기 치환 단계 후에, 상기 반응로 내의 반도체 기판을, 산화 가스의 분위기로 채워진 별실로 반송하는 반송 단계를 구비하고,
    상기 제2 냉각 단계는 산화 가스로 채워진 상기 별실 내에서 행해지는 것을 특징으로 하는 반도체 기판의 열 처리 방법.
KR1020000054760A 1999-10-20 2000-09-19 반도체용 열 처리 장치 및 반도체 기판의 열 처리 방법 KR20010039898A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29772199A JP3207402B2 (ja) 1999-10-20 1999-10-20 半導体用熱処理装置および半導体基板の熱処理方法
JP99-297721 1999-10-20

Publications (1)

Publication Number Publication Date
KR20010039898A true KR20010039898A (ko) 2001-05-15

Family

ID=17850326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000054760A KR20010039898A (ko) 1999-10-20 2000-09-19 반도체용 열 처리 장치 및 반도체 기판의 열 처리 방법

Country Status (2)

Country Link
JP (1) JP3207402B2 (ko)
KR (1) KR20010039898A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020070769A (ko) * 2001-03-02 2002-09-11 미쓰비시덴키 가부시키가이샤 열처리 장치 및 이를 이용한 열처리 방법 및 반도체장치의 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487577B1 (ko) * 2002-11-25 2005-05-06 주식회사 피에스티 반도체 제조장치
WO2006090430A1 (ja) * 2005-02-22 2006-08-31 Koyo Thermo Systems Co., Ltd. 半導体熱処理方法及び半導体熱処理装置
JP2012195570A (ja) * 2011-03-02 2012-10-11 Hitachi Kokusai Electric Inc 基板処理装置及び基板処理方法
JP5921181B2 (ja) * 2011-12-19 2016-05-24 株式会社日立国際電気 基板処理装置、基板処理方法および半導体装置の製造方法
JP6002587B2 (ja) * 2013-01-21 2016-10-05 株式会社 日立パワーデバイス シリコン基板のライフタイム測定の前処理方法
US10858738B2 (en) * 2018-03-29 2020-12-08 Asm International N.V. Wafer boat cooldown device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020070769A (ko) * 2001-03-02 2002-09-11 미쓰비시덴키 가부시키가이샤 열처리 장치 및 이를 이용한 열처리 방법 및 반도체장치의 제조 방법

Also Published As

Publication number Publication date
JP2001118839A (ja) 2001-04-27
JP3207402B2 (ja) 2001-09-10

Similar Documents

Publication Publication Date Title
KR100443121B1 (ko) 반도체 공정의 수행 방법 및 반도체 공정 장치
US7972979B2 (en) Substrate processing method and substrate processing apparatus
KR100682190B1 (ko) 실리콘 산질화물을 포함하는 절연막의 형성 방법 및 장치
US5217501A (en) Vertical wafer heat treatment apparatus having dual load lock chambers
US7632758B2 (en) Process and apparatus for forming oxide film, and electronic device material
US20040052618A1 (en) Semiconductor device producing apparatus and producing method of semiconductor device
KR100918005B1 (ko) 반도체 장치의 제조방법 및 기판처리장치
KR940010514B1 (ko) 열처리 막 형성 장치 및 방법
EP1069597B1 (en) Apparatus and method for manufacturing semiconductor device
KR20010039898A (ko) 반도체용 열 처리 장치 및 반도체 기판의 열 처리 방법
KR20000047614A (ko) 반도체 디바이스 클러스터 처리 시스템, 장치 및 방법
JPH1083965A (ja) 熱処理方法及びその装置
JP3130630B2 (ja) 処理装置
JP2002100574A (ja) 基板処理装置
JP4550039B2 (ja) 半導体集積回路装置の製造方法
JP2001217198A (ja) 半導体装置の製造方法
JP2004281674A (ja) 熱処理装置及び基板の製造方法
KR102395352B1 (ko) 반송 방법
JP2007129240A (ja) 半導体集積回路装置の製造方法
JP2002151499A (ja) 半導体製造装置
CN114388413A (zh) 舟搬入方法和热处理装置
CN113782420A (zh) 晶圆加工方法
JPS6381933A (ja) 枚葉式薄膜形成方法
JP2004221606A (ja) 半導体集積回路装置の製造方法
JP2006135296A (ja) 半導体装置の製造方法および熱処理装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application