KR20010039217A - 듀얼 위상검출기 - Google Patents

듀얼 위상검출기 Download PDF

Info

Publication number
KR20010039217A
KR20010039217A KR1019990047517A KR19990047517A KR20010039217A KR 20010039217 A KR20010039217 A KR 20010039217A KR 1019990047517 A KR1019990047517 A KR 1019990047517A KR 19990047517 A KR19990047517 A KR 19990047517A KR 20010039217 A KR20010039217 A KR 20010039217A
Authority
KR
South Korea
Prior art keywords
signal
phase detector
output
clock
delay
Prior art date
Application number
KR1019990047517A
Other languages
English (en)
Other versions
KR100574927B1 (ko
Inventor
정대현
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990047517A priority Critical patent/KR100574927B1/ko
Publication of KR20010039217A publication Critical patent/KR20010039217A/ko
Application granted granted Critical
Publication of KR100574927B1 publication Critical patent/KR100574927B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 초기 락킹 시간을 줄여 고속동작이 가능하고 액티브 락킹시 지터성분을 줄일 수 있는 위상검출기에 관한 것으로, 이 위상검출기는 입력클럭과 출력클럭과의 위상차를 비교하여 위상차를 줄여 입력클럭과 출력클럭과의 위상을 일치시키기 위하여, 입력클럭과 출력클럭 사이의 앞서거나 뒤서는 위상차에 대하여 발생되는 제1 업(up) 신호 및 제1 다운(down) 신호 중 선택적으로 어느 하나만이 발생되는 제1 타입의 위상검출기와 이 위상차에 대하여 제2 업(up) 신호 및 제2 다운(down) 신호 둘다가 발생되는 제2 타입의 위상검출기와, 입력클럭, 제1 업/다운 신호 및 제2 업/다운 신호의 논리조합에 의하여 선택신호를 발생하는 선택제어부와, 선택신호에 응답하여 제1 및 제2 업 신호 중 어느 하나를 선택하고 제1 및 제2 다운 신호 중 어느 하나를 선택하는 먹스부를 구비한다. 그리하여, 먹스부에 의하여 선택되는 최종 업/다운 신호에 의하여 입력클럭과 출력클럭과의 위상을 일치시킨다.

Description

듀얼 위상검출기{Dual phase detector}
본 발명은 반도체 집적회로에 관한 것으로서, 특히 지터(jitter)를 줄이고 고속 락킹(locking)이 가능한 듀얼 위상검출기에 관한 것이다.
클럭 신호는 하나의 핀으로 입력되어 디바이스(device) 전체에 분배되는 데, 입력 핀으로부터 비교적 멀리 떨어진 부분에 도달하는 클럭 신호는 입력 핀에 바로 인접한 부분의 클럭 신호에 대하여 상당히 지연될 수 있다. 이러한 지연은 SDRAM 내부의 각부분 사이의 동기를 유지하는 것을 어렵게 한다. 그래서, 지연동기회로(delayed lock loop) 또는 위상동기회로(phase lock loop) 등을 이용하여 클럭 신호들 간의 동기를 맞추는 방법이 사용되고 있다.
도 1은 일반적인 위상동기회로를 나타내는 도면이다. 이를 참조하면, 위상동기회로(10)는 입력클럭(CLKin)과 출력클럭(CLKout)과의 위상 일치를 위하여, 입력 클럭(CLKin)을 수신한 클럭버퍼(20)의 출력(C1)을 소정시간 지연시키는 가변지연단(30), 가변지연단(30) 출력(C3)이 버퍼부(50) 및 클럭버퍼(60)를 통과한 후 나타나는 지연클럭(C2)과 클럭버퍼(20)의 출력(C1)을 위상 비교하는 위상검출기(70), 그리고 위상검출기(70)의 출력들(UP,DOWN)에 응답하여 소정의 출력전압(Vcon)을 발생하는 차아지펌프 기능의 루프필터부(80)를 구비하여, 지연클럭(C2)과 클럭버퍼(20)의 출력(C1) 사이의 앞서거나 뒤서는 위상차에 의하여 발생되는 업/다운(UP/DOWN) 신호에 따라 변화되는 출력전압(Vcon)에 의하여 가변지연단(30) 내의 지연시간을 가변시켜 입력클럭(CLKin)과 출력클럭(CLKout)과의 위상을 동기시킨다.
도 2 및 도 3은 도 1의 위상검출기(70)를 나타내는 것으로, D-플립플롭(DFF)을 사용하는 종래의 위상검출기를 나타내는 도면이다. 도 2의 위상검출기(71)은 지연클럭(C2)이 클럭버퍼(20)의 출력(C1) 보다 앞서는 경우에 다운 신호(DOWN)를 발생하는 반면에, 도 3의 위상검출기(72)는 업/다운(UP/DOWN) 신호 둘 다를 발생한다. 이 위상검출기들(71,72)을 사용하여 루프필터부(80)의 출력전압(Vcon)을 살펴보면 도 7의 출력파형으로 나타나는 데, 도 2의 위상검출기(71)를 사용하게되면 초기 락킹(initial locking) 시간은 짧은 반면에 액티브 락킹(active locking)시 지터(jitter)가 많은 단점이 있고 도 3의 위상검출기(72)를 사용하게되면 액티브 락킹시 지터는 작은 반면에 초기 락킹 시간이 길어지는 단점이 있다.
따라서, 고속동작을 위하여 초기 락킹 시간을 줄이고 액티브 락킹시 지터를 줄일 수 있는 위상검출기가 불가피하게 요구된다.
본 발명의 목적은 지터성분을 줄이고 초기 락킹 시간도 줄일 수 있는 위상검출기를 제공하는 것이다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 위상동기회로를 나타내는 도면이다.
도 2는 도 1의 위상검출기를 나타내는 일예(type 1)이다.
도 3은 도 1의 위상검출기를 나타내는 다른예(type 2)이다.
도 4는 본 발명의 일실시예에 따른 위상검출기를 나타내는 도면이다.
도 5는 도 4의 선택제어부를 나타내는 도면이다.
도 6은 도 4의 동작 타이밍도를 나타내는 도면이다.
도 7은 도 2, 도 3 및 도 4의 위상검출기들을 사용하여 도 1의 루프필터부 출력전압(Vcon) 파형을 나타내는 도면이다.
상기 목적을 달성하기 위하여 본 발명은 입력클럭과 출력클럭과의 위상차를 비교하는 위상검출기에 있어서, 상기 입력클럭과 상기 출력클럭 사이의 앞서거나 뒤서는 상기 위상차에 대하여 발생되는 제1 업(up) 신호 및 제1 다운(down) 신호 중 선택적으로 어느 하나만이 발생되는 제1 타입의 위상검출기; 상기 위상차에 대하여 제2 업(up) 신호 및 제2 다운(down) 신호 둘다가 발생되는 제2 타입의 위상검출기; 상기 입력클럭, 상기 제1 업/다운 신호 및 제2 업/다운 신호의 논리조합에 의하여 선택신호를 발생하는 선택제어부; 및 상기 선택신호에 응답하여 상기 제1 및 제2 업 신호 중 어느 하나를 선택하고 상기 제1 및 제2 다운 신호 중 어느 하나를 선택하는 먹스부를 구비하여, 상기 먹스부에 의하여 선택되는 최종 업/다운 신호에 의하여 상기 입력클럭과 상기 출력클럭과의 위상을 일치시키는 것을 특징으로 한다.
바람직하기로, 상기 위상검출기는 상기 입력클럭과 상기 출력클럭과의 위상차가 클 경우에 상기 제1 타입의 위상검출기를 사용하여 초기 락킹시키고 상기 제1 타입의 위상검출기에 의하여 줄어드는 상기 입력클럭과 상기 출력클럭과의 위상차가 소정의 범위에 들면 상기 제2 타입의 위상검출기를 사용하여 액티브 락킹시킨다.
그리고, 상기 선택제어부는 상기 입력클럭를 수신하는 클럭버퍼 출력의 반전 신호 및 상기 제2 업/다운 신호를 입력하는 노아 게이트의 출력을 소정시간 지연시켜 펄스 신호를 발생하는 제1 지연단; 상기 제1 및 제2 업 신호를 입력하는 제1 앤드 게이트의 출력을 소정시간 지연시켜 업 지연 신호를 발생하는 제2 지연단; 상기 제1 및 제2 다운 신호를 입력하는 제2 앤드 게이트의 출력을 소정시간 지연시키는 다운 지연 신호를 발생하는 제3 지연단; 및 상기 펄스 신호에 응답하여 상기 업 지연 신호 및 상기 다운 지연 신호를 각각 래치하는 D-플립플롭들을 구비하여, 상기 D-플립플롭들의 출력에 따라 상기 선택 신호를 발생하는 것을 특징으로 한다.
이와같은 본 발명의 위상검출기는 초기 락킹 시간을 줄일 수 있어 고속동작이 가능하고 액티브 락킹시 지터성분을 줄일 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다. 본 발명은 입력클럭(CLKin)과 출력클럭(CLKout)과의 위상을 일치시키는 위상동기회로(phase lock loop)에 대하여 기술된다. 특히, 위상동기회로(도 1) 내 위상검출기(70)에 있어서 초기 락킹 시간을 줄이고 액티브 락킹시 지터를 줄일 수 있는 방법에 대하여 기술된다.
도 4는 본 발명의 일실시예에 따른 위상검출기를 나타내는 도면이다. 도 4의 위상검출기(170)은 도 2의 위상검출기(71)(이하 "제1 타입의 위상검출기"라고 칭함) 및 도 3의 위상검출기(72)(이하 "제2 타입의 위상검출기"라고 칭함)을 포함하여, 제1 및 제2 타입의 위상검출기(71,72)의 업 신호들(UP1,UP2)을 택일하는 제1 먹스부(73), 다운 신호들(DOWN1,DOWN2)을 택일하는 제2 먹스부(74), 및 업/다운 신호들(UP1,UP2/DOWN1,DOWN2)을 논리 조합하여 선택신호(SEL)를 발생하는 선택제어부(75)를 구비하고, 이 선택신호(SEL)은 제1 및 제2 먹스부(73,74)의 제어신호로 작용한다. 여기서, 제1 및 제2 타입의 위상검출기(71,72)로 입력되는 클럭버퍼(20, 도 1)의 출력(C1)과 지연클럭(C2)과의 위상차는 최대 180°를 넘지 않으며 두 입력신호의 듀티 사이클(duty cycle)은 50%라는 것을 전제로 한다. 이는 도 1의 위상동기회로 구성으로 구현할 수 있다.
제1 타입의 위상검출기(71)은 도 2에 도시된 바와 같이, 지연클럭(C2)이 클럭버퍼(20, 도 1)의 출력(C1) 보다 앞서는 경우에 지연클럭(C2)의 로직 "하이레벨"에 응답하여 제1 다운 신호(DOWN1)를 발생하고, 이 후 클럭버퍼(20, 도 1) 출력(C1)의 로직 "하이레벨"에 응답하여 낸드 게이트(G1)의 출력(RESET)이 로직 "로우레벨"이 되어, 제1 다운 신호(DOWN1)는 D-플립플롭(DFF)의 리셋 지연(tRST) 후 로직 "로우레벨"로 되면서 소정의 펄스폭을 갖는 로직 "하이레벨"의 펄스로 발생되고 제1 업 신호(UP1)는 계속해서 로직 "로우레벨"이다.
제2 타입의 위상검출기(72)는 도 3에 도시된 바와 같이, 지연클럭(C2)이 클럭버퍼(20, 도 1)의 출력(C1) 보다 앞서는 경우에 지연클럭(C2)의 로직 "하이레벨"에 응답하여 제2 다운 신호(DOWN2)를 발생하고 클럭버퍼(20, 도 1) 출력(C1)의 로직 "하이레벨"에 응답하여 제2 업 신호(UP2)를 발생한 후, 낸드 게이트(G2)의 출력(RESET)이 로직 "로우레벨"에 의하여 제2 다운 신호(DOWN2) 및 제2 업 신호(UP2)는 D-플립플롭(DFF)의 리셋 지연(tRST) 후 로직 "로우레벨"로 되어 소정의 펄스폭을 갖는 로직 "하이레벨"의 펄스로 발생한다.
두가지 타입의 위상검출기에서 발생된 업/다운 신호들(UP1,UP2/DOWN1,DOWN2)을 논리 조합하여 선택신호(SEL)를 발생하는 선택제어부(75)가 도 5에 도시되어 있으며, 이를 도 6의 동작 타이밍도와 연관하여 설명하면 다음과 같다.
도 5의 선택제어부(75) 내에서 클럭버퍼(20, 도 1) 출력(C1)의 반전 신호, 제2 업 신호(UP2) 및 제2 다운 신호(DOWN2)를 입력하는 노아 게이트(G3)의 출력은 제1 지연단(90)의 지연시간(Del1) 후 펄스 신호(PULSE)로 나타난다(①②). 제1 및 제2 업 신호(UP1,UP2)를 입력하는 앤드 게이트(G4)의 출력은 제2 지연단(91)의 지연시간(Del2) 후 업 지연 신호(UPDelay)로 나타난다(③). 제1 및 제2 다운 신호(DOWN1,DOWN2)를 입력하는 앤드 게이트(G5)의 출력은 제3 지연단(92)의 지연시간(Del3) 후 다운 지연 신호(DNDelay)로 나타나는 데, 제1 다운 신호(DOWN1)의 로직 "로우레벨"에 의하여 로직 "로우레벨"이다. D-플립플롭(93)은 업 지연 신호(UPDelay)의 로직 "하이레벨"로의 상승에지(rising edge)에서 펄스 신호(PULSE)를 래치하여 그 결과로 로직 "하이레벨"의 선택 신호(SEL)를 발생한다(④).
여기서, 제1 지연단(90)의 지연시간(Del1)은 D-플립플롭(DFF)의 리셋 지연(tRST)에서 이 후에 설명될 제1 타입의 위상검출기(71)에서 제2 타입의 위상지연기(72)로의 전환을 지시하는 소정의 위상차(tSW)를 뺀 값(tRST-tSW)으로 설정되고, 제2 지연단(91)의 지연시간(Del2)은 2배의 D-플립플롭(DFF)의 리셋 지연(tRST)에다가 D-플립플롭(93)의 셋업 시간(tSS)을 합한 값(2tRST+tSS(DFF))으로 설정된다.
다시, 도 4를 참조하면, 선택 신호(SEL)의 로직 "로우레벨"에 응답하여 제1 먹스부(73)는 제1 업 신호(UP1)를 최종 업 신호(UP)로, 제2 먹스부(74)는 제1 다운 신호(DOWN1)를 최종 다운 신호(DOWN)로 발생한다. 이를 도 6에 부가하여 제1 구간으로 표시된다. 반면, 로직 "하이레벨"의 선택 신호(SEL)에 응답하여 제1 먹스부(73)는 제2 업 신호(UP2)를 최종 업 신호(UP)로, 제2 먹스부(74)는 제2 다운 신호(DOWN2)를 최종 다운 신호(DOWN)로 발생하며, 이는 도 6의 제2 구간으로 표시된다.
제1 구간은 초기 락킹시 사용되고 제2 구간은 액티브 락킹시 사용되도록 설정된다. 그리하여 입력클럭(CLKin)과 출력클럭(CLKout)과의 위상차가 180°를 넘지 않는 범위 내에서 클 때에는 제1 타입의 위상검출기(71) 출력인 제1 업/다운 신호(UP1/DOWN1)를 사용하여 초기 락킹시키고, 제1 타입의 위상검출기(71)에 의하여 줄어드는 입력클럭(CLKin)과 출력클럭(CLKout)과의 위상차가 소정의 범위 예컨대, tSW 내에 들면 제2 타입의 위상검출기(72) 출력인 제2 업/다운 신호(UP2/DOWN2)를 사용하여 액티브 락킹시킨다.
이와 같은 위상검출기(170)를 사용하여 입력클럭(CLKin)과 출력클럭(CLKout)과의 위상을 맞추는 위상동기회로(10, 도 1)에서 이 위상검출기(170)의 출력 즉, 최종 업/다운 신호(UP/DOWN)에 따른 루프필터(80)의 동작을 시뮬레이션(simulation)한 결과가 도 7에 도시되어 있다.
도 7의 출력파형을 살펴보면, 본 발명의 위상검출기(170)를 사용했을 때에는 초기 락킹 시간이 180ns(클럭 사이클의 약 30 cycle) 정도이고 액티브 락킹시에 지터가 작음을 볼 수 있다. 이는 도 2의 위상검출기(71)를 사용했을 때 액티브 락킹시 크게 나타나는 지터 성분에 비하여 작음을 알 수 있다. 그리고, 초기 락킹 시간도 거의 비슷하게 나타남을 볼 수 있다. 또한, 도 3의 위상검출기(72)를 사용했을 때 초기 락킹 시간이 400ns(클럭 사이클의 약 66 cycle)인 것에 비하여 초기 락킹 시간이 상당히 줄어들었음을 볼 수 있다.
따라서, 본 발명의 위상검출기(170)는 액티브 락킹시 지터성분을 줄이고 초기 락킹 시간도 줄일 수 있어 고속동작에 적합한다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명의 위상검출기는 초기 락킹 시간을 줄일 수 있어 고속동작이 가능하고 액티브 락킹시 지터성분을 줄일 수 있다.

Claims (3)

  1. 입력클럭과 출력클럭과의 위상차를 비교하는 위상검출기에 있어서,
    상기 입력클럭과 상기 출력클럭 사이의 앞서거나 뒤서는 상기 위상차에 대하여 발생되는 제1 업(up) 신호 및 제1 다운(down) 신호 중 선택적으로 어느 하나만이 발생되는 제1 타입의 위상검출기;
    상기 위상차에 대하여 제2 업(up) 신호 및 제2 다운(down) 신호 둘다가 발생되는 제2 타입의 위상검출기;
    상기 입력클럭, 상기 제1 업/다운 신호 및 제2 업/다운 신호의 논리조합에 의하여 선택신호를 발생하는 선택제어부; 및
    상기 선택신호에 응답하여 상기 제1 및 제2 업 신호 중 어느 하나를 선택하고 상기 제1 및 제2 다운 신호 중 어느 하나를 선택하는 먹스부를 구비하여,
    상기 먹스부에 의하여 선택되는 최종 업/다운 신호에 의하여 상기 입력클럭과 상기 출력클럭과의 위상을 일치시키는 것을 특징으로 하는 위상검출기.
  2. 제1항에 있어서, 상기 선택제어부는
    상기 입력클럭를 수신하는 클럭버퍼 출력의 반전 신호 및 상기 제2 업/다운 신호를 입력하는 노아 게이트의 출력을 소정시간 지연시켜 펄스 신호를 발생하는 제1 지연단;
    상기 제1 및 제2 업 신호를 입력하는 제1 앤드 게이트의 출력을 소정시간 지연시켜 업 지연 신호를 발생하는 제2 지연단;
    상기 제1 및 제2 다운 신호를 입력하는 제2 앤드 게이트의 출력을 소정시간 지연시키는 다운 지연 신호를 발생하는 제3 지연단; 및
    상기 펄스 신호에 응답하여 상기 업 지연 신호 및 상기 다운 지연 신호를 각각 래치하는 D-플립플롭들을 구비하여,
    상기 D-플립플롭들의 출력에 따라 상기 선택 신호를 발생하는 것을 특징으로 하는 위상검출기.
  3. 제1항에 있어서, 상기 위상검출기는
    상기 입력클럭과 상기 출력클럭과의 위상차가 클 경우에 상기 제1 타입의 위상검출기를 사용하여 초기 락킹시키고 상기 제1 타입의 위상검출기에 의하여 줄어드는 상기 입력클럭과 상기 출력클럭과의 위상차가 소정의 범위에 들면 상기 제2 타입의 위상검출기를 사용하여 액티브 락킹시키는 것을 특징으로 하는 위상검출기.
KR1019990047517A 1999-10-29 1999-10-29 듀얼 위상검출기 KR100574927B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990047517A KR100574927B1 (ko) 1999-10-29 1999-10-29 듀얼 위상검출기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990047517A KR100574927B1 (ko) 1999-10-29 1999-10-29 듀얼 위상검출기

Publications (2)

Publication Number Publication Date
KR20010039217A true KR20010039217A (ko) 2001-05-15
KR100574927B1 KR100574927B1 (ko) 2006-05-02

Family

ID=19617652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990047517A KR100574927B1 (ko) 1999-10-29 1999-10-29 듀얼 위상검출기

Country Status (1)

Country Link
KR (1) KR100574927B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714579B1 (ko) * 2005-11-25 2007-05-07 삼성전기주식회사 잡음 특성이 향상된 위상 주파수 검출기

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930008433B1 (ko) * 1991-05-15 1993-08-31 금성일렉트론 주식회사 듀얼 위상동기 루프의 락 검출장치
KR930008433A (ko) * 1991-10-08 1993-05-21 클라우스 그뤼블 복합 수량 측정기
SE501190C2 (sv) * 1993-04-28 1994-12-05 Ellemtel Utvecklings Ab Digitalt styrd kristalloscillator
JP3066690B2 (ja) * 1993-09-20 2000-07-17 富士通株式会社 位相同期発振回路
US5838205A (en) * 1997-02-18 1998-11-17 International Business Machines Corporation Variable-speed phase-locked loop system with on-the-fly switching and method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714579B1 (ko) * 2005-11-25 2007-05-07 삼성전기주식회사 잡음 특성이 향상된 위상 주파수 검출기

Also Published As

Publication number Publication date
KR100574927B1 (ko) 2006-05-02

Similar Documents

Publication Publication Date Title
KR100486266B1 (ko) 멀티 위상을 갖는 지연 동기 루프
JP4446070B2 (ja) Ｄｌｌ回路、それを使用する半導体装置及び遅延制御方法
US6775342B1 (en) Digital phase shifter
US5977801A (en) Self-resetting phase/frequency detector with reduced dead zone
US5623223A (en) Glitchless clock switching circuit
KR100301043B1 (ko) 지연동기루프의위상비교기및지연동기방법
US6392456B1 (en) Analog mixed digital DLL
CA2204089C (en) Digital delay locked loop
JP3404369B2 (ja) Ｄｌｌ回路
KR970018653A (ko) 클록 발생회로, pll회로와 도체장치 및 클록발생회로의 설계방법
US6882196B2 (en) Duty cycle corrector
KR20020002554A (ko) 반도체메모리 장치에서 작은 지터를 갖는 지연고정루프
JP2008544587A (ja) 多相が再整列された電圧制御発振器、およびそれを備えた位相ロックループ
JPH06202756A (ja) クロック逓倍回路を備えた安定クロック発生回路
KR19980078283A (ko) 클럭위상비교기
KR101022669B1 (ko) 지연고정루프회로
KR100510523B1 (ko) 데드존을 제거하는 지연 구간에서 발생한 클럭 트랜지션을차지 펌프 제어에 반영하는 위상/주파수 검출기 및 그위상/주파수 검출 방법
US7003683B2 (en) Glitchless clock selection circuit
KR100574927B1 (ko) 듀얼 위상검출기
US6137333A (en) Optimal delay controller
CA2424706C (en) Digital phase shifter
US6982573B2 (en) Switchable clock source
KR20050098946A (ko) 가변 분주 방법 및 가변 분주기
KR100487653B1 (ko) 보호기능을 갖는 지연동기 루프 회로
KR20110014898A (ko) 지연 동기 루프 및 그것의 지연 동기 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100413

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee