KR20010038371A - 그라운드 바운싱을 줄이기 위한 센스 증폭회로 - Google Patents

그라운드 바운싱을 줄이기 위한 센스 증폭회로 Download PDF

Info

Publication number
KR20010038371A
KR20010038371A KR1019990046327A KR19990046327A KR20010038371A KR 20010038371 A KR20010038371 A KR 20010038371A KR 1019990046327 A KR1019990046327 A KR 1019990046327A KR 19990046327 A KR19990046327 A KR 19990046327A KR 20010038371 A KR20010038371 A KR 20010038371A
Authority
KR
South Korea
Prior art keywords
sense amplifier
sense amp
array
ground
terminal
Prior art date
Application number
KR1019990046327A
Other languages
English (en)
Inventor
정정수
Original Assignee
박종섭
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업 주식회사 filed Critical 박종섭
Priority to KR1019990046327A priority Critical patent/KR20010038371A/ko
Publication of KR20010038371A publication Critical patent/KR20010038371A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Dram (AREA)

Abstract

본 발명은 그라운드 바운싱을 줄이기 위한 센스 증폭회로에 관한 것으로, 종래에는 센스앰프 동작시 급격하게 전류가 증가하게 되는데, 이때 IR 급강하(drop)에 의하여 센스앰프의 풀다운 노드가 그라운드 레벨보다 높은 레벨로 뜨게 되는 그라운드 바운싱이 일어나 센싱속도가 저하되는 문제점이 있었다. 따라서 본 발명은 입력되는 센스앰프 인에이블 신호(SAEN)에 따라 센스앰프를 구동시키기 위한 구동신호(SPB,SN1,SN2)를 각각 생성하여 출력하는 센스앰프 제어부(10)와, 상기 센스앰프 인에이블 신호(SAEN) 입력시 백 바이어스 전압(VBB)을 생성하여 출력하는 VBB 발생부(40)와, 제어전압 공급시 메모리 셀 어레이로 부터 데이터를 읽어들여 소정레벨로 증폭한 후 주변회로로 출력하는 센스앰프 어레이(30)와, 상기 센스앰프 제어부로 부터 출력되는 센스앰프 구동신호에 따라 센스앰프 어레이를 동작시킴과 아울러 센스앰프 어레이 동작시 그라운드 단자(VSS)로 급격하게 흐르는 전류를 상기 VBB 발생부(40)에서 발생한 백 바이어스 전압 단자로 나뉘어 흐르도록 하여 그라운드 바운싱을 줄이도록 하는 센스앰프 구동부(20)로 구성하여, 그라운드 바운싱을 줄여 센싱 속도를 개선하도록 한 것이다.

Description

그라운드 바운싱을 줄이기 위한 센스 증폭회로{A SENSE AMPLIFIER FOR REDUCING GROUND BOUNCING}
본 발명은 센싱시 급격히 많은 전류가 그라운드(ground)로 흘러 그라운드 레벨보다 높아지는 그라운드 바운싱을 감소시키기 위한 센스 증폭회로에 관한 것으로, 특히 센싱시 전류를 백 바이어스 구동전압인 VBB로 나누어 빼줌으로써 바운싱을 감소시켜 센싱 속도를 개선하도록 한 그라운드 바운싱을 줄이기 위한 센스 증폭회로에 관한 것이다.
도 1은 종래의 센스 증폭회로에 상세도로서, 이에 도시된 바와같이, 센스앰프 인에이블 신호(SAEN) 입력시 센스앰프를 구동하기 위한 구동신호(SPB)(SN)를 각각 생성하여 출력시키는 센스앰프 제어부(10)와, 상기에서 출력되는 구동신호(SPB)(SN)에 따라 메모리 셀 어레이로 부터 데이터를 읽어들일 수 있도록 하기 위한 제어전압(SPC)(SNCB)를 출력하는 센스앰프 구동부(20)와, 상기에서 제어전압(SPC)(SNCB) 공급시 메모리 셀 어레이로 부터 데이터를 읽어들여 소정레벨로 증폭하여 주변회로로 출력하는 센스앰프 어레이(30)로 구성된다.
이와같이 구성된 종래기술에 대하여 살펴보면 다음과 같다.
센스앰프 어레이(30)가 동작하지 않을 때에는 도 3에 도시한 바와같이, 비트라인(BL0,BLB0~BLn,BLBn)은 VDL레벨과 그라운드 레벨(VSS)의 중간전압(VBLP)으로 프리차지되어 있는다.
그러다가 메모리 셀 어레이로 부터 데이터를 읽어들여 필요한 회로로 전달하고자 할 경우, 하이상태의 센스앰프 인에이블 신호(SAEN)가 센스앰프 제어부(10)로 입력된다.
그러면 상기 센스앰프 제어부(10)는 센스앰프를 구동시키기 위하여 구동신호(SPB)(SN)를 각각 생성하여 센스앰프 구동부(20)로 출력시킨다.
이때 출력되는 구동신호(SPB)는 도 3에서와 같이 하이상태에서 로우상태로 천이되고, 구동신호(SN)는 로우상태에서 하이상태로 천이되어 출력된다.
따라서 상기 구동신호(SPB)(SN)에 의해 센스앰프 구동부(20)의 피모스 트랜지스터(mp)와 엔모스 트랜지스터(mn)를 각각 턴온시킨다.
상기 피모스 트랜지스터(mp)가 턴온됨에 따라 센스앰프 어레이(30)에 공급되는 제어전압(SPC)은, 도 3에서와 같이, 비트라인을 풀업시키기 위한 전압레벨(VDL)로 상승되고, 상기 엔모스 트랜지스터(mn)가 턴온됨에 따라 상기 센스앰프 어레이(30)에 공급되는 제어전압(SNCB)은 비트라인을 풀다운시키기 위한 그라운드 레벨(VSS)로 하강된다.
그러면 센스앰프 어레이(30)의 피모스 트랜지스터(mp2,mp3)와 엔모스 트랜지스터(mn2,mn3)는 각각 턴온됨에 따라 비트라인(BL0,BLB0~BLBn)은 메모리 셀 어레이로 부터 데이터를 읽어들여 실어 놓는다.
이와같이 제어 전압(SPC)(SNCB)이 각기 VDL레벨과, VSS레벨로 활성화되면, 센스 앰프 어레이(30)는 각기 비트 라인(BL0,BLB0∼BLn,BLBn)에 실린 데이터를 증폭하여 주변회로로 출력한다.
상기에서와 같은 동작을 수행할 때, 센스앰프 어레이(30)의 엔모스 및 피모스 트랜지스터(mn2,mn3)(mp2,mp3)가 턴온됨에 따라 급격하게 전류가 증가하게 된다.
급격하게 전류가 증가함에 따라, 도 5에 도시한 바와같이, IR 강하에 의해 ∇V(=I_SA ×R_total) 만큼 그라운드 레벨보다 높은 레벨로 뜨게 된다.
여기서, I_SA는 센스앰프의 전류이고, R_total은 R_tr 과 R_line과 R_pkg를 모두 더한값으로, R_tr은 센스앰프 구동부(20)의 엔모스 트랜지스터(mn)의 턴온저항이고, R_line은 VSS power Pad 까지의 배선저항이고, P_pkg는 패키지 본딩의 저항이다.
따라서, 상기에서와 같은 종래기술에서, 센스앰프 동작시 급격하게 전류가 증가하게 되는데, 이때 IR 급강하(drop)에 의하여 센스앰프의 풀다운 노드가 그라운드 레벨보다 높은 레벨로 뜨게 되는 그라운드 바운싱이 일어나 센싱속도가 저하되는 문제점이 있다.
상기에서와 같은 종래의 문제점을 해결하기 위한 본 발명은 센싱시 전류를 백 바이어스 구동전압을 나누어 빼줌으로써, 그라운드 바운싱을 감소시켜 주도록 한 그라운드 바운싱을 줄이기 위한 센스 증폭회로를 제공함에 있다.
도 1은 종래 센스 증폭회로에 대한 상세도.
도 2는 본 발명의 그라운드 바운싱을 줄이기 위한 센스 증폭회로도.
도 3은 도 1에 대한 타이밍도.
도 4는 도 2에 대한 타이밍도.
도 5는 도 1에 대한 그라운드 바운싱을 설명하기 위한 설명도.
도 6은 도 2에 대한 그라운드 바운싱을 설명하기 위한 설명도.
***** 도면의 주요 부분에 대한 부호의 설명 *****
10 : 센스앰프 제어부 20 : 센스앰프 구동부
30 : 센스 앰프 40 : VBB 발생부
mp : 피모스 트랜지스터 mn : 엔모스 트랜지스터
상기 목적을 달성하기 위한 본 발명은 입력되는 센스앰프 인에이블 신호에 따라 센스앰프 구동신호를 각각 출력하는 센스앰프 제어부와, 상기 센스앰프 인에이블 신호 입력에 따른 백 바이어스 전압(VBB)을 생성하여 출력하는 VBB 발생부와, 제어전압 공급시 메모리 셀 어레이로 부터 데이터를 읽어들여 소정레벨로 증폭한 후 주변회로로 출력하는 센스앰프 어레이와, 상기 센스앰프 제어부로 부터 출력되는 센스앰프 구동신호에 따라 센스앰프 어레이 동작시 흐르는 전류를 그라운드 레벨(VSS)과 백 바이어스 전압레벨(VBB)로 나뉘어 흐르도록 하여 그라운드 바운싱을 줄이도록 하는 센스앰프 구동부를 포함한 것을 특징으로 한다.
이하, 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.
도 2는 본 발명 그라운드 바운싱을 줄이기 위한 센스 증폭회로도로서, 이에 도시한 바와같이, 입력되는 센스앰프 인에이블 신호(SAEN)에 따라 센스앰프를 구동시키기 위한 구동신호(SPB,SN1,SN2)를 각각 생성하여 출력하는 센스앰프 제어부(10)와, 상기 센스앰프 인에이블 신호(SAEN) 입력시 백 바이어스 전압(VBB)을 생성하여 출력하는 VBB 발생부(40)와, 제어전압 공급시 메모리 셀 어레이로 부터 데이터를 읽어들여 소정레벨로 증폭한 후 주변회로로 출력하는 센스앰프 어레이(30)와, 상기 센스앰프 제어부로 부터 출력되는 센스앰프 구동신호에 따라 센스앰프 어레이를 동작시킴과 아울러 센스앰프 어레이 동작시 그라운드 단자(VSS)로 급격하게 흐르는 전류를 상기 VBB 발생부(40)에서 발생한 백 바이어스 전압 단자로 나뉘어 흐르도록 하여 그라운드 바운싱을 줄이도록 하는 센스앰프 구동부(20)로 구성한다.
상기 센스앰프 구동부(20)는 풀업전압 단자(VDL)와 센스앰프 어레이의 양전원단자(SPC) 사이에 연결되고, 게이트로 센스앰프 제어부(10)의 구동신호(SPB)를 인가받는 피모스 트랜지스터(mp)와, 그라운드 단자(VSS)와 센스앰프 어레이의 음전원단자(SNCB) 사이에 연결되고, 게이트로 센스앰프 제어부(10)의 구동신호(SN1)를 인가받는 엔모스 트랜지스터(mn1)와, 상기 음전원단자(SNCB)와 백바이어스 전압단자(VSS) 사이에 연결되어 상기 엔모스 트랜지스터와 병렬로 연결되고, 게이트로 센스앰프 제어부(10)의 구동신호(SN2)를 인가받는 엔모스 트랜지스터(mn2)로 구성한다.
이와같이 구성된 본 발명의 동작 및 작용 효과에 대하여 상세히 설명하면 다음과 같다.
센스앰프 어레이(30)가 동작하지 않을 때에는, 도 4에 도시한 바와같이, 비트라인(BL0,BLB0~BLn,BLBn)은 VDL레벨과 그라운드 레벨(VSS)의 중간전압인 VBLP로 프리차지되어 있는다.
이렇게 프리차지 되어 있다가 메모리 셀 어레이로 부터 데이터를 읽어들여 필요한 회로로 전달하고자 할 경우, 하이상태의 센스앰프 인에이블 신호(SAEN)가 센스앰프 제어부(10)로 입력되면, 상기 센스앰프 제어부(10)는 센스앰프를 구동하기 위한 구동신호(SPB,SN1,SN2)를 각각 생성하여 출력한다.
이때 센스앰프 인에이블 신호(SAEN)를 입력받은 VBB 발생부(40)는, 도 4에서와 같이, 그라운드 레벨(VSS) 보다 더 낮은 레벨을 갖는 백 바이어스 전압(VBB)을 발생시킨다.
상기 센스앰프 제어부(10)에서 출력되는 구동신호(SPB)는, 도 4에서와 같이, 하이상태에서 로우상태로 천이되고, 구동신호(SN1)는 로우상태에서 하이상태로 천이되고, 구동신호(SN2)는 구동신호(SPB)가 로우상태로 천이된 시점에서 점차적으로 하이상태로 천이시켜 센스앰프 구동부(20)로 출력한다.
따라서 상기 구동신호(SPB,SN1)에 의해 상기 센스앰프 구동부(20)의 피모스 트랜지스터(mp)와 엔모스 트랜지스터(mn1)는 턴온된다.
이후에 상기 구동신호(SN2)에 의해 센스앰프 구동부(20)의 엔모스 트랜지스터(mn2)도 턴온된다.
상기 피모스 트랜지스터(mp)가 턴온됨에 따라 센스앰프 어레이(30)에 공급되는 제어전압(SPC)은, 도 4에서와 같이, 비트라인을 풀업시키기 위한 전압레벨(VDL)로 상승되고, 상기 엔모스 트랜지스터(mn1,mn2)가 각각 턴온됨에 따라 상기 센스앰프 어레이(30)에 공급되는 제어전압(SNCB)은 비트라인을 풀다운시키기 위한 그라운드 레벨(VSS)로 하강된다.
이렇게 센스앰프 어레이(30)로 풀업 및 풀다운된 전압이 공급됨에 따라 피모스 트랜지스터(mp2,mp3)와 엔모스 트랜지스터(mn3,mn4)는 각각 턴온됨에 따라 비트라인(BL0,BLB0~BLBn)은 메모리 셀 어레이로 부터 데이터를 읽어들여 실어 놓는다.
이와같이 제어 전압(SPC)(SNCB)이 각기 VDL레벨과, VSS레벨로 활성화되면, 센스 앰프 어레이(30)는 각기 비트 라인(BL0,BLB0∼BLn,BLBn)에 실린 데이터를 증폭하여 주변회로로 출력한다.
상기 센스 앰프 어레이(30)로 풀업 및 풀다운된 전압이 공급되어 피모스 트랜지스터(mp2,mp3)와 엔모스 트랜지스터(mn3,mn4)가 각각 턴온되어 전류가 급격히 흐르게 되는데, 이 급격히 흐르는 전류는 센스앰프 구동부(20)의 엔모스 트랜지스터(mn2)로 나누어 풀다운 되도록 하여 엔모스 트랜지스터(mn1)에 흐르는 전류를 줄임으로써, IR 급강하인 ∇V의 량을 감소시켜 SNCB 노드가 그라운드 레벨보다 뜨게 되는 현상을 감소시켜 센싱속도를 개선할 수 있도록 한다.
다시말하면, 센스앰프 어레이(30)의 엔모스 및 피모스 트랜지스터(mn3,mn4), (mp2,mp3)가 턴온됨에 따라 급격하게 전류가 증가하게 되면, 도 6에 도시한 바와같이, 센스앰프 구동부(20)의 엔모스 트랜지스터(mn1)(mn2)를 통해 전류가 분할되어 흐르게 됨에 따라 IR급강하에 의해 ∇V(=(I_SA - I_n2 ) ×R_total)의 양만큼 감소시켜 준다.
여기서, I_SA는 센스앰프의 전류이고, I_n2는 센스앰프 구동부(20)의 엔모스 트랜지스터(mn2)의 턴온 저항이고, R_total은 R_tr, R_line, R_pkg를 모두 더한값으로, R_tr은 센스앰프 구동부(20)의 엔모스 트랜지스터(mn)의 턴온저항이고, R_line은 VSS power Pad 까지의 배선저항이고, P_pkg는 패키지 본딩의 저항이다.
따라서 센싱시 급격하게 전류가 증가하게 되어 그라운드 바운싱이 일어나도 백 바이어스 전압(VBB)으로 나누어 빼줌으로써, 바운싱을 감소시킨다.
이상에서 상세히 설명한 바와같이 본 발명은 센싱앰프를 통한 센싱 동작시 급격하게 전류가 흐르게 되어 그라운드 바운싱이 일어나 센싱 속도가 저하되는 것을 감소시키기 위하여 전류를 백 바이어스 전압으로 나누어 빼줌으로써, 바운싱을 감소시켜 센싱 속도를 개선하도록 한 효과가 있다.

Claims (2)

  1. 입력되는 센스앰프 인에이블 신호(SAEN)에 따라 센스앰프를 구동시키기 위한 구동신호(SPB,SN1,SN2)를 각각 생성하여 출력하는 센스앰프 제어부(10)와, 상기 센스앰프 인에이블 신호(SAEN) 입력시 백 바이어스 전압(VBB)을 생성하여 출력하는 VBB 발생부(40)와, 제어전압 공급시 메모리 셀 어레이로 부터 데이터를 읽어들여 소정레벨로 증폭한 후 주변회로로 출력하는 센스앰프 어레이(30)와, 상기 센스앰프 제어부로 부터 출력되는 센스앰프 구동신호에 따라 센스앰프 어레이를 동작시킴과 아울러 센스앰프 어레이 동작시 그라운드 단자(VSS)로 급격하게 흐르는 전류를 상기 VBB 발생부(40)에서 발생한 백 바이어스 전압 단자로 나뉘어 흐르도록 하여 그라운드 바운싱을 줄이도록 하는 센스앰프 구동부(20)를 포함한 것을 특징으로 하는 그라운드 바운싱을 줄이기 위한 센스 증폭회로.
  2. 제1항에 있어서, 센스앰프 구동부(20)는 풀업전압 단자(VDL)와 센스앰프 어레이의 양전원단자(SPC) 사이에 연결되는 피모스 트랜지스터(mp)와, 그라운드 단자(VSS)와 센스앰프 어레이의 음전원단자(SNCB) 사이에 연결되는 엔모스 트랜지스터(mn1)와, 상기 음전원단자(SNCB)와 백바이어스 전압단자(VSS) 사이에 연결되어 상기 엔모스 트랜지스터와 병렬로 연결되는 엔모스 트랜지스터(mn2)로 이루어진 것을 특징으로 하는 그라운드 바운싱을 줄이기 위한 센스 증폭회로.
KR1019990046327A 1999-10-25 1999-10-25 그라운드 바운싱을 줄이기 위한 센스 증폭회로 KR20010038371A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990046327A KR20010038371A (ko) 1999-10-25 1999-10-25 그라운드 바운싱을 줄이기 위한 센스 증폭회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990046327A KR20010038371A (ko) 1999-10-25 1999-10-25 그라운드 바운싱을 줄이기 위한 센스 증폭회로

Publications (1)

Publication Number Publication Date
KR20010038371A true KR20010038371A (ko) 2001-05-15

Family

ID=19616730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990046327A KR20010038371A (ko) 1999-10-25 1999-10-25 그라운드 바운싱을 줄이기 위한 센스 증폭회로

Country Status (1)

Country Link
KR (1) KR20010038371A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762881B1 (ko) * 2006-03-29 2007-10-08 주식회사 하이닉스반도체 센스앰프 회로
KR100895386B1 (ko) * 2006-07-05 2009-04-30 주식회사 하이닉스반도체 센스 앰프 제어 회로
CN110619853A (zh) * 2018-06-19 2019-12-27 电力集成公司 具有电流匹配的功率转换器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762881B1 (ko) * 2006-03-29 2007-10-08 주식회사 하이닉스반도체 센스앰프 회로
KR100895386B1 (ko) * 2006-07-05 2009-04-30 주식회사 하이닉스반도체 센스 앰프 제어 회로
CN110619853A (zh) * 2018-06-19 2019-12-27 电力集成公司 具有电流匹配的功率转换器
CN110619853B (zh) * 2018-06-19 2024-01-05 电力集成公司 具有电流匹配的功率转换器

Similar Documents

Publication Publication Date Title
US7948809B2 (en) Regulator and semiconductor device
US7477561B2 (en) Semiconductor memory device
KR100643620B1 (ko) 메모리 장치
US20030058720A1 (en) Semiconductor memory device with stable precharge voltage level of data lines
CA2481336A1 (en) Single-ended current sense amplifier
US20120188836A1 (en) Semiconductor memory apparatus
KR0158111B1 (ko) 반도체 메모리 장치의 센스앰프 제어회로
KR20070099908A (ko) 내부전압 발생회로
US6707741B1 (en) Current steering reduced bitline voltage swing, sense amplifier
KR100267012B1 (ko) 반도체 메모리 장치의 감지 증폭기
KR100940265B1 (ko) 센스앰프 전원공급 회로
KR102413984B1 (ko) 반도체 메모리 장치
KR20010038371A (ko) 그라운드 바운싱을 줄이기 위한 센스 증폭회로
KR100650371B1 (ko) 전압 발생 장치
KR0172555B1 (ko) 고속 감지 증폭기
KR100668813B1 (ko) 센스 앰프 오버 드라이브 회로
KR200334728Y1 (ko) 비트라인 프리차지 회로
KR100693782B1 (ko) 센스앰프 드라이버
KR100365432B1 (ko) 센스 앰프 구동 신호 발생기
KR20020096461A (ko) 반도체 메모리 소자의 전압 발생장치
KR20060072515A (ko) 오픈 비트라인 구조를 갖는 반도체 메모리 장치의센스앰프 구동회로
KR100203144B1 (ko) 센스앰프 드라이버 및 그 제어회로
KR100632550B1 (ko) 내부 전원전압 제어 회로
KR100308127B1 (ko) 비트 라인 프리차아지 회로
KR100733416B1 (ko) 전압 발생 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination