KR20010030505A - 반도체 칩의 접지 패드 수를 줄이기 위한 장치 - Google Patents
반도체 칩의 접지 패드 수를 줄이기 위한 장치 Download PDFInfo
- Publication number
- KR20010030505A KR20010030505A KR1020000056678A KR20000056678A KR20010030505A KR 20010030505 A KR20010030505 A KR 20010030505A KR 1020000056678 A KR1020000056678 A KR 1020000056678A KR 20000056678 A KR20000056678 A KR 20000056678A KR 20010030505 A KR20010030505 A KR 20010030505A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- fuse
- pads
- integrated circuit
- voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 집적 회로를 포함하는 반도체 칩(1)의 패드 수를 줄이기 위한 장치에 관한 것이다. 상기 장치는 특히 아날로그/디지탈 변환기(3)를 포함한다. 아날로그/디지탈 변환기(3)는 반도체 칩(1)에 구현된 집적 회로의 상이한 점(2)으로부터 공급된 내부 전압을 하나의 패드(9)를 통해 퓨즈 커터(5)에 공급한다. 그 경우, 퓨즈 커터(5)는 측정된 내부 전압이 목표 전압값을 갖도록 하기 위해 개별 퓨즈(7)를 폐쇄시킨다.
Description
본 발명은 반도체 칩 내의 집적 회로의 내부 전기 전압을 세팅하기 위해 퓨즈를 폐쇄시키는 방식의, 집적회로를 포함하는 반도체 칩 상의 접지 패드(또는 접지 접촉 패드)의 수를 줄이기 위한 장치에 관한 것이다.
기존의 장치에서는 반도체 칩의 테스트시, 반도체 칩에 구현된 집적회로에 주어지는 내부 전압이 테스터에 의해 수많은 접지 패드에서 인출되고, 상기 내부 전압과 소정 값의 비교 후에 상응하는 퓨즈가 퓨즈 커터(또는 퓨즈-트리거 장치)에 의해 폐쇄됨으로써, 내부 전압이 소정 값으로 트리밍된다. 퓨즈의 폐쇄에 의해 얻어질 수 있는 통상의 값은 예컨대 10 mV의 전압 강하이다.
이러한 조치는 집적 회로에서 모든 내부 전압의 비교적 정확한 세팅을 가능하게 한다. 그러나, 각각의 개별 내부 전압에 하나의 별도 접지 패드가 할당되어야 하기 때문에 비교적 많은 비용이 필요하다. 상기 접지 패드를 통해 내부 전압이 외부로, 특히 퓨즈 커터로 전달된다. 특성화 패드라고도 불리는 많은 수의 접지 패드에 의해, 반도체 칩의 표면이 소비되며, 이것은 많은 경우 바람직하지 않다. 반도체 칩은 상기 접지 패드에 부가해서 일반적으로 수많은 입출력(I/O) 패드를 포함한다. 상기 입출력 패드를 통해 신호들이 집적 회로로 공급되거나 또는 집적회로로부터 출력된다. 따라서, 많은 수의 필수적인 I/O 패드에 부가해서 접지 패드에 대한 장소가 제공되어야 한다는 문제가 종종 발생한다.
본 발명의 목적은 적은 수의 패드에 의해서도 퓨즈를 정확히 폐쇄시킬 수 있는, 집적 회로를 포함하는 반도체 칩 상의 접지 패드의 수를 줄이기 위한 장치를 제공하는 것이다.
도 1은 본 발명에 따른 장치의 개략도.
*도면의 주요 부분에 대한 부호의 설명*
1: 반도체 칩 2: 점
3: A/D 변환기 4: 데이터 스트림
5: 퓨즈 커터 6: 계산 유닛
7: 퓨즈 8: 퓨즈 필드
9: I/O 패드
상기 목적은 반도체 칩 내에 포함된 아날로그/디지탈 변환기가 내부 전압을 디지탈화하고, 그렇게 해서 얻어진 각각의 내부 전압의 디지탈 값이 하나의 입출력 패드를 통해 외부 퓨즈 커터로 전달되고, 상기 퓨즈 커터가 반도체 칩에서 퓨즈를 폐쇄시킴으로써 달성된다.
본 발명은 지금까지의 선행 기술과는 완전히 다른 방법을 택한다: 집적 회로에 세팅되는 내부 전압이 반도체 칩 내의 부가의 아날로그/디지탈 변환기에 의해 디지탈화된다. 이렇게 해서 얻어진 디지탈 데이터 스트림은 하나의 기존 I/O 패드를 통해, 경우에 따라 다수의 I/O 패드를 통해 외부의 퓨즈-커터로 출력된다. 상기 퓨즈 커터는 다시 반도체 칩 내로 접속되어 거기서 퓨즈를 폐쇄시킴으로써, 각각의 내부 전압이 소정 값을 취한다. 아날로그/디지탈 변환기로부터 디지탈 데이터 스트림을 퓨즈 커터로 안내하여 "퓨즈"가 이루어지게 하기 위해, 다수의 별도 접지 패드 대신에, 하나의 기존 I/O 패드가 사용된다.
아날로그/디지탈 변환기는 반도체 칩에 비교적 간단히 구현되며 어떤 경우에도 다수의 접지 패드 보다 작은 장소 또는 표면을 필요로 한다. 6-비트-아날로그/디지탈 변환기에 의해 예컨대 6개의 퓨즈가 폐쇄될 수 있다.
패드 수의 감소에 의해, 지금까지 보다 더 많은 반도체 칩이 병렬로 테스트될 수 있다. 또한, 내부 목표 전압의 측정 및 계산이 최후에 반도체 칩 자체로 옮겨지기 때문에, 집적 회로에 내부 전압을 세팅하기 위한 트리밍 과정이 간단해진다.
이하, 첨부한 도면을 참고로 본 발명을 구체적으로 설명한다.
반도체 칩(1) 내에 집적 회로가 구현된다. 상기 집적 회로에서는 내부 전기 전압이 다수의 점(2)에서 측정되고, 각각 할당된 내부 목표 전압으로 세팅되어야 한다. 이것을 위해, 점(2)에서 측정된 전압값이 아날로그/디지탈(A/D) 변환기(3)에 공급된다. 상기 A/D 변환기(3)는 점(2)에서 측정된 개별 전압값을 디지탈화하고 디지탈 데이터 스트림(4)을 외부로 전달한다. 상기 데이터 스트림(4)은 퓨즈 커터(5)에 공급된다. 상기 퓨즈 커터(5)는 계산 유닛(6)을 포함한다. 상기 계산 유닛(5)은 각각의 점(2)에서의 내부 전압에 대한 정보를 포함하는 디지탈 데이터 스트림(4)을 상기 점(2)에 대해 제공된 전압값, 소위 내부 목표 전압과 비교한다. 비교 결과에 따라 특정 퓨즈(7)가 폐쇄된다. 상기 퓨즈(7)는 반도체 칩(1)의 퓨즈 필드(8)에 배치될 수 있고 개별 점(2)에 할당된다. 퓨즈(7)의 폐쇄에 의해, 개별 점(2)에서의 내부 전압이 가급적 정확히 그 목표 전압에 이를 때까지, 그 목표 전압에 가까워진다.
본 발명은 아날로그/디지탈 변환기(3)의 추가 비용에 의해 많은 수의 접지 패드를 절감할 수 있게 하는데, 그 이유는 상기 아날로그/디지탈 변환기(3)의 출력이 반도체 칩(1)에 구현된 집적 회로의 통상의 I/O 패드(9)에 접속될 수 있기 때문이다. 경우에 따라 반도체 칩(1)의 집적 회로 내에 포함된 변환기가 아날로그/디지탈 변환기(3)로 사용될 수 있다. 이 경우에는 실제로 추가 비용이 발생하지 않는다.
본 발명에 따른 장치에 의해, 적은 수의 패드로도 퓨즈를 정확히 폐쇄시킬 수 있다.
Claims (4)
- 반도체 칩(1) 내의 집적 회로의 내부 전기 전압을 세팅하기 위해 퓨즈(7)를 폐쇄시키는 방식의, 집적회로를 포함하는 반도체 칩(1)의 접지 패드(또는 접지 접촉 패드) 수를 줄이기 위한 장치에 있어서,상기 반도체 칩(1) 내에 포함된 아날로그/디지탈 변환기(3)가 내부 전압을 디지탈화하고, 그렇게 해서 얻어진 각각의 내부 전압의 디지탈 값이 하나의 입출력 패드(9)를 통해 외부 퓨즈 커터(5)로 전달되고, 상기 퓨즈 커터(5)는 반도체 칩(1) 내의 퓨즈(7)를 폐쇄시키는 것을 특징으로 하는 장치.
- 제 1항에 있어서,상기 내부 전압이 집적 회로에서 다수의 점(2)으로부터 아날로그/디지탈 변환기(3)에 공급될 수 있는 것을 특징으로 하는 장치.
- 제 1항 또는 2항에 있어서,상기 퓨즈 커터(5)가 계산 유닛(6)을 포함하는 것을 특징으로 하는 장치.
- 제 3항에 있어서,상기 계산 유닛(6)이 측정된 내부 전압과 내부 목표 전압을 비교하는 것을 특징으로 하는 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19946495A DE19946495C2 (de) | 1999-09-28 | 1999-09-28 | Verfahren zur Verringerung der Anzahl der Pads auf einem Halbleiterchip |
DE19946495.2 | 1999-09-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010030505A true KR20010030505A (ko) | 2001-04-16 |
KR100645632B1 KR100645632B1 (ko) | 2006-11-13 |
Family
ID=7923604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000056678A KR100645632B1 (ko) | 1999-09-28 | 2000-09-27 | 반도체 칩 상의 측정 패드의 개수를 줄이기 위한 구성 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6433617B1 (ko) |
EP (1) | EP1091405A3 (ko) |
JP (1) | JP2001102536A (ko) |
KR (1) | KR100645632B1 (ko) |
DE (1) | DE19946495C2 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10120054B4 (de) * | 2001-04-24 | 2008-01-03 | Infineon Technologies Ag | Halbleiterspeicherbauelement |
CN108461472B (zh) * | 2018-03-29 | 2019-11-01 | 江苏聚润硅谷新材料科技有限公司 | 一种使用引线框键合配置芯片的装置和方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4528505A (en) * | 1983-03-29 | 1985-07-09 | Motorola, Inc. | On chip voltage monitor and method for using same |
JPH05267465A (ja) * | 1992-03-19 | 1993-10-15 | Nippon Steel Corp | 半導体デバイスのヒューズ切断装置及びその使用方法 |
EP0637134B1 (en) * | 1993-07-30 | 1998-09-23 | STMicroelectronics, Inc. | Inverter with variable impedance delay element |
JPH07128406A (ja) * | 1993-11-01 | 1995-05-19 | Hitachi Ltd | 半導体装置 |
US5598122A (en) * | 1994-12-20 | 1997-01-28 | Sgs-Thomson Microelectronics, Inc. | Voltage reference circuit having a threshold voltage shift |
DE19737611C2 (de) * | 1997-08-28 | 2002-09-26 | Infineon Technologies Ag | Fuse-Anordnung für Halbleiterspeichervorrichtung |
-
1999
- 1999-09-28 DE DE19946495A patent/DE19946495C2/de not_active Expired - Fee Related
-
2000
- 2000-09-21 EP EP00120655A patent/EP1091405A3/de not_active Withdrawn
- 2000-09-25 JP JP2000291017A patent/JP2001102536A/ja not_active Withdrawn
- 2000-09-27 KR KR1020000056678A patent/KR100645632B1/ko not_active IP Right Cessation
- 2000-09-28 US US09/672,625 patent/US6433617B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100645632B1 (ko) | 2006-11-13 |
DE19946495C2 (de) | 2002-10-24 |
EP1091405A2 (de) | 2001-04-11 |
DE19946495A1 (de) | 2001-04-19 |
EP1091405A3 (de) | 2006-03-15 |
JP2001102536A (ja) | 2001-04-13 |
US6433617B1 (en) | 2002-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6472897B1 (en) | Circuit and method for trimming integrated circuits | |
US7453282B2 (en) | Input and output circuit of an integrated circuit and a method for testing the same | |
US5861743A (en) | Hybrid scanner for use in an improved MDA tester | |
US6118293A (en) | High resolution (quiescent) supply current system (IDD monitor) | |
US10481204B2 (en) | Methods and systems to measure a signal on an integrated circuit die | |
US7728601B2 (en) | Method of inspecting electronic circuit | |
US4743842A (en) | Tri-state circuit tester | |
US20010005143A1 (en) | Configuration for measurement of internal voltages in an integrated semiconductor apparatus | |
KR20010030505A (ko) | 반도체 칩의 접지 패드 수를 줄이기 위한 장치 | |
US6787801B2 (en) | Wafer with additional circuit parts in the kerf area for testing integrated circuits on the wafer | |
US20030193051A1 (en) | Measuring junction leakage | |
EP0436358B1 (en) | Integrated circuit having power supply connection integrity monitor | |
US6275747B1 (en) | Microcomputer and its access speed control method | |
JPS62274635A (ja) | 集積回路 | |
US10996266B2 (en) | System and method for testing voltage monitors | |
US7259703B2 (en) | Device for recording laser trim progress and for detecting laser beam misalignment | |
US7126326B2 (en) | Semiconductor device testing apparatus, semiconductor device testing system, and semiconductor device testing method for measuring and trimming the output impedance of driver devices | |
US20050012558A1 (en) | Extraction of interconnect parasitics | |
US5068599A (en) | Integrated circuit having an enabling circuit for controlling primary and secondary subcircuits | |
US20240094751A1 (en) | Current controlled voltage regulator testing | |
KR20050060902A (ko) | 센스 앰프를 이용한 칩 내부의 전압 강하 측정 회로 | |
KR100437834B1 (ko) | 반도체 소자의 테스트 회로 | |
Bracho et al. | Catastrophic and parametric fault detection by dynamic power supply current test | |
JPS58111533A (ja) | 入力回路 | |
JPS63174423A (ja) | アナログスイツチ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |