KR20010029951A - 반도체장치의 레이아웃설계방법 및 장치 그리고 기록매체 - Google Patents

반도체장치의 레이아웃설계방법 및 장치 그리고 기록매체 Download PDF

Info

Publication number
KR20010029951A
KR20010029951A KR1020000040747A KR20000040747A KR20010029951A KR 20010029951 A KR20010029951 A KR 20010029951A KR 1020000040747 A KR1020000040747 A KR 1020000040747A KR 20000040747 A KR20000040747 A KR 20000040747A KR 20010029951 A KR20010029951 A KR 20010029951A
Authority
KR
South Korea
Prior art keywords
plasma
layout
semiconductor device
damage
degree
Prior art date
Application number
KR1020000040747A
Other languages
English (en)
Other versions
KR100377371B1 (ko
Inventor
노구치고
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20010029951A publication Critical patent/KR20010029951A/ko
Application granted granted Critical
Publication of KR100377371B1 publication Critical patent/KR100377371B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

제조공정수의 증가나 제조장치의 복잡화를 수반하는 일 없이, 복수의 공정들에서의 플라즈마손상의 정도를 적절히 평가하여 레이아웃설계를 행하는 것이 적합한 반도체장치의 레이아웃설계수단을 제공하는 것이다. 먼저, 잠정적으로 설계된 각 플라즈마공정의 레이아웃패턴으로부터, 안테나비추출부(10)에 의해 안테나비(Ri)를 추출한다. 지수산출부(20)는 계수설정부(30)에 의해 설정된 피팅계수(ai)를 적용하여 안테나비(Ri)에 따라 플라즈마손상의 정도를 나타내는 지수(Di)를 산출한다. 지수가산부(40)는 각 플라즈마공정에 대해 산출된 지수(Di)를 모든 플라즈마공정에 걸쳐 가산하고, 손상지수(D)를 산출한다. 레이아웃변경부(50)는 지수가산부(40)에 의해 산출된 손상지수(D)로부터 플라즈마손상의 정도를 평가하고, 반도체장치의 레이아웃을 변경하기 위한 처리를 실시한다.

Description

반도체장치의 레이아웃설계방법 및 장치 그리고 기록매체{Method and apparatus for layout design of semiconductor device, and storage medium}
본 발명은 반도체장치의 레이아웃을 설계하기 위한 레이아웃설계방법 및 장치, 그리고 반도체장치의 레이아웃설계를 지원하기 위한 프로그램이 저장된 기록매체에 관한 것이다.
마이크로프로세서나 반도체메모리 등의 반도체장치는, 실리콘 등의 단결정으로 된 반도체기판 상에 각종 능동소자나 수동소자, 혹은 배선 등을 형성하여 구성되고, 일부 특수한 것을 제외하면, 고집적화에 유리한 MOS형 전계효과트랜지스터(FET)를 능동소자로서 채용하고 있다. 이 MOS형 트랜지스터는, 반도체기판 상에 비소(As) 등의 n형 불순물(주게(donor))이나 붕소(B) 등의 p형 불순물(받게(acceptor))을 확산시켜 형성된 소스/드레인, 이 소스/드레인 사이의 채널영역 상에 형성된 예를 들면 실리콘산화막으로 된 절연막, 및 이 절연막을 사이에 끼고 채널영역 상에 적층된 예를 들면 폴리실리콘으로 된 게이트를 기본구성요소로 한다.
반도체장치의 제조공정에서는, 플라즈마를 이용한 건식식각을 이용하는 공정이 있다. 예를 들면 배선을 형성하는 공정에서는, 트랜지스터 등이 미리 형성된 반도체기판 상에, 알루미늄 등의 배선부재를 퇴적하여 레지스트를 도포하고, 배선의 패턴을 레지스트에 노광하여 패터닝을 행한 후, 그 레지스트를 마스크로 하여 플라즈마식각법에 의해 배선부재의 불필요한 부분을 제거한다. 그 결과, 레지스트로 덮여있어 식각되지 않은 부분이 배선으로 남게된다. 이 플라즈마를 이용한 식각법에 의하면, 높은 선택도로 식각을 행하는 것이 가능하기 때문에, 습식식각법에 비하여 높은 가공정밀도를 얻을 수 있어, 보다 미세한 가공이나 고집적화가 가능하다.
그런데, 미세화에 수반하여 게이트산화막의 막두께가 얇아지게 되면, 예를 들면 게이트에 접속되는 알루미늄배선을 형성하는 경우, 플라즈마의 하전입자의 전하가 배선을 통하여 게이트에 주어지고, 그 결과 게이트산화막 속을 전류가 흐른다. 이 때문에, 게이트산화막이 손상 받아, 수율이 낮아지게 되고, 신뢰성이 줄어 들게 된다. 이와 같이, 플라즈마를 사용하는 공정(플라즈마공정)에서 게이트산화막이 받는 손상은, 일반적으로 플라즈마손상(플라즈마데미지)라 불린다. 이 플라즈마 손상의 정도는, 플라즈마로 쐬어진 하전입자의 전하를 받아들이는 배선의 규모에 의존한다.
여기서, 도 8을 참조하여, 플라즈마손상의 발생메카니즘을 설명한다.
도 8은 플라즈마공정의 하나인 배선공정에서, 패터닝된 레지스트(9)를 마스크로 하여 층간절연막(6) 상에 알루미늄배선층(8)이 형성된 직후의 상태를 전형적인 예로 보여준다. 여기서, 참조번호 1은 반도체기판이며, 그 반도체기판(1) 상에는 트랜지스터가 형성되는 활성영역(2)과 소자분리용 절연층(2)이 형성된다. 그리고, 활성영역(2)의 반도체기판의 주 표면에는 게이트산화막(4)이 형성되고, 이 게이트산화막(4) 상에는 폴리실리콘 등의 도전부재로 이루어진 게이트(5)가 형성된다. 참조번호 6은 층간절연막이다. 이 층간절연막(6)에는 관통홀(7)이 형성되고, 이 관통홀(7)을 통하여 후술하는 알루미늄배선층(8)과 게이트(5)는 전기적으로 접속된다.
다음으로, 이와 같은 베이스 상에 배선층(8)이 플라즈마공정을 포함한 배선공정에 의해 형성된다. 즉, 우선, 알루미늄(Al) 등의 도전부재를 소정의 막두께로 전체 표면에 형성한다. 이어서, 레지스트(감광재)를 전체 표면에 도포하여 구운 후, 공지의 리소그래피법으로 패터닝하여, 레지스트패턴(9)을 형성한다. 이어서, 플라즈마식각법에 의해, 레지스트패턴(9)을 마스크로 하여 그 아래의 도전부재를 식각하여, 알루미늄배선층(8)을 형성한다.
이 때, 알루미늄배선층(8)의 상부에는 레지스트패턴(9)이 마스크로서 존재하기 때문에, 알루미늄배선층(8)의 측면(주위)이 플라즈마로 쐬어진 상태로 되어, 플라즈마의 하전입자의 전하를 받아들이는 "안테나"로서 작용한다. 알루미늄배선층(8)을 안테나로 하여 받아들인 전하는, 관통홀(7)을 통하여 게이트(5)에 주어져, 게이트(5)가 양으로 대전된다. 게이트(5)가 대전되면, 게이트절연막(4)을 흐르는 전류가 발생하고, 이 게이트산화막(4)에 플라즈마손상을 준다. 그래서, 알루미늄배선층(8)의 측면부의 면적의 증가에 수반하여 게이트산화막(4)에 주어지는 플라즈마손상의 정도가 크게된다. 일반적으로, 플라즈마손상의 정도는, 게이트산화막을 흐르는 전류밀도에 대체로 비례한다.
여기서, 배선공정에서는, 알루미늄배선층(8)의 막두께(높이)를 일정하게 한다면, 게이트산화막(4)의 전류량은, 플라즈마의 하전입자의 전하를 받아들이는 안테나로서 작용하는 알루미늄배선층(8)의 둘레길이에 거의 비례하고, 게이트산화막(4)의 면적에 거의 반비례한다. 즉, 전류밀도에 비례하는 플라즈마손상의 정도는, 대체로 알루미늄배선층(8)의 둘레길이에 비례하고, 게이트산화막(4)의 면적에 반비례하게 된다. 그래서, 종래의 배선공정에서는, 플라즈마손상의 정도를 나타내기 위한 지수로서, 아래의 수학식 1로 표현되는 안테나비(R)가 사용되었다.
R = M/S
단, M은 안테나사이즈이며, 안테나로서 작용하는 배선층(8)의 둘레길이(대략 배선길이와 동일함)를 나타낸다. S는 게이트산화막(4)의 면적이다.
전술한 바와 같이, 플라즈마공정에서는, 게이트산화막이 플라즈마의 하전입자에 의한 장애를 받는 것부터, 게이트산화막이 치명적인 손상을 받지 않는 범위 내에서 허용될 수 있는 최대의 안테나비(Rmax)를 설계룰로 미리 결정하고 두고, 안테나비(R)가 최대안테나비(Rmax) 이하가 되도록 레이아웃설계가 행해지고 있다.
여기서, 예를 들면 배선이 3층(예, 제1금속배선(M1), 제2금속배선(M2), 제3 금속배선(M3))으로 되고, 각 배선공정에서 플라즈마공정이 이용된다면, 3층의 배선공정에서 안테나비는, 각 배선의 안테나비의 총합(= ∑R)이 된다. 이 경우, 안테나비들의 총합(∑R)이 최대안테나비(Rmax) 이하로 되도록 각 배선에 대해 레이아웃설계가 행해진다.
이와 같이 배선층이 복수개 존재하는 경우, 그 배선층들 간을 접속하기 위한 관통홀의 층도 복수개 존재하고, 마찬가지로 각 관통홀에 대한 안테나비의 총합이 최대안테나비 이하로 되도록 레이아웃설계를 행한다.
이와 관련하여, 관통홀공정에서는, 관통홀의 바닥 면이 안테나로서 작용하기 때문에, 게이트산화막(4)의 전류량은, 관통홀(7)의 바닥 면적에 거의 비례하고, 게이트산화막(4)의 면적에 거의 반비례한다. 거기서, 관통홀층에 대해서는, 위의 수학식 1에서, 안테나사이즈(M)로서 관통홀의 바닥 면적을 채용하여 안테나비(R)가 산출된다.
전술한 바와 같이, 레이아웃설계 단계에서 플라즈마손상에 대한 대책을 다루는 방법에 대하여, 제조 단계에서 대책을 다루는 방법도 알려져 있다.
예를 들면, 일본공개특허공보 평10-247638호에는, 게이트전극의 식각 시에 마스크로서 이용되는 레지스트패턴을 산소플라즈마로써 애싱(ashing)할 때의 플라즈마손상을 방지하는 기술이 개시되어 있다. 이 종래기술에 의하면, 게이트산화막 상에 절연막을 형성하고, 이 절연막 상에 레지스트패턴을 형성한다. 따라서, 레지스트패턴을 플라즈마에 의해 애싱하는 때에는 게이트절연막이 절연막으로 덮여있기 때문에, 플라즈마에 의해 게이트전극이 대전되는 일이 없어지고, 플라즈마손상이 방지된다.
그리고, 일본공개특허공보 평10-144658호에는, 플라즈마에 의해 게이트전극이 양으로 대전하여 게이트산화막이 파괴되는 플라즈마손상을 방지하기 위한 기술로서, 기판 전위를 주기적으로 양의 전위로 바이어스하는 기술이 개시되어 있다. 이 종래기술에 의하면, 기판이 주기적으로 양의 전위로 바이어스되기 때문에, 음의 전하로 된 전자가 기판에 유도되어 중화(neutralization)되고, 그 결과 게이트전극의 표면이 양으로 대전되지 않고, 플라즈마손상이 방지된다.
게다가, 일본공개특허공보 평5-308055호에는, 게이트전극을 형성하는 때의 플라즈마손상을 방지하기 위한 기술로서, 게이트의 식각공정을, 자기장이 있는 고밀도의 플라즈마식각 및 자기장이 없는 저밀도의 플라즈마식각의 여러 단계로 하는 기술이 개시되어 있다. 이 종래기술에 의하면, 배선패턴형성 시의 대전을 억제하면서, 고속의 식각이 가능하게 된다.
그런데, 전술한 레이아웃설계의 단계에서 플라즈마손상에 대한 대책을 다루는 방법에 의하면, 예를 들면, 배선이 3층으로 이루어진 경우, 각 배선층의 안테나비의 총합을 구하여, 이것을 3층분의 배선공정에서 안테나비로 한다. 그러나, 각 배선층의 안테나비에는 층들 간의 영향이 반영되어있지 않고, 플라즈마손상의 정도가 각 안테나비의 합에 의해 적절히 표현될 수 있다고는 할 수 없다.
그리고, 예를 들어 배선과 관통홀의 각 공정에서는, 가공형상이나 플라즈마의 밀도, 혹은 챠지업(charge up)의 메커니즘 등의 차이에 의해, 설정되는 최대안테나비(Rmax)나 안테나비의 정의내용이 다르기 때문에, 이와 같이 각 안테나비를 단순히 충족시킨다는 것 자체는 의미를 갖지 않는다. 따라서, 각 공정에서의 안테나비를 단순히 충족시킨다 하더라도, 플라즈마손상의 정도를 적절히 평가할 수는 없다.
결국, 종래의 레이아웃설계방법에서는, 반드시 안테나비에 따라 플라즈마손상의 정도를 적절히 평가하는 것이 가능하지 않아, 플라즈마손상의 정도를 반영시켜 레이아웃설계를 행하는 것에는 한계가 있었다.
한편, 전술한 제조단계에서 플라즈마손상에 대한 대책을 다루는 방법에서는, 공정수의 증가나 제조장치의 복잡화를 초래하는 문제가 있다.
예를 들면, 전술한 일본공개특허공보 평10-24763호에 개시된 종래기술에 의하면, 게이트산화막 상의 절연막의 형성공정 및 제거공정이 필요하게 되어, 공정수가 증가한다. 게다가, 게이트전극의 타측은 절연막으로 덮여있지 않으므로, 플라즈마에 의한 게이트전극의 대전은 피할 수 없어, 플라즈마손상의 가능성이 남아있다.
그리고, 일본공개특허공보 평10-144658호에 개시된 종래기술에서는, 기판을 주기적으로 양의 전위로 바이어스하기 위한 고주파발생장치가 필요하게 되어, 제조장치의 복잡화를 초래한다. 또한, 플라즈마에 의한 게이터전극의 대전은 피할 수 없어, 여전히 플라즈마손상의 가능성이 남아있다.
더욱이, 일본공개특허공보 평5-308055호에 개시된 종래기술에서는, 식각공정이, 자기장이 있는 고밀도 플라즈마식각에 의한 공정과 자기장이 없는 저밀도 플라즈마식각에 의한 공정으로 나누어지기 때문에, 공정수가 증가한다는 문제가 있다. 게다가, 후반의 자기장이 없는 경우에서의 식각속도(etching rate)가 낮아져, 재료처리율(throughput)이 낮아진다. 더구나, 자기장이 없는 경우라도, 항상 플라즈마 손상을 저감될 수 있다고는 할 수 없어, 자기장 이외의 원인으로 플라즈마가 불균일하게 되어, 플라즈마손상의 가능성이 남아있다.
결과적으로, 전술한 종래기술들에서는 여전히 플라즈마손상의 가능성이 남아 있고, 레이아웃 상의 근본적인 대책이 필요하게 된다.
본 발명은, 전술의 사정을 감안하여 이루어진 것으로, 제조공정수의 증가나 제조장치의 복잡화를 수반하는 일 없이, 복수의 공정들에서 플라즈마손상의 정도를 적절히 평가하여 레이아웃설계를 행하는 것이 가능한 반도체장치의 레이아웃설계방법 및 장치, 그리고 기록매체를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 실시예에 따른 레이아웃설계장치의 구성을 보여주는 블록도,
도 2는 이 실시예에 따른 레이아웃설계장치의 동작 흐름을 보여주는 흐름도,
도 3은 이 실시예에 따른 레이아웃장치의 처리대상이 되는 레이아웃패턴을 적용하여 제조되는 반도체장치의 단면도 및 레이아웃패턴도,
도 4는 이 실시예에 따른 피팅계수(관통홀층)를 산출하기 위한 특성도,
도 5는 이 실시예에 따른 피팅계수(알루미늄배선층)를 산출하기 위한 특성도,
도 6은 이 실시예에 따른 레이아웃산출장치에 의해 변경된 레이아웃(배선층 분할)을 적용하여 제조되는 반도체장치의 단면도,
도 7은 이 실시예에 따른 레이아웃설계장치에 의해 변경된 레이아웃(역다이오드형성)을 적용하여 제조되는 반도체장치의 단면도,
도 8은 플라즈마손상의 발생메카니즘을 설명하기 위한 도면.
*도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 활성영역
3 : 절연층 4 : 게이트산화막
5 : 게이트 6 : 층간절연막
7, 70A, 70B : 관통홀 8, 8A, 8B, 80 : 알루미늄배선층
9 : 레지스트패턴 10 : 안테나비추출부
20 : 지수산출부 30 : 계수설정부
40 : 지수가산부 50 : 레이아웃변경부
60 : 제어부 100 : 다이오드
본 발명은, 전술한 목적을 달성하기 위하여, 이하의 구성을 가진다.
즉, 제1발명에 따른 반도체장치의 레이아웃설계방법은, 적어도 둘 이상의 플라즈마공정들을 포함한 일련의 공정들을 통하여 제조되는 반도체장치의 레이아웃설계방법으로서, (a) 각 플라즈마공정에서 노출되는 레이아웃층의 패턴으로부터 안테나비를 추출하는 추출단계(예컨대 후술하는 단계 S3에 해당하는 요소), (b) 상기 안테나비에 따라 플라즈마손상정도를 산출하는 산출단계(예컨대 후술하는 단계 S4에 해당하는 요소), (c) 상기 각 플라즈마공정에 대해 산출된 손상정도를 모든 플라즈라공정들에 대하여 가산하는 가산단계(예컨대 후술하는 단계 S5에 해당하는 요소), 및 (d) 상기 손상정도의 가산결과에 따라 상기 반도체장치의 레이아웃을 변경하는 변경단계(예컨대 후술하는 단계 S8에 해당하는 요소)를 포함하는 것을 특징으로 한다.
제1발명에 의하면, 우선, 플라즈마공정에 사용되는 레이아웃패턴으로부터 안테나비가 추출되고, 각 플라즈마공정에서의 플라즈마손상의 정도가 산출된다. 이때, 플라즈마손상의 정도는, 각 플라즈마공정에 대해 추출된 안테나비에 상응하는 것이 산출된다. 예를 들면, 손상의 정도와 안테나비의 대응관계가 플라즈마공정 마다 다른 경우, 이 대응관계에 근거하여 플라즈마공정 마다 안테나비에 대응하는 손상의 정도가 산출된다. 이와 같이 산출된 각 플라즈마공정에서의 플라즈마손상의 정도가 가산(적산)되고, 그 가산결과에 따라, 플라즈마손상의 정도가 판단되고, 필요에 따라 레이아웃의 변경이 행해진다.
이 레이아웃의 변경은, 예를 들면, 각 플라즈마손상의 정도의 합(적산값)이, 플라즈마손상 정도의 상한을 주는 소장의 값을 넘는 경우, 각 플라즈마공정에서의 손상의 정도의 합을 소정의 값 이하가 되도록 한다. 이것에 의해, 모든 플라즈마공정에 대하여 플라즈마손상의 정도를 평가하여 레이아웃설계를 행하는 것이 가능하여, 모든 플라즈마공정에 걸쳐 플라즈마손상의 정도를 억제하면서, 효율이 좋은 레이아웃설계가 가능하게 된다.
제2발명은, 제1발명에 있어서, 상기 산출단계가, 상기 각 플라즈마공정에서의 플라즈마손상정도 및 안테나비 사이의 소정의 대응관계(예컨대 후술하는 도 4 및 도 5에 보여진 특성으로 나타내어지는 대응관계)에 근거하여 상기 각 플라즈마공정에 대해 추출된 안테나비로부터 상기 손상정도를 산출하는 것을 특징으로 한다.
이 구성에 의하면, 소정의 대응관계에 근거하여, 각 플라즈마공정에 특유한 조건(예컨대 형상, 플라즈마의 밀도, 챠지업의 메커니즘 등)이 손상의 정도에 반영되고, 각 플라즈마공정에서의 안테나비에 따라 플라즈마손상의 정도를 산출하는 것이 가능하게 된다.
제3발명은, 제2발명에 있어서, 플라즈마공정(i)에서의 손상정도를 Di라 하며, 그 플라즈마공정(i)에서의 안테나비를 Ri라 하며, 그 플라즈마공정(i)에서 허용되는 안테나비의 최대값을 Rmax.i라 하고, 그 플라즈마공정(i)에서의 기설정된 피팅(fitting)계수를 ai(0 ≤ai ≤1)라 하면, 상기 손상정도(Di)를 Di = (Ri/Rmax.i)ai로서 산출하는 것을 특징으로 한다. 이 구성에 의하면, 안테나비의 최대값(Rmax.i)에 의해 정규화된 안테나비(Ri)로부터, 정규화된 손상정도(Di)가 산출된다. 따라서, 손상정도(Di)의 상한이 '1'로 되고, 그 상한값 '1'을 넘는지의 여부에 의해 레이아웃변경의 필요성을 판단하는 것이 가능해진다.
제4발명은, 제1발명에 있어서, 상기 반도체장치 상의 트랜지스터소자의 게이트에 접속되는 도전부재를 나타내는 레이아웃 상의 패턴을 분할하여, 그 게이트에 대한 안테나사이즈를 축소하도록, 상기 반도체장치의 레이아웃을 변경하는 것을 특징으로 한다.
이 구성에 의하면, 트랜지스터소자의 게이트산화막에 접속되는 도전부재의 안테나사이즈가 작아지고, 그 결과, 그 도전부재를 형성하는 플라즈마공정에서의 안테나비가 작아져, 전체로서 플라즈마손상이 저감한다.
제5발명은, 제1발명에 있어서, 상기 반도체장치 상의 트랜지스터소자의 게이트에 접속되는 도전부재와 상기 트랜지스터소자가 형성된 반도체기판 사이에 전류누전(leak)경로를 형성하도록, 상기 반도체장치의 레이아웃을 변경하는 것을 특징으로 한다.
이 구성에 의하면, 안테나로서 작용하는 도전부재에 받아들여지는 전하는, 전류누전경로를 통하여 반도체기판에 방출된다. 따라서, 이 도전부재에 접속되는 게이트전극이 대전하는 일이 없어, 플라즈마손상이 방지된다.
제6발명은, 적어도 둘 이상의 플라즈마공정들을 포함한 일련의 공정들을 통하여 제조되는 반도체장치의 레이아웃설계장치로서, 각 플라즈마공정에서 노출되는 레이아웃층의 패턴으로부터 안테나비를 추출하는 추출수단(예컨대 후술하는 안테나비추출부(10)에 해당하는 구성요소), 상기 안테나비에 따라 플라즈마손상정도를 산출하는 산출수단(예컨대 후술하는 지수산출부(20)에 해당하는 구성요소), 상기 각플라즈마공정에 대해 산출된 손상정도를 모든 플라즈마공정들에 대하여 가산하는 가산수단(예컨대 후술하는 지수가산부(40)에 해당하는 구성요소), 및 상기 손상정도의 가산결과에 따라 상기 반도체장치의 레이아웃을 변경하는 변경수단(예컨대 후술하는 레이아웃변경부(50)에 해당하는 구성요소)을 구비함을 특징으로 한다.
제6발명에 의하면, 추출수단에 의해, 플라즈마공정에서 노출되는 레이아웃패턴으로부터 안테나비가 추출되고, 산출수단에 의해, 각 플라즈마공정에서의 플라즈마손상의 정도가 산출된다. 플라즈마손상의 정도는, 각 플라즈마공정에 대하여 추출된 안테나비에 해당하는 것이 산출된다. 이때, 산출수단은, 예를 들면, 손상의 정도와 안테나비의 대응관계가 플라즈마공정 마다 다른 경우, 그 대응관계에 근거하여 플라즈마공정 마다 안테나비에 대한 손상의 정도를 산출한다. 이와 같이 산출된 각 플라즈마공정에서의 플라즈마손상의 정도는, 가산수단에 의해 가산(적산)된다. 변경수단은, 그 가산결과에 따라, 플라즈마손상의 정도를 판단하고, 필요에 따라 레이아웃의 변경을 행한다.
예를 들면, 각 플라즈마공정에서의 손상정도의 합(적산값)은, 플라즈마손상의 정도의 상한을 주는 소정의 값을 넙는 경우, 변경수단은, 각 플라즈마공정에서의 손상정도의 합이 소정의 값을 넘지 않도록, 레이아웃을 변경한다. 이것에 의해, 모든 플라즈마공정에서의 플라스마손상의 정도를 평가하여 레이아웃설계를 행하는 것이 가능하고, 모든 플라즈마공정에 걸쳐 플라즈마손상의 정도를 억제시켜, 효율이 좋은 레이아웃설계가 가능하게 된다.
제7발명은, 제6발명에 있어서, 상기 산출수단이, 상기 각 플라즈마공정에서의 플라즈마손상정도와 안테나비 사이의 소정의 대응관계(예컨대 후술하는 도 4 및 도 5에 보여진 특성으로 나타내어지는 대응관계)에 근거하여 상기 각 플라즈마공정에 대하여 추출된 안테나비로부터 상기 손상정도를 산출하는 것을 특징으로 한다.
제8발명은, 제7발명에 있어서, 상기 산출수단이, 플라즈마공정(i)에서의 손상정도를 Di라 하며, 그 플라즈마공정(i)에서의 안테나비를 Ri라 하며, 그 플라즈마공정(i)에서 허용되는 안테나비의 최대값을 Rmax.i라 하고, 그 플라즈마공정(i)에서의 기설정된 피팅(fitting)계수를 ai(0 ≤ai ≤1)라 하면, 상기 손상정도(Di)를 Di = (Ri/Rmax.i)ai로서 산출하는 것을 특징으로 한다.
제9발명은, 제7발명에 있어서, 상기 변경수단이, 상기 반도체장치 상의 트랜지스터소자의 게이트에 접속되는 도전부재를 나타내는 레이아웃 상의 패턴을 분할하여, 그 게이트에 대한 안테나사이즈를 축소하도록, 상기 반도체장치의 레이아웃을 변경하는 것을 특징으로 한다.
제10발명은, 제7발명에 있어서, 상기 변경수단은, 상기 반도체장치 상의 트랜지스터소자의 게이트에 접속되는 도전부재와 상기 트랜지스터소자가 형성된 반도체기판 사이에 전류누전경로를 형성하도록, 상기 반도체장치의 레이아웃을 변경하는 것을 특징으로 한다.
제11발명은, 적어도 둘 이상의 플라즈마공정들을 포함한 일련의 공정들을 통하여 제조되는 반도체장치의 레이아웃설계프로그램이 기록된 기록매체로서, (a) 각 플라즈마공정에서 노출되는 레이아웃층의 패턴으로부터 안테나비를 추출하는 추출단계, (b) 상기 안테나비에 따라 플라즈마손상정도를 산출하는 산출단계, (c) 상기 각 플라즈마공정에 대해 산출된 손상정도를 모든 플라즈마공정들에 대하여 가산하는 가산단계, 및 (d) 상기 손상정도의 가산결과에 따라 상기 반도체장치의 레이아웃을 변경하는 변경단계를 실행하기 위한 레이아웃설계프로그램이 기록된 컴퓨터로 읽을 수 있는 기록매체인 것을 특징으로 한다.
이 구성에 의하면, 기록매체로부터 프로그램을 읽어내어 컴퓨터에 인스톨하는 것에 의해, 임의의 컴퓨터상에, 본 발명에 따른 레이아웃설계장치를 구축하는 것이 가능하고, 본 발명에 따른 레이아웃설계벙법을 실행시키는 것이 가능하다.
다음으로, 본 발명의 실시예 따른 레이아웃설계장치에 대해 설명하기에 앞서, 이 발명의 특징을 설명한다.
먼저, 플라즈마손상은, 각 플라즈마공정에서의 손상이 게이트산화막에 누적된 결과로서 현저해지는 것에서, 모든 플라즈마공정에 걸쳐 플라즈마손상의 정도를 가산하여 판단해야할 성질의 것이다.
본 발명은, 각 플라즈마공정 마다 가공형상이나 플라즈마밀도, 혹은 챠지업의 메카니즘이 다르고, 안테나비 그 자체의 정의내용에 관해서도 반드시 통일할 수 없는 사정이 있다는 점을 고려하여, 각 플라즈마공정에서의 레이아웃층 마다 플라즈마손상의 정도와 안테나비의 대응관계(소정의 대응관계)를 미리 실험적으로 구해놓고, 그 대응관계에 따라 안테나비로부터 플라즈마손상의 정도를 산출하고, 그것을 플라즈마공정에 이용되는 모든 레이아웃층에 걸쳐 가산하고, 그 가산결과에 근거하여 레이아웃설계를 행하는 것이다.
여기서, 플라즈마손상의 정도와 안테나비의 대응관계는, 예를 들면 게이트절연막이 파괴되기까지 흐를 수 있는 전하량(Qbd)의 측정에서부터 실험적으로 구해지고, 모든 플라즈마공정에 관하여 동일한 기준으로 측정된다. 이 실시예에서는, 플라즈마손상의 정도와 안테나비의 대응관계를 지수함수(xa)로 표현하고, 지수부(a)에 대한 피팅계수(ai)를 설정하는 것에 의해, 실제측정값에 대한 계산값의 합산을 행한다.
이와 같이 플라즈마공정에 적용되는 레이아웃패턴의 각 층에 대해 플라즈마손상의 정도와 안테나비의 대응관계를 규정해 두기만 하면, 안테나비가 레이아웃패턴의 층 마다 임의로 정의되고, 또한 플라즈마손상의 정도와 안테나비의 대응관계가 층마다 다르게 되어도, 각 층의 안테나비로부터, 그 층의 공정에서의 플라즈마손상의 정도를 산출하는 것이 가능하다. 따라서, 모든 플라즈마공정에 걸쳐 플라즈마손상의 정도를 설계단계에서 평가하면서 레이아웃설계를 행하는 것이 가능하다.
이하, 도면을 참조하여, 이 실시예에 따른 레이아웃설계장치에 대하여 설명한다. 이 실시예에 따른 레이아웃설계장치는, 미리 잠정적으로 설계된 레이아웃패턴에 대해 플라즈마손상의 정도를 평가하고, 그 평가결과에 따라 레이아웃의 설계변경을 행하는 것이다.
도 1은 이 실시예에 따른 레이아웃설계장치의 구성을 보여준다.
이 도면에서, 참조번호 10은 각 플라즈마공정에서 노출되는 기존의 잠정 레이아웃패턴에서부터 안테나비를 추출하는 안테나비추출부, 20은 안테나추출부(10)에 의해 추출된 안테나비에 따라 플라즈마손상의 정도를 나타내는 지수(Di)를 산출하는 지수산출부, 30은 지수(Di)를 산출하는 때의 계수(ai)를 설정하는 계수설정부, 40은 지수산출부(20)에 의해 산출된 지수(Di)를 모든 플라즈마공정에 걸쳐 가산하는 지수가산부, 그리고 50은 지수가산부(40)의 가산결과에 따라 레이아웃의 설계변경처리를 실시하는 레이아웃변경부이다. 참조번호 50은 전술한 각 구성요소를 기능시키기 위한 제어부이다.
이 구성요소들은, 예를 들면 컴퓨터에 구축되고, 그 경우, 각 구성요소의 기능은 소프트웨어 상에 기술된다. 물론, 각 구성요소를 하드웨어로 구성할 수도 있다.
다음으로, 도 2에 보인 흐름도를 따라, 도 3에 보인 단면구조를 갖는 반도체장치의 레이아웃설계를 행하는 경우를 예로 하여, 이 실시예에 따른 레이아웃설계장치의 동작을 설명한다.
또한, 도 3a에서, 전술의 도 8에 보인 요소와 공통하는 요소에 대하여 동일부호를 부여하고, 그 요소들의 설명을 생략하다. 또, 도 3a에서, 층간절연막(6)까지의 레이아웃설계가 종료되어 있는 것으로 하고, 플라즈마를 사용하여 관통홀(7) 및 알루미늄배선층(8)의 각 층에 대해 레이아웃설계한다고 가정한다.
우선, 본 장치에 의해 처리를 실행하기 전에, 플라즈마손상을 고려하지 않는 공지의 레이아웃설계툴(tool)을 이용하여, 관통홀(7)과 알루미늄배선층(8)에 대해, 도 3b에 보인 것처럼 레이아웃설계를 잠정적으로 행한다. 이 레이아웃패턴에 대하여, 도 1에 보인 본 장치는 이하의 처리를 실행한다.
단계 S1 : 제어부(60)에 의해, 이 장치의 처리대상으로서 주목하는 층을 나타내는 변수 i, 및 모든 층들에 걸쳐 손상정도를 나타내는 변수 D(손상지수)에 대해 각 초기값을 설정한다. 구체적으로는, 변수(i)에 대해서는 최초의 처리층을 나타내는 초기값 '1'을 설정하고, 변수(D)에 대해서는 초기값 '0'을 설정한다.
단계 S2 : 이어서, 제어부(60)는, 현재의 처리대상이 되는 층을 나타내는 변수 i(=1)가 소정의 값(n)을 넘는지의 여부를 판단한다. 이 소정의 값(n)은 플라즈마공정의 대상이 되는 층의 수를 나타내는 것으로, 이 실시예에서는, 소정의 값(n)으로서, 최후의 처리대상이 되는 층에 대해 부여되는 변수 i의 값이 외부로부터 설정된다. 이 실시예에서는 소정의 값(n)으로서 2가 설정되어 있다.
단계 S3 : 지금, 변수(i)는 초기값 '1'로 설정되어 있으므로, 변수(i)는 소정의 값 '2'보다 작고, 따라서 제어부(60)는, 변수(i)가 소정의 값(n)을 넘지 않는 것으로 판정한다. 이 경우(단계 S2에서 아니오인 경우), 제어부(60)는 안테나비추출부(1O)를 기능시켜, 처리대상인 층(i=1)에 대하여, 안테나비(Ri)를 추출한다. 구체적으로는, 관통홀층의 패턴으로부터 안테나비(R1)를 산출한다. 여기서, 관통홀공정에서는, 관통홀의 바닥면 만이 안테나로서 기여하기 때문에, 안테나비(R1)로서, 관통홀의 바닥면적을 게이트산화막의 면적으로 나눈 값이 안테나비(R1)로서 산출된다.
단계 S4 : 이어서, 제어부(60)는, 지수산출부(20)를 기능시켜, 현재의 처리대상이 되는 층(i=1)에 대하여, 플라즈마손상의 정도를 나타내는 지수(Di)를, 다음의 수학식 2로 산출한다.
Di = (Ri/Rmax.i)ai
단, 수학식 2에서, Ri는 변수(i)로 나타내어지는 층에 대한 안테나비이고, 잠정적으로 설계된 레이아웃패턴으로부터 산출된다. Rmax.i는 변수(i)로 표현되는 층에 대해 허용되는 안테나비의 최대값이고, 예를 들면, 게이트산화막의 내압이나 누전(leak) 등을 측정하여 미리 실험적으로 구해진다. 지수부의 ai는 변수(i)로 나타내어지는 층에 대해 설정된 피팅계수(0 ≤ai ≤1)이며, 플라즈마손상의 정도와 안테나비와의 정합(整合)을 꾀하기 위한 것이고, 실험적으로 얻어진 것이다.
또한, 이하의 설명에서, 수학식 2에서의 "Ri/Rmax.i"의 항을 "안테나지수(Xi)"라 부른다.
여기서, 도 4는 관통홀층의 안테나지수(Xi)(=Ri/Rmax.i)와 정규화된 손상의 정도(Di)의 대응관계를 나타내는 측정값의 일 예를 보여준다. 이 예에서, 측정값의 개삽(槪揷)선에서 피팅계수(a1)는 0.88로 설정되고, 횡축의 안테나지수(Xi)가 1일때, 즉 안테나비(Ri)가 최대안테나비(Rmax.i)와 동일할 때, 종축의 플라즈마손상의 정도(Di)는 1이 되어 상한에 도달한다.
단계 S5 : 이어서, 제어부(60)는 지수가산부(40)를 기능시켜, 전술의 변수(i)로 나타내어지는 층에 대해 산출된 지수(Di)를 손상지수(D)에 가산하고, 그 손상지수(D)에 누적한다. 지금, 관통홀층이 최초의 처리층이므로, 지수(Di)가 가산된 후의 손상지수(D)는 관통홀층에 대해 산출된 지수(D1) 바로 그것이 된다.
단계 S6 : 이어서, 제어부(60)는 지수(Di)가 누적된 손상지수(D)가 1 이하인지의 여부를 판단한다.
단계 S7 : 여기서, 손상지수(D)가 1 이하(단계 S6에서 예)인 경우, 즉 누적된 손상정도가 상한에 도달하지 않는 경우, 제어부(60)는 변수(i)를 증가시켜 2가 되게 한 후, 전술의 단계 S2로 처리를 되돌려, 마찬가지의 처리를 실행시킨다.
구체적으로는, 단계 S2에서 변수(i)가 소정의 값(n)(=2)을 넘는지의 여부가 판단된다. 이 경우, 변수(i)는 소정의 값(n)을 넘지 않으므로, 단계 S3으로 진행하여, 알루미늄배선층에 대해 안테나비의 추출이 행해진다. 구체적으로는, 알루미늄 배선공정에서는, 알루미늄배선층(8)의 둘레길이가 안테나로서 기여하기 때문에, 안테나비(R2)로서, 알루미늄배선층(8)의 둘레길이를 게이트산화막(4)의 면적을 나눈 값이 추출된다. 그리고, 단계 S4에서 알루미늄배선층에 대해 지수(D2)가 산출되고, 단계 S5에서 지수(D2)가 그때까지의 손상지수(D)에 가산된다.
도 5는 알루미늄배선층에서의 안테나지수(X2)(R2/Rmax.2)에 대한 손상정도(D2)의 특성의 측정값의 일 예를 보여준다. 이 예에서는, 측정값의 개삽선에서 피팅계수(a2)가 0.68로 선정된다.
여기서, 전술한 바와 같이, 관통홀층의 안테나비(R1)와 알루미늄배선층의 안테나비(R2)에서는, 정의내용이 다르게 되어 있지만, 이 발명에 의하면, 저마다의 층에 대하여 정의된 안테나비에 따른 손상의 정도가, 미리 규정된 대응관계로부터 산출된다. 또, 이것들의 대응관계는 전술한 수학식 2에 의해 규정되고, 게다가 수학식 2는 실험적으로 구해진다. 따라서, 각 층에 대해 전술한 대응관계를 나타내는 수학식 2 만 규정되어 있다면, 어떤 것으로 정의된 안테나비라도 각 공정에서의 플라즈마손상의 정도를 일반적으로 산출하는 것이 가능하다.
단계 S8 : 이어서, 손상지수(D)가 '1'을 넘는(단계 S6에서 아니오인) 경우, 그때까지의 플라즈마손상의 정도의 누적값을 나타내는 손상정도(D)가, 상한을 넘어서게 된다. 이 경우, 제어부(60)는 이 레이아웃이 플라즈마손상의 관점에서 부적절한 것으로 평가하고, 레이아웃변경부(50)에 레이아웃의 설정변경처리를 실시하게 한다.
도 6은 알루미늄배선층에 대한 레이아웃의 변경예를 보여준다. 이 예에서는, 도 3에 보인 알루미늄배선층(8)을 둘레길이가 작은 배선층(8A)과 배선층(8B)으로 분할하고, 이 배선층들(8A 및 8B)을, 둘레길이가 작은 제2의 층인 알루미늄배선층(80) 및 관통홀(70A, 70B)을 통하여 접속하도록 레이아웃패턴이 수정된다. 이 경우, 둘레길이가 작은 제1의 층인 알루미늄배선층(8A) 및 제2의 층인 알루미늄배선층(80)이 안테나로서 기여하는 것만으로 되어 있기 때문에, 전체로는 안테나비가 저감되고, 손상지수(D)가 적어지게 된다.
또한, 이 예에서는, 알루미늄배선층을 분할하여 안테나비를 적게함으로써 레이아웃을 변경하는 것으로 하였으나, 도 7에 예시된 바와 같이, 알루미늄배선층(8)과 반도체기판(1) 사이에 역접속된 다이오드(100)를 형성하고, 플라즈마의 하전입자에 의한 전하를 역방향의 다이오드전류로 하여 반도체기판(1)에 방출함으로써, 레이아웃을 수정하여도 좋다.
또, 필요에 따라, 알루미늄배선에 더하여, 관통홀의 레이아웃을 수정하는 것으로도 좋다. 이 경우, 예를 들면 관통홀의 개수를 작게 한다던지, 그 사이즈를 작게 하도록 변경이 행해진다. 일반적으로는 관통홀공정에 비교하여 알루미늄배선공정의 안테나비가 지배적이기 때문에, 손상정도(Di)를 개선하는데 있어서, 알루미늄 배선층의 페턴수정이 유효하다.
전술한 레이아웃설계의 변경처리 후(단계 S8의 종료 후), 제어부(60)는 다시 전술한 일련의 과정을, 변수(i)가 소정의 값(n)을 넘을 때까지 반복적으로 실행시킨다. 레이아웃변경처리 후, 알루미늄배선층에 대한 처리가 종료되어 단계 S7이 실행되면, 변수(i)가 3으로 증가되므로, 단계 S2에서, 변수(i)(=3)가 소정의 값(n)(=2)보다도 크게되어(단계 S2에서의 예), 일련의 처리가 종료된다.
또한, 레이아웃변경처리를 행하는 경우에 소정의 값(n)을 증가시켜, 레이아웃변경처리에 의해 새로 추가되는 층을 포함한 모든 층들에 대해 마찬가지의 처리를 실행하도록 해도 좋다.
이상과 같이, 이 실시예에 따른 레이아웃설계장치에 의해 모든 플라즈마공정들에 걸쳐 플라즈마손상의 정도가 억제되도록, 레이아웃의 설계가 행해진다.
지금까지, 이 발명의 실시예를 설명하였으나, 이 발명은 이 실시예에 한정되는 것은 아니고, 이 발명의 요지를 벗어나지 않는 범위의 설계변경 등이 있어도 본 발명에 포함된다. 예를 들면, 상술한 실시예에서는, 각 층에 대해 지수(Di)를 산출한 후에 순서대로 손상지수(D)에 적산하는 것으로 하였으나, 모든 층들에 걸쳐 모든 지수(Di)를 산출한 후에, 그것들을 가산하여 손상지수(D)를 산출하는 것도 좋다.
다시 말하면, 이 경우, 손상지수(D)는 다음의 수학식 3에 의해 산출된다.
D = D1+D2+...+Dn
=(R1/Rmax.1)a1+(R2/Rmax.2)a2+...+(RN/Rmax.N)aN
단, 수학식 3에서, N은 처리대상인 층들의 수를 나타낸다.
또, 전술한 실시예에서는, 손상지수(D)를 산출한 후에, 이 손상지수(D)에 따라 레이아웃의 변경처리를 실시하는 것으로 하였으나, 그 레이아웃변경처리를 생략하고, 단지 손상지수(D)를 출력하는 것으로 구성하여도 좋다. 이것에 의해, 플라즈마손상에 관한 설계룰을 점검하기 위한 장치를 실현하는 것이 가능하다.
더욱이, 전술한 실시예에서는, 플라즈마손상의 정도와 안테나비의 대응관계를, 지수함수를 이용하여 표현하고 있으나, 이것에 한정되는 것은 아니고, 적절한 함수로 표현하여도 좋고, 필요한 피팅계수를 적절히 도입하여, 전하량(Qbd) 등과 같이 플라즈마손상에 기여하는 량을 실험적으로 측정하는 것에 의해 피팅계수의 값을 설정하여도 좋다.
그에 더하여, 전술한 실시예에서는, 안테나비(Ri)를 최대안테나비(Rmax.i)로써 정규화하고, 지수(Di)와 안테나비(Ri)의 대응관계를 지수함수에 의해 규정하였으나, 이것에 한정되는 것은 아니고, 안태나지수(Ri)를 정규화하지 않고, 그것들의 대응관계를 다른 함수에 의해 규정하는 것도 좋다.
이상 설명한 바와 같이, 본 발명에 의하면, 이하의 효과를 얻을 수 있다.
즉, 각 플라즈마공정에서 노출되는 레이아웃층의 페턴으로부터 안테나비를 추출하며, 상기 안테나비에 따라 플라즈마손상의 정도를 산출하며, 상기 각 플라즈마공정에 대해 산출된 손상의 정도를 모든 플라즈마공정들에 걸쳐 가산하고, 상기 손상의 정도의 가산결과에 따라 상기 반도체장치의 레이아웃을 변경하도록 하였기 때문에, 제조공정수의 증가나 제조장치의 복잡화를 수반하지 않고, 복수의 공정에서 플라즈마손상의 정도를 적절히 평가하여 레이아웃설계를 행하는 것이 가능하게 된다.
또, 각 플라즈마공정에서의 플라즈마손상과 안테나비 간의 소정의 대응관계에 근거하여 상기 각 플라즈마공정에 대하여 추출된 안테나비로부터 상기 손상의 정도를 산출하도록 하였기 때문에, 각 공정의 안테나비에 따라 플라즈마손상의 정도를 산출하는 것이 가능하다.
게다가, 플라즈마공정(i)에서 손상의 정도를 Di라 하며, 그 플라즈마공정(i)에서의 안테나비를 Ri라 하며, 그 플라즈마공정(i)에서의 허용되는 안테나비의 최대값을 Rmax.i라 하고, 그 플라즈마공정(i)에서의 미리 설정된 피팅계수를 ai(0 ≤ ai ≤1)라 하는 때에 상기 손상의 정도(Di)를, Di = (Ri/Rmax.i)ai로 하여 산출하도록 하였기 때문에, 소정의 대응관계에 근거하여 안테나비에 따라 상기 손상의 정도를 산출하는 것이 가능하게 된다.
더욱이, 반도체장치 상의 트랜지스터소자의 게이트에 접속되는 도전부재를 나타내는 레이아웃 상의 패턴을 분할하고, 그 게이트에 대응하는 안테나사이즈를 축소함으로써, 상기 반도체장치의 레이아웃을 변경하는 것으로 하였기 때문에, 플라즈마손상의 정도를 억제하도록 레이아웃을 수정하는 것이 가능하게 된다.
더구나, 반도체장치 상의 트랜지스터소자의 게이트에 접속되는 도전부재와, 상기 트랜지스터소자가 형성된 반도체기판 사이에 전류누전경로를 형성하도록, 상기 반도체장치의 레이아웃을 변경하는 것으로 하였기 때문에, 도전부재를 분할하는 일 없이, 플라즈마손상의 정도를 억제하도록 레이아웃을 수정하는 것이 가능하게 된다.
따라서, 본 발명에 의하면, 플라즈마손상의 정도를 정밀도가 양호하게 설계단계에서 견적하는 것이 가능하게 되어, 쓸모 없는 레이아웃의 설계변경이 회피되고, 따라서 쓸모 없는 설계변경에 수반되는 쓸모 없는 레이아웃 상의 면적의 증가를 방지할 수 있고, 효과가 좋은 레이아웃설계를 행하는 것이 가능하게 된다.

Claims (11)

  1. 적어도 둘 이상의 플라즈마공정들을 포함한 일련의 공정들을 통하여 제조되는 반도체장치의 레이아웃설계방법에 있어서,
    (a) 각 플라즈마공정에서 노출되는 레이아웃층의 패턴으로부터 안테나비를 추출하는 추출단계;
    (b) 상기 안테나비에 따른 플라즈마손상정도를 산출하는 산출단계;
    (c) 상기 각 플라즈마공정에 대해 산출된 손상정도를 모든 플라즈라공정들에 대하여 가산하는 가산단계; 및
    (d) 상기 손상정도의 가산결과에 따라 상기 반도체장치의 레이아웃을 변경하는 변경단계를 포함하는 반도체장치의 레이아웃설계방법.
  2. 제1항에 있어서, 상기 산출단계는, 상기 각 플라즈마공정에서의 플라즈마손상정도 및 안테나비 사이의 소정의 대응관계에 근거하여 상기 각 플라즈마공정에 대해 추출된 안테나비로부터 상기 손상정도를 산출하는 반도체장치의 레이아웃설계방법.
  3. 제2항에 있어서, 플라즈마공정(i)에서의 손상정도를 Di라 하며, 그 플라즈마공정(i)에서의 안테나비를 Ri라 하며, 그 플라즈마공정(i)에서 허용되는 안테나비의 최대값을 Rmax.i라 하고, 그 플라즈마공정(i)에서의 기설정된 피팅(fitting)계수를 ai(0 ≤ai ≤1)라 하면,
    상기 손상정도(Di)는
    Di = (Ri/Rmax.i)ai
    로서 산출되는 반도체장치의 레이아웃설계방법.
  4. 제1항에 있어서, 상기 반도체장치 상의 트랜지스터소자의 게이트에 접속되는 도전부재를 나타내는 레이아웃 상의 패턴을 분할하여, 그 게이트에 대한 안테나사이즈를 축소하도록, 상기 반도체장치의 레이아웃을 변경하는 반도체장치의 레이아웃설계방법.
  5. 제1항에 있어서, 상기 반도체장치 상의 트랜지스터소자의 게이트에 접속되는 도전부재와 상기 트랜지스터소자가 형성된 반도체기판 사이에 전류누전경로를 형성하도록, 상기 반도체장치의 레이아웃을 변경하는 반도체장치의 레이아웃설계방법.
  6. 적어도 둘 이상의 플라즈마공정들을 포함한 일련의 공정들을 통하여 제조되는 반도체장치의 레이아웃설계장치에 있어서,
    각 플라즈마공정에서 노출되는 레이아웃층의 패턴으로부터 안테나비를 추출하는 추출수단;
    상기 안테나비에 따라 플라즈마손상정도를 산출하는 산출수단;
    상기 각 플라즈마공정에 대해 산출된 손상정도를 모든 플라즈마공정들에 대하여 가산하는 가산수단; 및
    상기 손상정도의 가산결과에 따라 상기 반도체장치의 레이아웃을 변경하는 변경수단을 포함하는 반도체장치의 레이아웃설계장치.
  7. 제6항에 있어서, 상기 산출수단은, 상기 각 플라즈마공정에서의 플라즈마손상정도와 안테나비 사이의 소정의 대응관계에 근거하여 상기 각 플라즈마공정에 대하여 추출된 안테나비로부터 상기 손상정도를 산출하는 반도체장치의 레이아웃설계장치.
  8. 제7항에 있어서, 상기 산출수단은, 플라즈마공정(i)에서의 손상정도를 Di라 하며, 그 플라즈마공정(i)에서의 안테나비를 Ri라 하며, 그 플라즈마공정(i)에서 허용되는 안테나비의 최대값을 Rmax.i라 하고, 그 플라즈마공정(i)에서의 기설정된 피팅계수를 ai(0 ≤ai ≤1)라 하면,
    상기 손상정도(Di)를
    Di = (Ri/Rmax.i)ai
    로서 산출하는 반도체장치의 레이아웃설계장치.
  9. 제7항에 있어서, 상기 변경수단은, 상기 반도체장치 상의 트랜지스터소자의 게이트에 접속되는 도전부재를 나타내는 레이아웃 상의 패턴을 분할하여, 그 게이트에 대한 안테나사이즈를 축소하도록, 상기 반도체장치의 레이아웃을 변경하는 반도체장치의 레이아웃설계장치.
  10. 제7항에 있어서, 상기 변경수단은, 상기 반도체장치 상의 트랜지스터소자의 게이트에 접속되는 도전부재와 상기 트랜지스터소자가 형성된 반도체기판 사이에 전류누전경로를 형성하도록, 상기 반도체장치의 레이아웃을 변경하는 반도체장치의 레이아웃설계장치.
  11. 적어도 둘 이상의 플라즈마공정들을 포함한 일련의 공정들을 통하여 제조되는 반도체장치의 레이아웃설계프로그램이 기록된 기록매체에 있어서,
    (a) 각 플라즈마공정에서 노출되는 레이아웃층의 패턴으로부터 안테나비를 추출하는 추출단계;
    (b) 상기 안테나비에 따라 풀라즈마손상정도를 산출하는 산출단계;
    (c) 상기 각 플라즈마공정에 대해 산출된 손상정도를 모든 플라즈마공정들에 대하여 가산하는 가산단계; 및
    (d) 상기 손상정도의 가산결과에 따라 상기 반도체장치의 레이아웃을 변경하는 변경단계를 실행하기 위한 레이아웃설계프로그램이 기록된 컴퓨터로 읽을 수 있는 기록매체.
KR10-2000-0040747A 1999-07-14 2000-07-14 반도체장치의 레이아웃설계방법 및 장치 그리고 기록매체 KR100377371B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20101999A JP3228272B2 (ja) 1999-07-14 1999-07-14 半導体装置のレイアウト設計方法及び装置並びに記録媒体
JP11-201019 1999-07-14

Publications (2)

Publication Number Publication Date
KR20010029951A true KR20010029951A (ko) 2001-04-16
KR100377371B1 KR100377371B1 (ko) 2003-03-29

Family

ID=16434128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0040747A KR100377371B1 (ko) 1999-07-14 2000-07-14 반도체장치의 레이아웃설계방법 및 장치 그리고 기록매체

Country Status (3)

Country Link
US (1) US6496959B1 (ko)
JP (1) JP3228272B2 (ko)
KR (1) KR100377371B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6978437B1 (en) 2000-10-10 2005-12-20 Toppan Photomasks, Inc. Photomask for eliminating antenna effects in an integrated circuit and integrated circuit manufacture with same
US6862723B1 (en) * 2002-10-03 2005-03-01 Taiwan Semiconductor Manufacturing Company Methodology of generating antenna effect models for library/IP in VLSI physical design
US7178126B2 (en) * 2004-01-21 2007-02-13 Oki Electric Industry Co., Ltd. Method of protecting a semiconductor integrated circuit from plasma damage
JP2006140349A (ja) * 2004-11-12 2006-06-01 Matsushita Electric Ind Co Ltd レイアウト検証方法およびこれを用いた半導体集積回路装置の設計方法
US20060225007A1 (en) * 2005-04-05 2006-10-05 Taiwan Semiconductor Manufacturing Co. Antenna effect prevention by model extraction in a circuit design for advanced processes
KR101008371B1 (ko) * 2005-05-30 2011-01-19 스펜션 저팬 리미티드 반도체 디바이스 및 그 제조 방법
JP2011175455A (ja) * 2010-02-24 2011-09-08 Renesas Electronics Corp 半導体集積回路装置、設計方法、設計装置、およびプログラム
US9378329B1 (en) 2015-05-08 2016-06-28 International Business Machines Corporation Immunity to inline charging damage in circuit designs

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4493745A (en) * 1984-01-31 1985-01-15 International Business Machines Corporation Optical emission spectroscopy end point detection in plasma etching
JP2531282B2 (ja) * 1989-12-22 1996-09-04 三菱電機株式会社 クロスト―ク検証装置
US6005409A (en) * 1996-06-04 1999-12-21 Advanced Micro Devices, Inc. Detection of process-induced damage on transistors in real time
US6028324A (en) * 1997-03-07 2000-02-22 Taiwan Semiconductor Manufacturing Company Test structures for monitoring gate oxide defect densities and the plasma antenna effect
US6187639B1 (en) * 1997-04-21 2001-02-13 Taiwan Semiconductor Manufacturing Company Method to prevent gate oxide damage by post poly definition implantation
JP4063936B2 (ja) * 1997-12-19 2008-03-19 松下電器産業株式会社 半導体集積回路の製造方法
US6396075B1 (en) * 1998-05-27 2002-05-28 Texas Instruments Incorporated Transient fuse for change-induced damage detection
US6144037A (en) * 1998-06-18 2000-11-07 International Business Machines Corporation Capacitor charging sensor
TW379399B (en) * 1998-07-08 2000-01-11 United Microelectronics Corp Structure for monitoring antenna effect
US6292927B1 (en) * 1998-12-07 2001-09-18 Artisan Components, Inc. Reduction of process antenna effects in integrated circuits
US6150261A (en) * 1999-05-25 2000-11-21 United Microelectronics Corp. Method of fabricating semiconductor device for preventing antenna effect

Also Published As

Publication number Publication date
JP3228272B2 (ja) 2001-11-12
US6496959B1 (en) 2002-12-17
KR100377371B1 (ko) 2003-03-29
JP2001028396A (ja) 2001-01-30

Similar Documents

Publication Publication Date Title
USRE43326E1 (en) Tap connections for circuits with leakage suppression capability
US7523419B2 (en) Semiconductor integrated device for preventing breakdown and degradation of a gate oxide film caused by charge-up in manufacturing steps thereof, design method thereof, designing apparatus method thereof, and maunfacturing apparatus thereof
KR0170456B1 (ko) 반도체 장치 및 그 제조방법
KR100377371B1 (ko) 반도체장치의 레이아웃설계방법 및 장치 그리고 기록매체
US7910957B2 (en) Semiconductor device
US8183664B2 (en) Electrostatic discharge protection device, method of manufacturing the same, method of testing the same
JP2006140349A (ja) レイアウト検証方法およびこれを用いた半導体集積回路装置の設計方法
US6686254B2 (en) Semiconductor structure and method for reducing charge damage
US6614643B1 (en) Semiconductor device having a capacitor element
US20110165737A1 (en) Method for designing semiconductor integrated circuit which includes metallic wiring connected to gate electrode and satisfies antenna criterion
US7553703B2 (en) Methods of forming an interconnect structure
KR100511016B1 (ko) 반도체장치의 제조방법
US7205196B2 (en) Manufacturing process and structure of integrated circuit
US7064418B2 (en) Method and structure of diode
US5843827A (en) Method of reducing dielectric damage from plasma etch charging
CN112928160A (zh) 晶体管器件版图的形成方法
US7968950B2 (en) Semiconductor device having improved gate electrode placement and decreased area design
US20070001214A1 (en) Method of manufacturing flash memory device
JP3169007B2 (ja) 半導体集積回路の配線方法
US5759919A (en) Method for reducing gate oxide damages during gate electrode plasma etching
CN109417050B (zh) 半导体装置的制造方法
KR20240062868A (ko) 반도체 디바이스
KR19980024962A (ko) 반도체 장치의 제조 방법
US20100124819A1 (en) Method of manufacturing nonvolatile semiconductor memory device
JP2005327900A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070223

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee