JP2001028396A - 半導体装置のレイアウト設計方法及び装置並びに記録媒体 - Google Patents

半導体装置のレイアウト設計方法及び装置並びに記録媒体

Info

Publication number
JP2001028396A
JP2001028396A JP11201019A JP20101999A JP2001028396A JP 2001028396 A JP2001028396 A JP 2001028396A JP 11201019 A JP11201019 A JP 11201019A JP 20101999 A JP20101999 A JP 20101999A JP 2001028396 A JP2001028396 A JP 2001028396A
Authority
JP
Japan
Prior art keywords
plasma
damage
layout
degree
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11201019A
Other languages
English (en)
Other versions
JP3228272B2 (ja
Inventor
Kou Noguchi
江 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP20101999A priority Critical patent/JP3228272B2/ja
Priority to US09/616,947 priority patent/US6496959B1/en
Priority to KR10-2000-0040747A priority patent/KR100377371B1/ko
Publication of JP2001028396A publication Critical patent/JP2001028396A/ja
Application granted granted Critical
Publication of JP3228272B2 publication Critical patent/JP3228272B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 製造工程数の増加や製造装置の複雑化を伴う
ことなく、複数の工程におけるプラズマ損傷の度合いを
適切に評価してレイアウト設計を行うことができる半導
体装置のレイアウト設計手段を提供すること。 【解決手段】 まず、暫定的に設計された各プラズマ工
程のレイアウトパターンから、アンテナ比抽出部１０に
よりアンテナ比Ｒiを抽出する。指数算出部２０は、係
数設定部３０により設定されたフィッティング係数ａi
を適用して前記アンテナ比Ｒiに応じたプラズマ損傷の
度合いを表す指数Ｄiを算出する。指数加算部４０は、
各プラズマ工程について算出された指数Ｄiを全プラズ
マ工程にわたって加算し、損傷指数Ｄを算出する。レイ
アウト変更部５０は、指数加算部４０による算出された
損傷指数Ｄからプラズマ損傷の度合いを評価し、半導体
装置のレイアウトを変更するための処理を実施する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置のレ
イアウトを設計するためのレイアウト設計方法および装
置、ならびに半導体装置のレイアウト設計を支援するた
めのプログラムが格納された記録媒体に関する。
【０００２】
【従来の技術】マイクロプロセッサや半導体メモリなど
の半導体装置は、シリコンなどの単結晶からなる半導体
基板上に、各種の能動素子や受動素子、あるいは配線な
どを形成して構成され、一部の特殊なものを除いては、
高集積化する上で有利なＭＯＳ型の電界効果トランジス
タ（ＦＥＴ）を能動素子として採用している。このＭＯ
Ｓ型トランジスタは、半導体基板上に砒素（Ａｓ）など
のｎ型不純物（ドナー）やボロン（Ｂ）などのｐ型不純
物（アクセプタ）を拡散させて形成されたソース・ドレ
インと、このソース・ドレイン間のチャネル領域上に成
膜された例えばシリコン酸化膜からなる絶縁膜と、この
絶縁膜を挟んでチャネル領域上に積層された例えばポリ
シリコンからなるゲートとを基本構成要素としている。
【０００３】半導体装置の製造工程には、プラズマを用
いたドライエッチングを用いる工程がある。例えば配線
を形成する工程では、トランジスタなどが予め形成され
た半導体基板上に、アルミなどの配線部材を堆積してレ
ジストを塗布し、配線のパターンをレジストに露光して
パターニングした後、このレジストをマスクとしてプラ
ズマエッチング法により配線部材の不要な部分を除去し
ている。これにより、レジストで覆われてエッチングさ
れなかった部分が配線として残る。このプラズマを用い
たエッチング法によれば、高い選択度でエッチングを行
うことができるため、ウエットエッチング法に比較して
高い加工精度を得ることができ、より微細な加工や高集
積化が可能となる。
【０００４】ところで、微細化に伴ってゲート酸化膜の
膜厚が薄くなると、例えばゲートに接続されるアルミ配
線を形成する場合、プラズマの荷電粒子の電荷が、配線
を介してゲートに与えられる結果、ゲート酸化膜中を電
流が流れる。これにより、ゲート酸化膜が損傷を受け、
歩留まりが低下したり、信頼性が損なわれることがあ
る。このように、プラズマを使用する工程（プラズマ工
程）においてゲート酸化膜が受ける損傷は、一般にプラ
ズマ損傷（プラズマダメージ）と呼ばれている。このプ
ラズマ損傷の度合いは、プラズマにさらされて荷電粒子
の電荷を取り込む配線の規模に依存する。
【０００５】ここで、図８を参照して、プラズマ損傷の
発生メカニズムを説明する。同図は、プラズマ工程のひ
とつである配線工程において、パターニングされたレジ
スト９をマスクとして層間絶縁膜６上にアルミ配線層８
が形成された直後の状態を模式的に示すものである。こ
こで、符号１は半導体基板であり、この半導体基板１上
には、トランジスタが形成される活性領域２と、素子分
離用の絶縁層２が形成されている。また、活性領域２の
半導体基板の主面にはゲート酸化膜４が形成され、この
ゲート酸化膜４の上にはポリシリコンなどの導電部材か
らなるゲート５が形成されている。符号６は層間絶縁膜
である。この層間絶縁膜６にはスルーホール７が形成さ
れ、このスルーホール７を介して後述するアルミ配線層
８とゲート５との間が電気的に接続される。
【０００６】次に、このような下地の上にアルミ配線層
８がプラズマ工程を含む配線工程により形成される。す
なわち、まずアルミ（Ａｌ）などの導電部材を所定の膜
厚で全面に形成する。続いて、レジスト（感光材）を全
面に塗布してベークした後、公知のリソグラフィ法によ
ってパターニングし、レジストパターン９を形成する。
続いて、プラズマエッチング法により、レジストパター
ン９をマスクとしてその下の導電部材をエッチングし、
アルミ配線層８を形成する。
【０００７】このとき、アルミ配線層８の上部にはレジ
ストパターン９がマスクとして存在するので、アルミ配
線層８の側面（周囲）がプラズマにさらされた状態とな
り、プラズマの荷電粒子の電荷を取り込む「アンテナ」
として作用する。アルミ配線層８をアンテナとして取り
込まれた電荷は、スルーホール７を介してゲート５に与
えられ、ゲート５が正に帯電する。ゲート５が帯電する
と、ゲート絶縁膜４を流れる電流が発生し、このゲート
酸化膜４にプラズマ損傷を与える。すなわち、アルミ配
線層８の側面部分の面積の増加に伴ってゲート酸化膜４
に与えるプラズマ損傷の度合いが大きくなる。一般に、
プラズマ損傷の度合いは、ゲート酸化膜を流れる電流密
度に概ね比例する。
【０００８】ここで、配線工程では、アルミ配線層８の
膜厚（高さ）を一定とすれば、ゲート酸化膜４の電流量
は、プラズマの荷電粒子の電荷を取り込むアンテナとし
て作用するアルミ配線層８の周囲長にほぼ比例し、ゲー
ト酸化膜４の面積にほぼ反比例する。すなわち、電流密
度に比例するプラズマ損傷の度合は、おおよそアルミ配
線層８の周囲長に比例し、ゲート酸化膜４の面積に反比
例するといえる。そこで、従来、配線工程では、プラズ
マ損傷の度合いを表すための指数として、下式（１）で
表されるアンテナ比Ｒが用いられている。 Ｒ＝Ｍ／Ｓ ・・・（１） ただし、Ｍはアンテナサイズであり、アンテナとして作
用する配線層８の周囲長（ほぼ配線長に等しい）を表
す。Ｓはゲート酸化膜４の面積である。
【０００９】上述のように、プラズマ工程では、ゲート
酸化膜がプラズマの荷電粒子による障害を受けることか
ら、ゲート酸化膜が致命的な損傷を受けない範囲内で許
容し得る最大のアンテナ比Ｒmaxを設計ルールとして予
め取り決めておき、アンテナ比Ｒが最大アンテナ比Ｒma
x以下となるようにレイアウト設計が行われている。
【００１０】ここで、例えば配線が３層（例えば第１メ
タル配線Ｍ１、第２メタル配線Ｍ２、第３メタル配線Ｍ
３）からなり、各配線工程でプラズマ工程が用いられる
とすれば、３層の配線工程におけるアンテナ比は、各配
線のアンテナ比の総和（＝ΣＲ）となる。この場合、ア
ンテナ比の総和ΣＲが最大アンテナ比Ｒmax以下となる
ように、各配線についてレイアウト設計が行われる。
【００１１】このように配線層が複数存在する場合、こ
れら配線層間を接続するためのスルーホールの層も複数
存在し、同様に各スルーホールについてのアンテナ比の
総和がその最大アンテナ比以下となるようにレイアウト
設計が行われる。因みに、スルーホール工程では、スル
ーホールの底面がアンテナとして作用するので、ゲート
酸化膜４の電流量は、スルーホール７の底面積にほぼ比
例し、ゲート酸化膜４の面積にほぼ反比例する。そこ
で、スルーホール層については、上式（１）において、
アンテナサイズＭとしてスルーホールの底面積を採用し
てアンテナ比Ｒが算出される。
【００１２】上述のように、レイアウト設計の段階でプ
ラズマ損傷に対する対策をとる方法に対し、製造の段階
で対策をとる方法も知られている。たとえば、特開平１
０−２４７６３８号公報には、ゲート電極のエッチング
時にマスクとして用いたレジストパターンを酸素プラズ
マによりアッシングする際のプラズマ損傷を防止する技
術が開示されている。この従来技術によれば、ゲート酸
化膜上に絶縁膜を形成し、この絶縁膜の上にレジストパ
ターンを形成する。したがって、レジストパターンをプ
ラズマによりアッシングする際にはゲート絶縁膜が絶縁
膜に覆われているので、プラズマによりゲート電極が帯
電することがなくなり、プラズマ損傷が防止される。
【００１３】また、特開平１０−１４４６５８号公報に
は、プラズマによりゲート電極が正に帯電してゲート酸
化膜が破壊されるプラズマ損傷を防止するための技術と
して、基板電位を周期的に正電位にバイアスする技術が
開示されている。この従来技術によれば、基板が周期的
に正電位にバイアスされるので、負の電荷である電子が
基板に誘導されて中和される結果、ゲート電極の表面が
正に帯電しなくなり、プラズマ損傷が防止される。
【００１４】さらに、特開平５−３０８０５５号公報に
は、ゲート電極を形成する際のプラズマ損傷を防止する
ための技術として、ゲートのエッチング工程を、有磁場
高密度プラズマエッチングおよび無磁場低密度プラズマ
エッチングの多段階とする技術が開示されている。この
従来技術によれば、配線パターン形成時の帯電を抑制し
ながら、高速なエッチングが可能となる。
【００１５】
【発明が解決しようとする課題】ところで、上述のレイ
アウト設計の段階でプラズマ損傷に対する対策をとる方
法によれば、例えば配線が３層からなる場合、各配線層
のアンテナ比の総和を求めて、これを３層分の配線工程
におけるアンテナ比としている。しかしながら、各配線
層のアンテナ比には層間の影響が反映されておらず、プ
ラズマ損傷の度合いが、各アンテナ比の和により適正に
表現できるとは限らない。
【００１６】また、例えば配線とスルーホールの各工程
では、加工形状やプラズマの密度、あるいはチャージア
ップのメカニズムなどのちがいにより、設定される最大
アンテナ比Ｒmaxやアンテナ比の定義内容が異なってい
るので、このように各アンテナ比を単純に足し合わせる
こと自体が意味を持たない。したがって、各工程でのア
ンテナ比を単純に足し合わせたとしても、プラズマ損傷
の度合いを適正に評価することはできない。要するに、
従来のレイアウト設計方法によれば、必ずしもアンテナ
比によってプラズマ損傷の度合いを適正に評価すること
ができず、プラズマ損傷の度合いを反映させてレイアウ
ト設計を行うことについて限界があった。
【００１７】一方、上述の製造段階でプラズマ損傷に対
する対策をとる方法によれば、工程数の増加や製造装置
の複雑化を招くという問題がある。例えば、上述の特開
平１０−２４７６３８号公報に開示された従来技術によ
れば、ゲート酸化膜上の絶縁膜の形成工程および除去工
程が必要となり、工程数が増える。しかも、ゲート電極
の側面は絶縁膜に覆われていないので、プラズマによる
ゲート電極の帯電は避けられず、プラズマ損傷の可能性
が残る。
【００１８】また、特開平１０−１４４６５８号公報に
開示された従来技術によれば、基板を周期的に正電位に
バイアスするための高周波発生装置が必要になり、製造
装置の複雑化を招く。また、プラズマによるゲート電極
の帯電は避けられず、依然としてプラズマ損傷の可能性
が残る。さらに、特開平５−３０８０５５号公報に開示
された従来技術によれば、エッチング工程が、有磁場高
密度プラズマエッチングによる工程と無磁場低密度プラ
ズマエッチングによる工程とに分けられるため、工程数
が増えるという問題がある。しかも、後半の無磁場での
エッチングレートが低下し、スループットが低下する。
加えて、無磁場にしても、常にプラズマ損傷を低減でき
るとは限らず、磁場以外の原因でプラズマが不均一にな
り、プラズマ損傷の可能性が残る。結局のところ、上述
の従来技術では依然としてプラズマ損傷の可能性が残
り、レイアウト上の根本的な対策が必要となる。
【００１９】この発明は、上記事情に鑑みてなされたも
ので、製造工程数の増加や製造装置の複雑化を伴うこと
なく、複数の工程におけるプラズマ損傷の度合いを適切
に評価してレイアウト設計を行うことができる半導体装
置のレイアウト設計方法及び装置並びに記録媒体を提供
することを目的とする。
【００２０】
【課題を解決するための手段】この発明は、上記課題を
解決するため、以下の構成を有する。すなわち、第１の
発明にかかる半導体装置のレイアウト設計方法は、少な
くとも２工程以上のプラズマ工程を含む一連の工程を経
て製造される半導体装置のレイアウト設計方法であっ
て、（ａ）各プラズマ工程で露出するレイアウト層のパ
ターンからアンテナ比を抽出する抽出ステップ（例えば
後述するステップＳ３に相当する要素）と、（ｂ）前記
アンテナ比に応じたプラズマ損傷の度合いを算出する算
出ステップ（例えば後述するステップＳ４に相当する要
素）と、（ｃ）前記各プラズマ工程について算出された
損傷の度合いを全プラズマ工程にわたって加算する加算
ステップ（例えば後述するステップＳ５に相当する要
素）と、（ｄ）前記損傷の度合いの加算結果に応じて前
記半導体装置のレイアウトを変更する変更ステップ（例
えば後述するステップＳ８に相当する要素）と、を含む
ことを特徴とする。
【００２１】この第１の発明によれば、まず、プラズマ
工程で使用されるレイアウトパターンからアンテナ比が
抽出され、各プラズマ工程におけるプラズマ損傷の度合
いが算出される。このとき、プラズマ損傷の度合いは、
各プラズマ工程に対して抽出されたアンテナ比に応じた
ものが算出される。例えば、損傷の度合いとアンテナ比
との対応関係がプラズマ工程ごとに異なる場合、この対
応関係に基づいてプラズマ工程ごとにアンテナ比に対す
る損傷の度合いが算出される。このようにして算出され
た各プラズマ工程でのプラズマ損傷の度合いが加算（積
算）され、この加算結果に応じて、プラズマ損傷の度合
いが判断され、必要に応じてレイアウトの変更が行われ
る。
【００２２】このレイアウトの変更は、例えば、各プラ
ズマ工程での損傷の度合いの和（積算値）が、プラズマ
損傷の度合いの上限を与える所定値を超えた場合、各プ
ラズマ工程での損傷の度合いの和を所定値以下とするよ
うに行われる。これにより、全プラズマ工程におけるプ
ラズマ損傷の度合いを評価してレイアウト設計を行うこ
とができ、全プラズマ工程にわたるプラズマ損傷の度合
いを抑制しながら、効率のよいレイアウト設計が可能と
なる。
【００２３】第２の発明は、第１の発明において、前記
算出ステップが、前記各プラズマ工程でのプラズマ損傷
の度合いとアンテナ比との間の所定の対応関係（例えば
後述する図４および図５に示す特性で表される対応関
係）に基づき前記各プラズマ工程に対して抽出されたア
ンテナ比から前記損傷の度合いを算出することを特徴と
する。この構成によれば、所定の対応関係に基づき、各
プラズマ工程に特有な条件（例えば形状、プラズマの密
度、チャージアップのメカニズムなど）が損傷の度合い
に反映され、各プラズマ工程でのアンテナ比に応じたプ
ラズマ損傷の度合いを算出することが可能となる。
【００２４】第３の発明は、第２の発明において、プラ
ズマ工程ｉにおける損傷の度合いをＤiとし、該プラズ
マ工程ｉにおけるアンテナ比をＲiとし、該プラズマ工
程ｉにおいて許容されるアンテナ比の最大値をＲmax.i
とし、該プラズマ工程ｉについて予め設定されたフィッ
ティング係数をａi（０≦ａi≦１）としたときに、前記
損傷の度合いＤiを、Ｄi＝（Ｒi／Ｒmax.i）aiとして算
出することを特徴とする。 この構成によれば、アンテ
ナ比の最大値Ｒmax.iにより正規化されたアンテナ比Ｒi
から、正規化された損傷の度合いＤiが算出される。し
たがって、損傷の度合いＤiの上限値が１とされ、この
上限値１を超えたか否かによりレイアウト変更の必要性
を判断することが可能となる。
【００２５】第４の発明は、第１の発明において、前記
半導体装置上のトランジスタ素子のゲートに接続される
導電部材を表すレイアウト上のパターンを分割し、該ゲ
ートに対するアンテナサイズを縮小するように、前記半
導体装置のレイアウトを変更することを特徴とする。こ
の構成によれば、トランジスタ素子のゲートに接続され
る導電部材のアンテナサイズが小さくなる結果、この導
電部材を形成するプラズマ工程でのアンテナ比が小さく
なり、全体としてプラズマ損傷が低減する。
【００２６】第５の発明は、第１の発明において、前記
半導体装置上のトランジスタ素子のゲートに接続される
導電部材と、前記トランジスタ素子が形成された半導体
基板との間に電流リーク経路を形成するように、前記半
導体装置のレイアウトを変更することを特徴とする。こ
の構成によれば、アンテナとして作用する導電部材に取
り込まれた電荷は、電流リーク経路を介して半導体基板
に放出される。したがって、この導電部材に接続された
ゲート電極が帯電することがなく、プラズマ損傷が防止
される。
【００２７】第６の発明は、少なくとも２工程以上のプ
ラズマ工程を含む一連の工程を経て製造される半導体装
置のレイアウト設計装置であって、各プラズマ工程で露
出するレイアウト層のパターンからアンテナ比を抽出す
る抽出手段（例えば後述するアンテナ抽出部１０に相当
する構成要素）と、前記アンテナ比に応じたプラズマ損
傷の度合いを算出する算出手段（例えば後述する指数算
出部２０に相当する構成要素）と、前記各プラズマ工程
について算出された損傷の度合いを全プラズマ工程にわ
たって加算する加算手段（例えば後述する指数加算部４
０に相当する構成要素）と、前記損傷の度合いの加算結
果に応じて前記半導体装置のレイアウトを変更する変更
手段（例えば後述するレイアウト変更部５０に相当する
構成要素）と、を備えたことを特徴とする。
【００２８】この第６の発明によれば、抽出手段によ
り、プラズマ工程で露出するレイアウトパターンからア
ンテナ比が抽出され、算出手段により、各プラズマ工程
におけるプラズマ損傷の度合いが算出される。プラズマ
損傷の度合いは、各プラズマ工程に対して抽出されたア
ンテナ比に応じたものが算出される。このとき、算出手
段は、例えば、損傷の度合いとアンテナ比との対応関係
がプラズマ工程ごとに異なる場合、この対応関係に基づ
いてプラズマ工程ごとにアンテナ比に対する損傷の度合
いを算出する。このようにして算出された各プラズマ工
程でのプラズマ損傷の度合いは、加算手段により加算
（積算）される。変更手段は、この加算結果に応じて、
プラズマ損傷の度合いを判断し、必要に応じてレイアウ
トの変更を行う。
【００２９】例えば、各プラズマ工程での損傷の度合い
の和（積算値）が、プラズマ損傷の度合いの上限を与え
る所定値を超えた場合、変更手段は、各プラズマ工程で
の損傷の度合いの和が所定値を超えないように、レイア
ウトを変更する。これにより、全プラズマ工程における
プラズマ損傷の度合いを評価してレイアウト設計を行う
ことができ、全プラズマ工程にわたるプラズマ損傷の度
合いを抑制しながら、効率のよいレイアウト設計が可能
となる。
【００３０】第７の発明は、第６の発明において、前記
算出手段が、前記各プラズマ工程でのプラズマ損傷の度
合いとアンテナ比との間の所定の対応関係（例えば後述
する図４および図５に示す特性で表される対応関係）に
基づき前記各プラズマ工程におけるアンテナ比から前記
損傷の度合いを算出することを特徴とする。
【００３１】第８の発明は、第７の発明において、前記
算出手段が、プラズマ工程ｉにおける損傷の度合いをＤ
iとし、該プラズマ工程ｉにおけるアンテナ比をＲiと
し、該プラズマ工程ｉにおいて許容されるアンテナ比の
最大値をＲmax.iとし、該プラズマ工程ｉについて予め
設定されたフィッティング係数をａi（０≦ａi≦１）と
したときに、前記損傷の度合いＤiを、Ｄi＝（Ｒi／Ｒm
ax.i）aiとして算出することを特徴とする。
【００３２】第９の発明は、第７の発明において、前記
変更手段が、前記半導体装置上のトランジスタ素子のゲ
ートに接続される導電部材を表すレイアウト上のパター
ンを分割し、該ゲートに対するアンテナサイズを縮小す
るように、前記半導体装置のレイアウトを変更すること
を特徴とする。
【００３３】第１０の発明は、第７の発明において、前
記変更手段が、前記半導体装置上のトランジスタ素子の
ゲートに接続される導電部材と、前記トランジスタ素子
が形成された半導体基板との間に電流リーク経路を形成
するように、前記半導体装置のレイアウトを変更するこ
とを特徴とする。
【００３４】第１１の発明は、少なくとも２工程以上の
プラズマ工程を含む一連の工程を経て製造される半導体
装置のレイアウト設計プログラムが記録された記録媒体
であって、（ａ）各プラズマ工程で露出するレイアウト
層のパターンからアンテナ比を抽出する抽出ステップ
と、（ｂ）前記アンテナ比に応じたプラズマ損傷の度合
いを算出する算出ステップと、（ｃ）前記各プラズマ工
程について算出された損傷の度合いを全プラズマ工程に
わたって加算する加算ステップと、（ｄ）前記損傷の度
合いの加算結果に応じて前記半導体装置のレイアウトを
変更する変更ステップと、を実行するためのレイアウト
設計プログラムが記録されたことを特徴とする。
【００３５】この構成によれば、記録媒体からプログラ
ムを読み出してコンピュータにインストールすることに
より、任意のコンピュータ上に、本発明にかかるレイア
ウト設計装置を構築することができ、本発明にかかるレ
イアウト設計方法を実行させることができる。
【００３６】
【発明の実施の形態】次に、本発明の実施の形態にかか
るレイアウト設計装置について説明するに先だって、こ
の発明の特徴を説明する。そもそもプラズマ損傷は、各
プラズマ工程での損傷がゲート酸化膜に累積された結果
として顕在化するものであることから、全プラズマ工程
にわたってプラズマ損傷の度合いを加算して判断すべき
性質のものである。
【００３７】本発明は、各プラズマ工程ごとに加工形状
やプラズマ密度、あるいはチャージアップのメカニズム
などが異なり、またアンテナ比そのものの定義内容につ
いても必ずしも統一することができない事情がある点を
考慮し、各プラズマ工程でのレイアウト層ごとにプラズ
マ損傷の度合いとアンテナ比との対応関係（所定の対応
関係）を予め実験的に求めておき、この対応関係に従っ
てアンテナ比からプラズマ損傷の度合いを算出し、これ
をプラズマ工程で用いられる全レイアウト層にわたって
加算し、この加算結果に基づいてレイアウト設計を行う
ものである。
【００３８】ここで、プラズマ損傷の度合いとアンテナ
比との対応関係は、例えばゲート絶縁膜が破壊するまで
に流し得る電荷量Ｑbdの測定から実験的に求められ、全
プラズマ工程について同一の基準で測定される。この実
施の形態では、プラズマ損傷の度合いとアンテナ比との
対応関係を指数関数（ｘa）により表現し、指数部ａに
ついてフィッティング係数ａiを設定することにより、
実測値に対する計算値の合わせ込みを行っている。
【００３９】このようにプラズマ工程に適用されるレイ
アウトパターンの各層についてプラズマ損傷の度合いと
アンテナ比との対応関係を規定しておきさえすれば、ア
ンテナ比がレイアウトパターンの層ごとに任意に定義さ
れ、またプラズマ損傷の度合いとアンテナ比との対応関
係が層ごとに異なっていても、各層のアンテナ比から、
その層の工程でのプラズマ損傷の度合いを算出すること
が可能となる。したがって、全プラズマ工程にわたるプ
ラズマ損傷の度合いを設計段階で評価しながらレイアウ
ト設計を行うことが可能となる。
【００４０】以下、図面を参照して、この実施の形態に
かかるレイアウト設計装置について説明する。この実施
の形態にかかるレイアウト設計装置は、予め暫定的に設
計されたレイアウトパターンについてプラズマ損傷の度
合いを評価し、この評価結果に応じてレイアウトの設計
変更を行うものである。
【００４１】図１に、この実施の形態にかかるレイアウ
ト設計装置の構成を示す。同図において、符号１０は、
各プラズマ工程で露出する既存の暫定レイアウトパター
ンからアンテナ比を抽出するアンテナ比抽出部、符号２
０は、アンテナ抽出部１０により抽出されたアンテナ比
に応じたプラズマ損傷の度合いを表す指数Ｄiを算出す
る指数算出部、符号３０は、指数Ｄiを算出する際の係
数ａiを設定する係数設定部、符号４０は、指数算出部
２０により算出された指数Ｄiを全プラズマ工程にわた
って加算する指数加算部、符号５０は、指数加算部４０
の加算結果に応じてレイアウトの設計変更処理を実施す
るレイアウト変更部である。符号６０は、上記各構成要
素を機能させるための制御部である。これら構成要素
は、例えばコンピュータ上に構築され、この場合、各構
成要素の機能はソフトウェア上で記述される。言うまで
もなく、各構成要素をハードウェアとして構成してもよ
い。
【００４２】次に、図２に示すフローチャートに沿っ
て、図３に示す断面構造を有する半導体装置のレイアウ
ト設計を行う場合を例として、この実施の形態にかかる
レイアウト設計装置の動作を説明する。なお、図３
（ａ）において、前述の図８に示す要素と共通する要素
について同一符号を付し、これら要素の説明を省略す
る。また、図３（ａ）において、層間絶縁膜６までのレ
イアウト設計が終了しているものとし、プラズマ工程を
使用するスルーホール７およびアルミ配線層８の各層に
ついてレイアウト設計するものとする。
【００４３】まず、本装置による処理を実行する前に、
プラズマ損傷を考慮しない公知のレイアウト設計ツール
を用いて、スルーホール７とアルミ配線層８について、
図３（ｂ）に示すようにレイアウト設計を暫定的に行
う。このレイアウトパターンに対して、図１に示す本装
置は以下の処理を実行する。
【００４４】ステップＳ１：制御部６０により、この装
置の処理対象として注目する層を表す変数ｉ、および全
層にわたる損傷の度合いを表す変数Ｄ（損傷指数）に対
して各初期値を設定する。具体的には、変数ｉに対して
は最初の処理層を表す初期値１を設定し、変数Ｄに対し
ては初期値０を設定する。 ステップＳ２：続いて、制御部６０は、現在処理の対象
とされている層を表す変数ｉ（＝１）が所定値ｎを超え
たか否かを判断する。この所定値ｎは、プラズマ工程の
対象とされる層の数を表すもので、この実施の形態で
は、所定値ｎとして、最後に処理の対象とされる層に対
して付与される変数ｉの値が外部から設定される。この
例では所定値ｎとして２が設定されている。
【００４５】ステップＳ３：いま、変数ｉは初期値１に
設定されているから、変数ｉは所定値２より小さく、し
たがって制御部６０は、変数ｉが所定値ｎを超えていな
いと判定する。この場合（ステップＳ０２：ＮＯ）、制
御部６０は、アンテナ比抽出部１０を機能させ、処理対
象の層（ｉ＝１）について、アンテナ比Ｒiを抽出す
る。具体的には、スルーホール層のパターンからアンテ
ナ比Ｒ1を算出する。ここで、スルーホール工程では、
スルーホールの底面のみがアンテナとして寄与するの
で、アンテナ比Ｒ1として、スルーホールの底面積をゲ
ート酸化膜の面積で除した値がアンテナ比Ｒ1として算
出される。
【００４６】ステップＳ４：続いて、制御部６０は、指
数算出部２０を機能させ、現在処理の対象とされている
層（ｉ＝１）について、プラズマ損傷の度合いを表す指
数Ｄiを、下式（２）により算出する。 Ｄi＝（Ｒi／Ｒmax.i）ai ・・・（２）
【００４７】ただし、式（２）において、Ｒiは、変数
ｉで表される層についてのアンテナ比であり、暫定的に
設計されたレイアウトパターンから算出される。Ｒmax.
iは、変数ｉで表される層について許容されるアンテナ
比の最大値であり、例えば、ゲート酸化膜の耐圧やリー
クなどを測定して予め実験的に求められる。指数部のａ
iは、変数ｉで表される層について設定されたフィッテ
ィング係数（０≦ａi≦１）であって、プラズマ損傷の
度合いとアンテナ比と整合を図るためのものであり、実
験的に得られたものである。なお、以下の説明におい
て、式（２）における「Ｒi／Ｒmax.i」の項を「アンテ
ナ指数Ｘi」と称す。
【００４８】ここで、図４に、スルーホール層のアンテ
ナ指数Ｘ1（＝Ｒ1／Ｒmax.1）と正規化された損傷の度
合いＤ1との対応関係を表す測定値の一例を示す。この
例では、測定値の概挿線からフィッティング係数ａ1
は、0.88に設定され、横軸のアンテナ指数Ｘiが１のと
き、すなわちアンテナ比Ｒiが最大アンテナ比Ｒmax.iと
等しくなったとき、縦軸のプラズマ損傷の度合いＤiが
１となって上限に達する。
【００４９】ステップＳ５：続いて、制御部６０は、指
数加算部４０を機能させ、上述の変数ｉで表される層に
ついて算出された指数Ｄiを損傷指数Ｄに加算し、この
損傷指数Ｄに累積する。いま、スルーホール層が最初の
処理層であるから、指数Ｄiが加算された後の損傷指数
Ｄは、スルーホール層について算出された指数Ｄ1その
ものとなる。
【００５０】ステップＳ６：続いて、制御部６０は、指
数Ｄiが累積された損傷指数Ｄが１以下か否かを判断す
る。 ステップＳ７：ここで、損傷指数Ｄが１以下の場合（ス
テップＳ０６：ＹＥＳ）、すなわち累積された損傷の度
合いが上限に達していない場合、制御部６０は、変数ｉ
をインクリして２とした後、上述のステップＳ２に処理
を戻して、同様の処理を実行させる。
【００５１】具体的には、ステップＳ２において変数ｉ
（＝２）が所定値ｎ（＝２）を超えたか否かが判断され
る。この場合、変数ｉは所定値ｎを超えていないから、
ステップＳ３に進んで、アルミ配線層についてアンテナ
比の抽出が行われる。具体的には、アルミ配線工程で
は、アルミ配線層８の周囲長がアンテナとして寄与する
ので、アンテナ比Ｒ2として、アルミ配線層８の周囲長
をゲート酸化膜４の面積で除した値が抽出される。そし
て、ステップＳ４においてアルミ配線層について指数Ｄ
2が算出され、ステップＳ５において指数Ｄ2がそれまで
の損傷指数Ｄに加算される。図５に、アルミ配線層につ
いてのアンテナ指数Ｘ2（Ｒ2／Ｒmax.2）に対する損傷
の度合いＤ2の特性の測定値一例を示す。この例では、
測定値の概挿線からフィッティング係数ａ2が0.68に選
ばれる。
【００５２】ここで、上述のように、スルーホール層の
アンテナ比Ｒ1とアルミ配線層のアンテナ比Ｒ2とでは、
定義内容が異なっているが、この発明によれば、それぞ
れの層について定義されたアンテナ比に応じた損傷の度
合いが、予め規定された対応関係から算出される。ま
た、これらの対応関係は上述の式（２）により規定さ
れ、さらには式（２）は実験的に求められる。したがっ
て、各層について上述の対応関係を表す式（２）さえ規
定されていれば、どのように定義されたアンテナ比から
であっても各工程におけるプラズマ損傷の度合いを一義
的に算出することが可能となる。
【００５３】ステップＳ８：続いて、損傷指数Ｄが１を
超える場合（ステップＳ６：ＮＯ）、これまでのプラズ
マ損傷の度合いの累積値を表す損傷度合いＤが、上限を
超えることとなる。この場合、制御部６０は、このレイ
アウトがプラズマ損傷の観点から不適切であると評価
し、レイアウト変更部５０にレイアウトの設計変更処理
を実施させる。
【００５４】図６に、アルミ配線層についてのレイアウ
トの変更例を示す。この例では、図３に示すアルミ配線
層８を、周囲長の小さな配線層８Ａと配線層８Ｂとに分
割し、これら配線層８Ａと配線層８Ｂを、周囲長の小さ
な第２層目のアルミ配線層８０およびスルーホール７０
Ａ，７０Ｂを介して接続するようにレイアウトパターン
が修正される。この場合、周囲長の小さな第１層目のア
ルミ配線層８Ａおよび第２層目のアルミ配線層８０がア
ンテナとして寄与するのみに留まるので、全体としてア
ンテナ比が低減され、損傷指数Ｄが小さくなる。
【００５５】なお、この例では、アルミ配線層を分割し
てアンテナ比を小さくするようにレイアウトを変更する
ものとしたが、図７に例示するように、アルミ配線層８
と半導体基板１との間に逆接続されたダイオード１００
を形成し、プラズマの荷電粒子による電荷を逆方向のダ
イオード電流として半導体基板１に放出するように、レ
イアウトを修正してもよい。
【００５６】また、必要に応じて、アルミ配線に加え、
スルーホールのレイアウトを修正するものとしてもよ
い。この場合、例えばスルーホールの個数を少なくした
り、そのサイズを小さくするような変更が行われる。一
般にはスルーホール工程に比較してアルミ配線工程のア
ンテナ比が支配的であるため、損傷指数Ｄiを改善する
上で、アルミ配線層のパターン修正が有効である。
【００５７】上述のレイアウト設計の変更処理後（ステ
ップ８の終了後）、制御部６０は、再度上述の一連のス
テップを、変数ｉが所定値ｎを超えるまで繰り返し実行
させる。レイアウト変更処理後、アルミ配線層に対する
処理が終了してステップ７が実行されると、変数ｉが３
にインクリされるので、ステップＳ２において、変数ｉ
（＝３）が所定値ｎ（＝２）よりも大きくなり（ステッ
プＳ２：ＹＥＳ）、一連の処理が終了する。
【００５８】なお、レイアウト変更処理を行った場合に
所定値ｎをインクリし、レイアウト変更処理により新た
に加わった層を含む全ての層について同様の処理を実行
するようにしてもよい。以上により、この実施の形態に
かかるレイアウト設計装置により全プラズマ工程にわた
ってプラズマ損傷の度合いが抑えられるように、レイア
ウトの設計が行われる。
【００５９】以上、この発明の一実施の形態を説明した
が、この発明は、この実施の形態に限られるものではな
く、この発明の要旨を逸脱しない範囲の設計変更等があ
っても本発明に含まれる。例えば、上述の実施の形態で
は、各層について指数Ｄiを算出した後に逐次損傷指数
Ｄに積算するものとしたが、全層にわたるすべての指数
Ｄiを算出した後に、これらを加算して損傷指数Ｄを算
出するものとしてもよい。すなわち、この場合、損傷指
数Ｄは下式（３）により計算される。 Ｄ＝Ｄ1＋Ｄ2＋…＋Ｄn ＝（Ｒ1／Ｒmax.1）a1＋（Ｒ2／Ｒmax.2）a2＋…＋（Ｒn／Ｒmax.N）aN ・・・（３） ただし、式（３）において、Ｎは処理対象の層数を表
す。
【００６０】また、上述の実施の形態では、損傷指数Ｄ
を算出した後に、この損傷指数Ｄに応じてレイアウトの
変更処理を実施するものとしたが、このレイアウトの変
更処理を省略し、単に損傷指数Ｄを出力するものとして
構成してもよい。これにより、プラズマ損傷に関するデ
ザインルールをチェックするための装置を実現すること
ができる。
【００６１】さらに、上述の実施の形態では、プラズマ
損傷の度合いとアンテナ比との対応関係を、指数関数を
用いて表現するものとしたが、これに限定されることな
く、適切な関数で表現すればよく、必要なフィッティン
グ係数を適宜導入し、電荷量Ｑbdなどのようにプラズマ
損傷に寄与する量を実験的に測定することによりフィッ
ティング係数の値を設定すればよい。
【００６２】さらにまた、上述の実施の形態では、アン
テナ比Ｒiを最大アンテナ比Ｒmax.iにより正規化し、指
数Ｄiとアンテナ比Ｒiとの対応関係を指数関数により規
定したが、これに限定されることなく、アンテナ指数Ｒ
iを正規化することなく、これらの対応関係を他の関数
により規定してもよい。
【００６３】
【発明の効果】以上説明したように、この発明によれ
ば、以下の効果を得ることができる。すなわち、各プラ
ズマ工程で露出するレイアウト層のパターンからアンテ
ナ比を抽出する抽出し、前記アンテナ比に応じたプラズ
マ損傷の度合いを算出し、前記各プラズマ工程について
算出された損傷の度合いを全プラズマ工程にわたって加
算し、前記損傷の度合いの加算結果に応じて前記半導体
装置のレイアウトを変更するようにしたので、製造工程
数の増加や製造装置の複雑化を伴うことなく、複数の工
程におけるプラズマ損傷の度合いを適切に評価してレイ
アウト設計を行うことが可能となる。
【００６４】また、各プラズマ工程でのプラズマ損傷と
アンテナ比との間の所定の対応関係に基づき前記各プラ
ズマ工程に対して抽出されたアンテナ比から前記損傷の
度合いを算出するようにしたので、各工程のアンテナ比
に応じたプラズマ損傷の度合いを算出することができ
る。
【００６５】さらに、プラズマ工程ｉにおける損傷の度
合いをＤiとし、該プラズマ工程ｉにおけるアンテナ比
をＲiとし、該プラズマ工程ｉにおいて許容されるアン
テナ比の最大値をＲmax.iとし、該プラズマ工程ｉにつ
いて予め設定されたフィッティング係数をａi（０≦ａi
≦１）としたときに、前記損傷の度合いＤiを、Ｄi＝
（Ｒi／Ｒmax.i）aiとして算出するようにしたので、所
定の対応関係に基づきアンテナ比に応じた前記損傷の度
合いを算出することが可能となる。
【００６６】さらにまた、半導体装置上のトランジスタ
素子のゲートに接続される導電部材を表すレイアウト上
のパターンを分割し、該ゲートに対するアンテナサイズ
を縮小するように、前記半導体装置のレイアウトを変更
するものとしたので、プラズマ損傷の度合いを抑制する
ようにレイアウトを修正することが可能となる。
【００６７】さらにまた、半導体装置上のトランジスタ
素子のゲートに接続される導電部材と、前記トランジス
タ素子が形成された半導体基板との間に電流リーク経路
を形成するように、前記半導体装置のレイアウトを変更
するものとしたので、導電部材を分割することなく、プ
ラズマ損傷の度合いを抑制するようにレイアウトを修正
することが可能となる。
【００６８】したがって、この発明によれば、プラズマ
損傷の度合いを精度良く設計段階で見積ることが可能と
なり、無駄なレイアウトの設計変更が回避され、したが
って無駄な設計変更に伴う無駄なレイアウト上の面積の
増加を防止でき、効率のよいレイアウト設計を行うこと
が可能となる。
【図面の簡単な説明】
【図１】 この発明の実施の形態に係るレイアウト設計
装置の構成を示すブロック図である。
【図２】 この実施の形態に係るレイアウト設計装置の
動作の流れを示すフローチャートである。
【図３】 この実施の形態に係るレイアウト設計装置の
処理対象とするレイアウトパターンを適用して製造され
る半導体装置の断面図およびレイアウトパターン図であ
る。
【図４】 この実施の形態に係るフィッティング係数
（スルーホール層）を算出するための特性図である。
【図５】 この実施の形態に係るフィッティング係数
（アルミ配線層）を算出するための特性図である。
【図６】 この実施の形態に係るレイアウト設計装置に
より変更されたレイアウト（配線層分割）を適用して製
造される半導体装置の断面図である。
【図７】 この実施の形態に係るレイアウト設計装置に
より変更されたレイアウト（逆ダイオード形成）を適用
して製造される半導体装置の断面図である。
【図８】 プラズマ損傷の発生メカニズムを説明するた
めの図である。
【符号の説明】
１：半導体基板 ２：活性領域 ３：絶縁層 ４：ゲート酸化膜 ５：ゲート ６：層間絶縁膜 ７，７０Ａ，７０Ｂ：スルーホール ８，８Ａ，８Ｂ，８０：アルミ配線層 ９：レジストパターン １０：アンテナ比抽出部 ２０：指数算出部 ３０：係数設定部 ４０：指数加算部 ５０：レイアウト変更部 ６０：制御部 １００：ダイオード Ｓ１〜Ｓ８：ステップ

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも２工程以上のプラズマ工程を
    含む一連の工程を経て製造される半導体装置のレイアウ
    ト設計方法であって、 （ａ）各プラズマ工程で露出するレイアウト層のパター
    ンからアンテナ比を抽出する抽出ステップと、 （ｂ）前記アンテナ比に応じたプラズマ損傷の度合いを
    算出する算出ステップと、 （ｃ）前記各プラズマ工程について算出された損傷の度
    合いを全プラズマ工程にわたって加算する加算ステップ
    と、 （ｄ）前記損傷の度合いの加算結果に応じて前記半導体
    装置のレイアウトを変更する変更ステップと、 を含むことを特徴とする半導体装置のレイアウト設計方
    法。
  2. 【請求項２】 前記算出ステップは、 前記各プラズマ工程でのプラズマ損傷の度合いとアンテ
    ナ比との間の所定の対応関係に基づき前記各プラズマ工
    程に対して抽出されたアンテナ比から前記損傷の度合い
    を算出することを特徴とする請求項１に記載されたレイ
    アウト設計方法。
  3. 【請求項３】 プラズマ工程ｉにおける損傷の度合いを
    Ｄiとし、該プラズマ工程ｉにおけるアンテナ比をＲiと
    し、該プラズマ工程ｉにおいて許容されるアンテナ比の
    最大値をＲmax.iとし、該プラズマ工程ｉについて予め
    設定されたフィッティング係数をａi（０≦ａi≦１）と
    したときに、 前記損傷の度合いＤiを、 Ｄi＝（Ｒi／Ｒmax.i）ai として算出することを特徴とする請求項２に記載された
    半導体装置のレイアウト設計方法。
  4. 【請求項４】 前記半導体装置上のトランジスタ素子の
    ゲートに接続される導電部材を表すレイアウト上のパタ
    ーンを分割し、該ゲートに対するアンテナサイズを縮小
    するように、前記半導体装置のレイアウトを変更するこ
    とを特徴とする請求項１に記載された半導体装置のレイ
    アウト設計方法。
  5. 【請求項５】 前記半導体装置上のトランジスタ素子の
    ゲートに接続される導電部材と、前記トランジスタ素子
    が形成された半導体基板との間に電流リーク経路を形成
    するように、前記半導体装置のレイアウトを変更するこ
    とを特徴とする請求項１に記載された半導体装置のレイ
    アウト設計方法。
  6. 【請求項６】 少なくとも２工程以上のプラズマ工程を
    含む一連の工程を経て製造される半導体装置のレイアウ
    ト設計装置であって、 各プラズマ工程で露出するレイアウト層のパターンから
    アンテナ比を抽出する抽出手段と、 前記アンテナ比に応じたプラズマ損傷の度合いを算出す
    る算出手段と、 前記各プラズマ工程について算出された損傷の度合いを
    全プラズマ工程にわたって加算する加算手段と、 前記損傷の度合いの加算結果に応じて前記半導体装置の
    レイアウトを変更する変更手段と、 を備えたことを特徴とする半導体装置のレイアウト設計
    装置。
  7. 【請求項７】 前記算出手段は、 前記各プラズマ工程でのプラズマ損傷の度合いとアンテ
    ナ比との間の所定の対応関係に基づき前記各プラズマ工
    程に対して抽出されたアンテナ比から前記損傷の度合い
    を算出することを特徴とする請求項６に記載されたレイ
    アウト設計装置。
  8. 【請求項８】 前記算出手段は、 プラズマ工程ｉにおける損傷の度合いをＤiとし、該プ
    ラズマ工程ｉにおけるアンテナ比をＲiとし、該プラズ
    マ工程ｉにおいて許容されるアンテナ比の最大値をＲma
    x.iとし、該プラズマ工程ｉについて予め設定されたフ
    ィッティング係数をａi（０≦ａi≦１）としたときに、 前記損傷の度合いＤiを、 Ｄi＝（Ｒi／Ｒmax.i）ai として算出することを特徴とする請求項７に記載された
    半導体装置のレイアウト設計装置。
  9. 【請求項９】 前記変更手段は、 前記半導体装置上のトランジスタ素子のゲートに接続さ
    れる導電部材を表すレイアウト上のパターンを分割し、
    該ゲートに対するアンテナサイズを縮小するように、前
    記半導体装置のレイアウトを変更することを特徴とする
    請求項７に記載された半導体装置のレイアウト設計装
    置。
  10. 【請求項１０】 前記変更手段は、 前記半導体装置上のトランジスタ素子のゲートに接続さ
    れる導電部材と、前記トランジスタ素子が形成された半
    導体基板との間に電流リーク経路を形成するように、前
    記半導体装置のレイアウトを変更することを特徴とする
    請求項７に記載された半導体装置のレイアウト設計装
    置。
  11. 【請求項１１】 少なくとも２工程以上のプラズマ工程
    を含む一連の工程を経て製造される半導体装置のレイア
    ウト設計プログラムが記録された記録媒体であって、 （ａ）各プラズマ工程で露出するレイアウト層のパター
    ンからアンテナ比を抽出する抽出ステップと、 （ｂ）前記アンテナ比に応じたプラズマ損傷の度合いを
    算出する算出ステップと、 （ｃ）前記各プラズマ工程について算出された損傷の度
    合いを全プラズマ工程にわたって加算する加算ステップ
    と、 （ｄ）前記損傷の度合いの加算結果に応じて前記半導体
    装置のレイアウトを変更する変更ステップと、 を実行するためのレイアウト設計プログラムが記録され
    たコンピュータ読み取り可能な記録媒体。
JP20101999A 1999-07-14 1999-07-14 半導体装置のレイアウト設計方法及び装置並びに記録媒体 Expired - Fee Related JP3228272B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP20101999A JP3228272B2 (ja) 1999-07-14 1999-07-14 半導体装置のレイアウト設計方法及び装置並びに記録媒体
US09/616,947 US6496959B1 (en) 1999-07-14 2000-07-14 Method and system for estimating plasma damage to semiconductor device for layout design
KR10-2000-0040747A KR100377371B1 (ko) 1999-07-14 2000-07-14 반도체장치의 레이아웃설계방법 및 장치 그리고 기록매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20101999A JP3228272B2 (ja) 1999-07-14 1999-07-14 半導体装置のレイアウト設計方法及び装置並びに記録媒体

Publications (2)

Publication Number Publication Date
JP2001028396A true JP2001028396A (ja) 2001-01-30
JP3228272B2 JP3228272B2 (ja) 2001-11-12

Family

ID=16434128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20101999A Expired - Fee Related JP3228272B2 (ja) 1999-07-14 1999-07-14 半導体装置のレイアウト設計方法及び装置並びに記録媒体

Country Status (3)

Country Link
US (1) US6496959B1 (ja)
JP (1) JP3228272B2 (ja)
KR (1) KR100377371B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129342A1 (ja) * 2005-05-30 2006-12-07 Spansion Llc 半導体装置およびその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6978437B1 (en) 2000-10-10 2005-12-20 Toppan Photomasks, Inc. Photomask for eliminating antenna effects in an integrated circuit and integrated circuit manufacture with same
US6862723B1 (en) * 2002-10-03 2005-03-01 Taiwan Semiconductor Manufacturing Company Methodology of generating antenna effect models for library/IP in VLSI physical design
US7178126B2 (en) * 2004-01-21 2007-02-13 Oki Electric Industry Co., Ltd. Method of protecting a semiconductor integrated circuit from plasma damage
JP2006140349A (ja) * 2004-11-12 2006-06-01 Matsushita Electric Ind Co Ltd レイアウト検証方法およびこれを用いた半導体集積回路装置の設計方法
US20060225007A1 (en) * 2005-04-05 2006-10-05 Taiwan Semiconductor Manufacturing Co. Antenna effect prevention by model extraction in a circuit design for advanced processes
JP2011175455A (ja) * 2010-02-24 2011-09-08 Renesas Electronics Corp 半導体集積回路装置、設計方法、設計装置、およびプログラム
US9378329B1 (en) 2015-05-08 2016-06-28 International Business Machines Corporation Immunity to inline charging damage in circuit designs

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4493745A (en) * 1984-01-31 1985-01-15 International Business Machines Corporation Optical emission spectroscopy end point detection in plasma etching
JP2531282B2 (ja) * 1989-12-22 1996-09-04 三菱電機株式会社 クロスト―ク検証装置
US6005409A (en) * 1996-06-04 1999-12-21 Advanced Micro Devices, Inc. Detection of process-induced damage on transistors in real time
US6028324A (en) * 1997-03-07 2000-02-22 Taiwan Semiconductor Manufacturing Company Test structures for monitoring gate oxide defect densities and the plasma antenna effect
US6187639B1 (en) * 1997-04-21 2001-02-13 Taiwan Semiconductor Manufacturing Company Method to prevent gate oxide damage by post poly definition implantation
JP4063936B2 (ja) 1997-12-19 2008-03-19 松下電器産業株式会社 半導体集積回路の製造方法
US6396075B1 (en) * 1998-05-27 2002-05-28 Texas Instruments Incorporated Transient fuse for change-induced damage detection
US6144037A (en) * 1998-06-18 2000-11-07 International Business Machines Corporation Capacitor charging sensor
TW379399B (en) * 1998-07-08 2000-01-11 United Microelectronics Corp Structure for monitoring antenna effect
US6292927B1 (en) * 1998-12-07 2001-09-18 Artisan Components, Inc. Reduction of process antenna effects in integrated circuits
US6150261A (en) * 1999-05-25 2000-11-21 United Microelectronics Corp. Method of fabricating semiconductor device for preventing antenna effect

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129342A1 (ja) * 2005-05-30 2006-12-07 Spansion Llc 半導体装置およびその製造方法
JP5330687B2 (ja) * 2005-05-30 2013-10-30 スパンション エルエルシー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US6496959B1 (en) 2002-12-17
KR100377371B1 (ko) 2003-03-29
JP3228272B2 (ja) 2001-11-12
KR20010029951A (ko) 2001-04-16

Similar Documents

Publication Publication Date Title
US7807997B2 (en) Test element group (TEG) system for measurement of SOI-MOSFET without a body contact comprising first and second TEGs of unequal gate electrode areas
US5863824A (en) Method of forming semiconductor devices using gate electrode length and spacer width for controlling drivecurrent strength
US9082873B2 (en) Method and structure for finFET with finely controlled device width
US8577494B2 (en) Semiconductor manufacturing apparatus and control system and control method therefor
KR0170456B1 (ko) 반도체 장치 및 그 제조방법
JP4567110B2 (ja) 装置能力測定による近接効果測定方法及び装置
JP3228272B2 (ja) 半導体装置のレイアウト設計方法及び装置並びに記録媒体
US8183664B2 (en) Electrostatic discharge protection device, method of manufacturing the same, method of testing the same
US7200455B2 (en) Method of process control
JP2006140349A (ja) レイアウト検証方法およびこれを用いた半導体集積回路装置の設計方法
US6686254B2 (en) Semiconductor structure and method for reducing charge damage
JP3593079B2 (ja) 半導体集積回路装置及びその製造方法
US6372082B1 (en) Method and apparatus for semiconductor device fabrication
US7456033B2 (en) Method of evaluating semiconductor device
US6746882B1 (en) Method of correcting non-linearity of metrology tools, and system for performing same
US7323744B2 (en) Semiconductor device and fabrication method therefor
US7968950B2 (en) Semiconductor device having improved gate electrode placement and decreased area design
US6218705B1 (en) Semiconductor device having protective element to conduct current to substrate
US10103070B2 (en) Dynamic integrated circuit fabrication methods
US20160370311A1 (en) Capacitive measurements of divots in semiconductor devices
US20100124819A1 (en) Method of manufacturing nonvolatile semiconductor memory device
KR20070107511A (ko) 반도체소자의 리세스게이트 혼 높이 측정방법
KR100299329B1 (ko) 반도체 소자의 플라즈마 손상 측정을 위한 안테나 패턴 형성방법
KR20000056067A (ko) 플라즈마 데미지 모니터를 위한 반도체 소자의 안테나 패턴형성방법
US7105398B2 (en) Method for monitoring lateral encroachment of spacer process on a CD SEM

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010807

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090907

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090907

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130907

Year of fee payment: 12

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees