KR20010026979A

KR20010026979A - Hybrid frame grabber device for interfacing video data

Info

Publication number: KR20010026979A
Application number: KR1019990038516A
Authority: KR
Inventors: 조용범
Original assignee: 조용범
Priority date: 1999-09-10
Filing date: 1999-09-10
Publication date: 2001-04-06
Also published as: KR100323462B1

Abstract

PURPOSE: A hybrid frame grabber device for interfacing video data is provided for a user to selectively switch an input to an analog CCD(Charge Coupled Device) camera or a digital CCD camera. CONSTITUTION: The hybrid frame grabber device for interfacing video data comprises an input port of an analog CCD camera, an input port of a digital CCD camera, a video decoder, an exclusive controller, and a FIFO memory. The input port of the analog CCD camera is connected with the video decoder. The exclusive controller is connected with an output signal of the video decoder and a digital input port. The FIFO memory is connected with the exclusive controller and outputs data to an external circuit.

Description

Hybrid frame grabber device for interfacing video data

본 발명은 영상 데이터를 인터페이스 하는 하이브리드 프레임 그래버 장치에 관한 것으로써, 특히 사용자의 선택에 따라 입력을 아날로그 및 디지털 CCD(Charged Coupled Device) 카메라로 전환할 수 있도록 함과 동시에, 비디오 디코더를 컨트롤 할 수 있는 컨트롤러를 구비한 영상 데이터를 인터페이스 하는 하이브리드 프레임 그래버 장치에 관한 것이다.The present invention relates to a hybrid frame grabber device for interfacing image data, and in particular, it is possible to switch inputs to analog and digital CCD (Charged Coupled Device) cameras and control a video decoder at the user's choice. A hybrid frame grabber device for interfacing image data having a controller.

일반적으로 프레임 그래버(Frame Grabber)는 아날로그 또는 디지털 CCD 카메라로부터 영상데이터를 입력받아 PCI나 ISA 인터페이스(Interface)를 통한 데이터 전송을 행한다.In general, a frame grabber receives image data from an analog or digital CCD camera and transmits data through a PCI or ISA interface.

이를 도 1을 참조하여 설명하면, 아날로그 CCD 카메라로부터 출력되는 영상데이터는 수직동기(Vertical Synchronous), 수평동기(Horizontal Synchronous), 홀수/짝수 필드 (Odd/Even Field ID.)등의 동기 신호를 가진다. 따라서, 아날로그 CCD 카메라를 입력으로 사용하는 프레임 그래버는 전용의 동기 분리기(Sync. Separator)나 동기분리기를 내장하는 비디오 디코더를 사용한다.Referring to FIG. 1, the image data output from the analog CCD camera has a synchronization signal such as vertical synchronous, horizontal synchronous, odd / even field ID, and the like. . Therefore, a frame grabber using an analog CCD camera as an input uses a dedicated synchronous separator or a video decoder incorporating a synchronous separator.

도 2를 참조하면, 디지털 CCD 카메라는 동기(Synchronous) 또는 비동기(Asynchronous) 모드의 동작을 가지며, 프레임 데이터 유효(Frame Data Valid : FDV), 라인 데이터 유효(Line Data Valid : LDV)등의 동기신호를 가지고 데이터를 클록(Clock)에 맞추어 전송한다. 이와 같이 아날로그 CCD 카메라와 디지털 CCD 카메라의 출력형식 및 해상도가 각각 다르므로 메모리의 사용이나 인터럽트의 발생방법이 각각 상이하였다. 따라서, 기존의 프레임 그레버는 아날로그나 디지털 CCD 카메라를 위하여 개별적으로 설계되어 왔다.Referring to FIG. 2, the digital CCD camera has an operation in a synchronous or asynchronous mode, and includes a synchronization signal such as frame data valid (FDV) and line data valid (LDV). Transfer the data according to the clock with. As described above, since the output format and the resolution of the analog CCD camera and the digital CCD camera are different from each other, the use of memory and the method of generating interrupts are different. Therefore, existing frame grabbers have been individually designed for analog or digital CCD cameras.

도 3을 참조하면, 기존의 프레임 그래버는 아날로그나 디지털 CCD 카메라를 위하여 입력포트를 구비하고 이를 메모리를 통하여 외부회로에 인터페이스 한다. 그러나, 사용자의 필요에 따라 시스템을 변경하기 위하여 카메라의 종류를 바꿀 경우에는 기존의 프레임 그래버를 계속 사용할 수 없다.Referring to FIG. 3, a conventional frame grabber has an input port for an analog or digital CCD camera and interfaces it to an external circuit through a memory. However, if the camera type is changed to change the system according to the user's needs, the existing frame grabber cannot be used continuously.

즉, 종래의 프레임 그래버는 전용으로 사용되는 컨트롤러를 구비하지 않고 있으므로 효율적이지 못할 뿐만 아니라, 입력 CCD 카메라의 종류가 바뀌면 사용하지 못하게 되는 단점이 있다.That is, the conventional frame grabber does not have a controller used exclusively, and thus, it is not efficient, and there is a disadvantage in that it cannot be used when the type of the input CCD camera is changed.

따라서, 본 발명은 상기와 같은 종래기술의 문제점을 개선하기 위하여 이루어진 것으로써, 영상 데이터를 인터페이스 하는 하이브리드 프레임 그래버 장치를 제공하되, 특히 사용자의 선택에 따라 입력을 아날로그 및 디지털 CCD 카메라로 전환할 수 있도록 하는 하이브리드 프레임 그래버 장치를 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to improve the problems of the prior art as described above, but provides a hybrid frame grabber device for interfacing image data, in particular the input can be switched to analog and digital CCD camera according to the user's selection It is an object of the present invention to provide a hybrid frame grabber device.

또한, 본 발명의 다른 목적은 하이브리드 프레임 그래버 장치를 위하여 영상신호를 FIFO 메모리를 통하여 인터페이스하고 비디오 디코더를 컨트롤 할 수 있는 하이브리드 프레임 그래버를 위한 컨트롤러를 제공하는데 있다.It is another object of the present invention to provide a controller for a hybrid frame grabber that can interface a video signal through a FIFO memory and control a video decoder for a hybrid frame grabber device.

상기 제1 목적을 달성하기 위한 본 발명은, 영상 데이터를 인터페이스 하는 프레임 그래버 장치에 있어서, 아날로그 CCD 카메라의 입력 포트 및 디지털 CCD 카메라의 입력 포트; 상기 아날로그 CCD 카메라의 입력포트에 연결된 비디오 디코더; 상기 비디오 디코더의 출력 신호와 디지털 입력포트에 연결된 FPGA로 구현된 전용 컨트롤러; 및 상기 전용 컨트롤러에 연결되어 외부 회로에 데이터를 출력하는 FIFO 메모리로 이루어진 것을 특징으로 하는 하이브리드 프레임 그래버 장치를 제공한다.According to an aspect of the present invention, there is provided a frame grabber device for interfacing image data, comprising: an input port of an analog CCD camera and an input port of a digital CCD camera; A video decoder connected to an input port of the analog CCD camera; A dedicated controller implemented with an FPGA connected to an output signal of the video decoder and a digital input port; And a FIFO memory connected to the dedicated controller and outputting data to an external circuit.

바람직하게는, 본 발명의 하이브리드 프레임 그래버 장치는 아날로그/디지털 CCD 카메라의 선택 스위치를 구비하며, 이를 통하여 사용자가 상기 선택 스위치에서 선택한 입력원에 따라 FIFO 메모리를 통한 영상 데이터의 인터페이스를 행함과 동시에 비디오 디코더의 제어가 가능토록 한다.Preferably, the hybrid frame grabber device of the present invention includes a selection switch of an analog / digital CCD camera, through which the user interfaces the image data through the FIFO memory according to the input source selected by the selection switch and simultaneously performs video. Allow decoder control.

상기 제2 목적을 달성하기 위한 본 발명은, 영상 데이터를 인터페이스 하는 프레임 그래버 장치에 있어서, 비디오 디코더로에서 출력되는 동기신호 및 영상 데이터를 FIFO에 저장하도록 하는 아날로그 FIFO 쓰기 블록; 디지털 CCD 카메라에서 출력되는 데이터를 FIFO 메모리에 저장하도록 하는 디지털 FIFO 쓰기 블록; 상기 아날로그 FIFO 쓰기 블록과 디지털 FIFO 쓰기 블록에 연결되어 사용자의 선택에 따라 FIFO 입력 신호를 선택하는 쓰기 선택 블록; 외부회로에서 입력되는 읽기 신호를 받아 FIFO에 읽기 신호를 만드는 FIFO 읽기 블록; 외부회로에서 비디오 디코더를 조정할 수 있도록 하는 I²C 인터페이스 블록; 비디오 디코더를 초기화하고 상기 FIFO 일기 블록에 읽기 인에이블(Enable) 신호를 인가하는 컨트롤 블록; 및 선택된 입력신호에 따라 FIFO 메모리의 데이터를 읽어가도록 인터럽트를 발생하는 일기 요구 블록으로 이루어진 것을 특징으로 하는 하이브리드 프레임 그래버를 위한 컨트롤러를 제공한다.According to another aspect of the present invention, there is provided a frame grabber device for interfacing image data, comprising: an analog FIFO write block configured to store a synchronization signal and image data output from a video decoder in a FIFO; A digital FIFO write block for storing data output from the digital CCD camera in a FIFO memory; A write select block connected to the analog FIFO write block and the digital FIFO write block to select a FIFO input signal according to a user's selection; A FIFO read block which receives a read signal input from an external circuit and makes a read signal to the FIFO; An I ² C interface block for adjusting the video decoder in external circuitry; A control block for initializing a video decoder and applying a read enable signal to the FIFO journal block; And a weather request block for generating an interrupt to read data of the FIFO memory according to the selected input signal.

바람직하게는, 본 발명의 하이브리드 프레임 그래버를 위한 컨트롤러는, 사용자의 아날로그/디지털 CCD 카메라의 입력 선택에 따라 FIFO 메모리에 데이터를 쓰고 인터럽트를 발생하여 외부 회로에서 읽기 신호를 인가하면 FIFO 메모리에 읽기 신호를 출력하며, I²C 인터페이스를 이용하여 비디오 디코더를 제어한다.Preferably, the controller for the hybrid frame grabber of the present invention writes data to the FIFO memory according to the input selection of the analog / digital CCD camera of the user, generates an interrupt, and applies a read signal from an external circuit to the read signal to the FIFO memory. The video decoder is controlled using the I ² C interface.

상기와 같은 본 발명에 따르면, 영상 데이터를 인터페이스 하는 프레임 그래버 장치에 있어서, 아날로그와 디지털 CCD 카메라로부터 영상 데이터를 모두 받아 메모리를 통한 인터페이스를 가능토록 하는 컨트롤러를 구비하므로 사용자의 필요에 따라 입력 카메라 종류를 선택할 수 있는 것이다.According to the present invention as described above, in the frame grabber device for interfacing the image data, it is provided with a controller to receive both the image data from the analog and digital CCD camera to enable the interface through the memory according to the user's needs You can choose.

도 1 은 일반적인 아날로그 CCD 카메라의 타이밍도이다.1 is a timing diagram of a general analog CCD camera.

도 2 는 일반적인 디지털 CCD 카메라의 타이밍도이다.2 is a timing diagram of a general digital CCD camera.

도 3 은 종래의 프레임 그래버의 블록도이다.3 is a block diagram of a conventional frame grabber.

도 4 는 본 발명에 따른 하이브리드 프레임 그래버 장치의 블록도이다.4 is a block diagram of a hybrid frame grabber device according to the present invention.

도 5 는 본 발명에 따른 하이브리드 프레임 그래버 장치를 위한 전용의 컨트롤러의 블록도이다.5 is a block diagram of a dedicated controller for a hybrid frame grabber device in accordance with the present invention.

도 6 는 I²C 인터페이스 SDA, SCL 타이밍도이다.6 is an I ² C interface SDA, SCL timing diagram.

도 7 은 I²C 인터페이스 어드레스, 데이터 쓰기 타이밍도이다.7 is an I ² C interface address and data write timing diagram.

이하, 본 발명의 실시예를 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4 는 본 발명에 따른 하이브리드 프레임 그래버에 관한 블록도이다.4 is a block diagram of a hybrid frame grabber according to the present invention.

도 4에 도시한 바와같이, 본 발명에 따른 하이브리드 프레임 그래버는 아날로그 CCD 카메라의 입력 포트와 디지털 CCD 카메라의 입력포트, 상기 아날로그 CCD 카메라의 입력포트에 연결된 비디오 디코더, 상기 비디오 디코더의 출력신호와 디지털 입력포트에 연결된 FPGA로 구현된 전용 컨트롤러, 상기 전용 컨트롤러와 연결되어 외부 회로에 데이터를 출력하는 FIFO 메모리로 구성되어 있다.As shown in FIG. 4, the hybrid frame grabber according to the present invention includes an input port of an analog CCD camera and an input port of a digital CCD camera, a video decoder connected to an input port of the analog CCD camera, an output signal of the video decoder and a digital signal. It is composed of a dedicated controller implemented as an FPGA connected to an input port, and a FIFO memory connected to the dedicated controller and outputting data to an external circuit.

본 발명에 사용된 비디오 디코더는 Rockwell사의 Bt829B이다. Bt829B는 원-칩(One-Chip)으로 구성된 비디오 신호 디코더로서 NTSC/PAL/SECAM 타입의 모든 영상 신호 타입을 지원한다. 또한 본 발명에서 설계된 컨트롤러는 비디오 신호의 동기 신호를 이용하여 프레임을 저장하므로 구현된 프레임 그래버는 상기 모든 방식의 아날로그 CCD 카메라를 지원한다.The video decoder used in the present invention is Rockwell's Bt829B. The Bt829B is a one-chip video signal decoder that supports all video signal types of NTSC / PAL / SECAM type. In addition, since the controller designed in the present invention stores the frame using the synchronization signal of the video signal, the implemented frame grabber supports the analog CCD camera of all the above methods.

아날로그 CCD 카메라의 입력포트에 연결된 비디오 디코더는 아날로그 영상신호로부터 동기신호를 분리하고 영상데이터를 샘플링, 양자화 하여 출력한다. 사용된 비디오 디코더는 I²C 인터페이스를 통한 해상도, 색상(Hue), 명암(Contrast) 및 밝기(Brightness) 제어가 가능하다.The video decoder connected to the input port of the analog CCD camera separates the synchronous signal from the analog video signal and samples and quantizes the video data. The video decoder used is capable of controlling resolution, Hue, Contrast and Brightness through the I ² C interface.

본 발명에 사용된 비디오 디코더는 8비트 또는 16비트의 아날로그-디지털 변환기(A/D Converter)를 구비한다. 본 발명에서 구현된 하이브리드 프레임 그래버는 8비트 아날로그-디지털 변환모드를 사용하였으며 외부 회로와의 인터페이스는 32비트 데이터 버스를 사용한다. 따라서 393,216 워드의 8비트 배열을 가진 FIFO 메모리인 Averlogic사의 AL422 4개를 사용하여 순차적으로 저장하며, 외부회로는 4개의 FIFO 메모리를 동시에 읽어 32비트의 영상데이터를 입력받는다. 따라서 본 발명에서 구현된 프레임 그래버는 1024??1024의 해상도의 영상데이터 까지 충분히 입력받을 수 있다.The video decoder used in the present invention includes an 8-bit or 16-bit analog-to-digital converter. The hybrid frame grabber implemented in the present invention uses an 8-bit analog-to-digital conversion mode and an interface with an external circuit uses a 32-bit data bus. Therefore, it is stored sequentially using 4 Averlogic's AL422, a FIFO memory with 393,216 words, and the external circuit reads 4 FIFO memories simultaneously and receives 32 bits of image data. Therefore, the frame grabber implemented in the present invention can sufficiently receive up to 1024 ?? 1024 resolution image data.

아날로그 또는 디지털 CCD 카메라로부터의 영상은 1 프레임 단위로 외부회로에 전송되며, 이를 위하여 선택된 해상도에 따라 FIFO 메모리에 80%의 프레임이 저장되는 순간 외부회로에 인터럽트를 발생한다. 이 인터럽트는 외부회로에서 읽기 요구 신호로 사용되어 읽기 시작을 프레임 그래버에 통지하며, 프레임 그래버로부터 영상데이터를 읽어간다. 외부회로가 인터럽트 인식(Acknowledge)신호를 프레임 그래버로 인가하면 프레임 그래버는 인터럽트 신호를 비 활성화시킨다.The image from the analog or digital CCD camera is transmitted to the external circuit in units of 1 frame. For this purpose, an interrupt is generated to the external circuit at the moment when 80% of the frames are stored in the FIFO memory according to the selected resolution. This interrupt is used as a read request signal by an external circuit to notify the frame grabber of the start of reading, and to read image data from the frame grabber. When an external circuit applies an interrupt acknowledgment signal to the frame grabber, the frame grabber deactivates the interrupt signal.

본 발명에서 사용된 FIFO 메모리에는 쓰기 클록(WCK), 쓰기 초기화 신호(/WRST), 읽기 클록(RCK), 읽기 초기화 신호(/RRST), 쓰기 인에이블(/WE), 읽기 인에이블(/RE) 및 출력 인에이블(/OE) 신호의 입력핀이 구성되어 있다. 하이브리드 프레임 그래버에서는 프레임의 처음에 쓰기 초기화 신호를 인가한 후 FIFO 메모리에 영상 데이터를 저장하며, 외부회로에서 인터럽트를 받아들여 읽기 시작을 알리면 프레임 그래버는 FIFO 메모리를 읽기 초기화시킨다.The FIFO memory used in the present invention includes a write clock (WCK), a write initialization signal (/ WRST), a read clock (RCK), a read initialization signal (/ RRST), a write enable (/ WE), and a read enable (/ RE ) And an input enable pin for the output enable (/ OE) signal. In the hybrid frame grabber, the write initialization signal is applied to the beginning of the frame, and then the image data is stored in the FIFO memory. When the external circuit receives an interrupt and notifies the start of reading, the frame grabber reads and initializes the FIFO memory.

도 5 는 본 발명에 따른 하이브리드 프레임 그래버를 위하여 설계된 전용 컨트롤러에 관한 블록도이다.5 is a block diagram of a dedicated controller designed for a hybrid frame grabber according to the present invention.

도 5에 도시한 바와같이, 구현된 하이브리드 프레임 그래버의 전용 컨트롤러를 위하여 VHDL과 ALTERA사의 MaxPlus2를 사용하였으며, 컨트롤러는 ALTERA사의 MAX7000A EPM7256ATC100을 이용하여 구현되었다. 도 5를 참조하면, 본 발명에 따른 하이브리드 프레임 그래버를 위한 컨트롤러는 비디오 디코더로에서 출력되는 동기신호 및 영상 데이터를 FIFO에 저장하도록 하는 아날로그 FIFO 쓰기 블록, 디지털 CCD 카메라에서 출력되는 데이터를 FIFO 메모리에 저장하도록 하는 디지털 FIFO 쓰기 블록, 상기 아날로그 FIFO 쓰기 블록과 디지털 FIFO 쓰기 블록에 연결되어 사용자의 선택에 따라 FIFO 입력 신호를 선택하는 쓰기 선택 블록, 외부회로에서 입력되는 읽기 신호를 받아 FIFO 메모리에 읽기 신호를 출력하는 FIFO 읽기 블록, 외부회로에서 비디오 디코더를 조정할 수 있도록 하는 I²C 인터페이스 블록, 비디오 디코더를 초기화하고 상기 FIFO 읽기 블록에 읽기 인에이블(Enable) 신호를 인가하는 컨트롤 블록, 선택된 입력신호에 따라 FIFO 메모리의 데이터를 읽어가도록 인터럽트를 발생하는 읽기 요구 블록으로 구성되어 있다.As shown in FIG. 5, VHDL and MaxPlus2 of ALTERA were used for the dedicated controller of the implemented hybrid frame grabber, and the controller was implemented using the MAX7000A EPM7256ATC100 of ALTERA. Referring to FIG. 5, a controller for a hybrid frame grabber according to the present invention includes an analog FIFO write block and a data output from a digital CCD camera for storing sync signals and image data output from a video decoder to a FIFO memory. A digital FIFO write block for storing, a write selection block connected to the analog FIFO write block and a digital FIFO write block to select a FIFO input signal according to a user's selection, and a read signal received from an external circuit to a FIFO memory. A FIFO read block that outputs a signal, an I ² C interface block that allows the external decoder to adjust the video decoder, a control block that initializes the video decoder and applies a read enable signal to the FIFO read block, and a selected input signal. To read data from FIFO memory. It consists of a read request block that generates the interrupt.

아날로그 FIFO 쓰기 블록은 비디오 디코더에서 입력되는 데이터를 FIFO 메모리에 쓸 수 있도록 쓰기 클록, 쓰기 초기화 신호, 쓰기 인에이블 및 출력 인에이블 신호를 출력한다. 디지털 FIFO 쓰기 블록은 디지털 카메라로부터 입력되는 데이터를 FIFO 메모리에 쓸 수 있도록 쓰기 클록과 쓰기 초기화 신호를 출력한다. 쓰기 선택 블록은 아날로그 FIFO 쓰기 블록과 디지털 FIFO 쓰기 블록의 신호 중 FIFO로 전송될 신호를 선택한다. FIFO 읽기 블록은 컨트롤 블록에서 읽기 인에이블 신호가 인가되면 FIFO를 읽기 초기화하고 읽기 클록, 읽기 초기화 신호, 읽기 인에이블 신호를 출력한다.The analog FIFO write block outputs a write clock, write initialization signal, write enable and output enable signals so that data input from the video decoder can be written to the FIFO memory. The digital FIFO write block outputs a write clock and write initialization signal to write data input from the digital camera to the FIFO memory. The write select block selects a signal to be transmitted to the FIFO among the signals of the analog FIFO write block and the digital FIFO write block. When the read enable signal is applied from the control block, the FIFO read block reads and initializes the FIFO and outputs a read clock, a read initialization signal, and a read enable signal.

I²C 인터페이스 블록은 I²C 인터페이스 규약을 사용하여 외부회로에서 인가된 컨트롤 데이터를 Bt829B에 전달한다.The I ² C interface block uses the I ² C interface protocol to transfer control data from external circuits to the Bt829B.

도 6과 도 7은 I²C 인터페이스의 타이밍도이다.6 and 7 are timing diagrams of the I ² C interface.

도면을 참조하면, I²C 인터페이스는 SCL과 SDA 신호만을 이용하여 개시 및 정지를 알리며 어드레스와 데이터를 전송한다. SDA는 양방향 포트로 이를 이용하여 서로 핸드쉐이킹(Handshaking) 한다.Referring to the figure, the I ² C interface uses only SCL and SDA signals to signal start and stop and transmit address and data. SDA is a bidirectional port that handshaking with each other.

컨트롤 블록은 외부 초기화 신호를 이용하여 Bt829B를 초기화하며, 외부회로가 인터럽트를 받아들여 읽기 시작을 알리면 컨트롤 블록은 읽기 시작 신호를 FIFO 읽기 블록으로 출력한다.The control block initializes the Bt829B using an external initialization signal. When an external circuit receives an interrupt to signal a read start, the control block outputs a read start signal to the FIFO read block.

읽기 요구 블록은 비디오 디코더의 수평동기 신호와 디지털 카메라의 픽셀 클록을 카운트하여 선택된 모드에 따라 적절한 양의 데이터를 FIFO 메모리에 적은 후 외부회로에 인터럽트를 인가한다. 외부회로에서 인터럽트 인식(Acknowledge)신호가 입력되면 인터럽트를 비 활성화시킨다.The read request block counts the horizontal synchronization signal of the video decoder and the pixel clock of the digital camera, writes an appropriate amount of data into the FIFO memory according to the selected mode, and applies an interrupt to an external circuit. When an interrupt acknowledge signal is input from an external circuit, the interrupt is disabled.

상술한 바와같이 본 발명에 따르면, 전용 컨트롤러를 사용함으로써 프레임 그래버의 크기를 획기적으로 줄일수 있을 뿐만 아니라, 전용으로 설계되었기 때문에 높은 신뢰도를 보장할 수 있는 잇점이 있다.As described above, according to the present invention, not only the size of the frame grabber can be drastically reduced by using the dedicated controller, but also the high reliability can be guaranteed because it is designed exclusively.

본 발명은 상술한 바와같이 특정한 실시예를 예로들어 설명하였으나, 본 발명은 이에 한정하는 것은 아니며, 본 발명의 기술적 사상에 포함되는 범위에서는 수정 및 변경실시가 가능함은 물론이다.Although the present invention has been described with reference to specific embodiments as an example, the present invention is not limited thereto, and modifications and changes may be made within the scope of the technical idea of the present invention.

상술한 바와 같이 본 발명에 따르면, 영상 데이터를 인터페이스 하는 하이브리드 프레임 그래버 장치에 있어서, 아날로그와 디지털 CCD 카메라로부터 영상 데이터를 모두 받아 메모리를 통한 인터페이스를 가능토록 하는 컨트롤러를 구비하므로 사용자의 필요에 따라 입력 카메라 종류를 선택할 수 있는 하이브리드 프레임 그레버 장치를 제공할 수 있는 잇점이 있다.As described above, according to the present invention, a hybrid frame grabber device for interfacing image data includes a controller for receiving both image data from analog and digital CCD cameras and enabling an interface through a memory. There is an advantage in providing a hybrid frame grabber device with a choice of camera types.

Claims

In the frame grabber device for interfacing image data,

An input port of an analog CCD camera and an input port of a digital CCD camera;

A video decoder connected to the input port of the analog CCD camera;

A dedicated controller implemented with an FPGA connected to the output signal of the video decoder and the digital input port; And

A hybrid frame grabber device, comprising: a FIFO memory connected to a dedicated controller and outputting data to an external circuit.

The hybrid frame according to claim 1, wherein a selection switch of an analog / digital CCD camera is additionally configured to interface the image data through the FIFO memory according to the input source selected by the user and to control the video decoder. Grabber device.

In the frame grabber device for interfacing image data,

An analog FIFO write block configured to store the synchronization signal and the image data output from the video decoder in the FIFO;

A digital FIFO write block for storing data output from the digital CCD camera in a FIFO memory;

A write select block connected to the analog FIFO write block and the digital FIFO write block to select a FIFO input signal according to a user's selection;

A FIFO read block which receives a read signal input from an external circuit and makes a read signal to the FIFO;

An I ² C interface block for adjusting the video decoder in external circuitry;

A control block for initializing a video decoder and applying a read enable signal to the FIFO journal block; And

A controller for a hybrid frame grabber comprising a weather request block that generates an interrupt to read data from a FIFO memory in accordance with a selected input signal.

According to claim 3, According to the input selection of the analog / digital CCD camera of the user writes data to the FIFO memory and generates an interrupt to apply a read signal from the external circuit outputs the read signal to the FIFO memory, I ² C interface A controller for a hybrid frame grabber, characterized in that for controlling the video decoder.