KR20010024022A - 금속 침전물의 적절한 열처리에 의해 개선된 재료 특성을갖는 구조물을 제조하기 위한 방법 - Google Patents

금속 침전물의 적절한 열처리에 의해 개선된 재료 특성을갖는 구조물을 제조하기 위한 방법 Download PDF

Info

Publication number
KR20010024022A
KR20010024022A KR1020007002755A KR20007002755A KR20010024022A KR 20010024022 A KR20010024022 A KR 20010024022A KR 1020007002755 A KR1020007002755 A KR 1020007002755A KR 20007002755 A KR20007002755 A KR 20007002755A KR 20010024022 A KR20010024022 A KR 20010024022A
Authority
KR
South Korea
Prior art keywords
coating
precipitate
elastic
feature
additive
Prior art date
Application number
KR1020007002755A
Other languages
English (en)
Inventor
첸지미쿠오-웨이
엘드리즈벤자민엔.
도지어토마스에이치.
예준지예제이.
허맨가일제이.
칸드로스이고르와이.
Original Assignee
이고르 와이. 칸드로스
폼팩터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이고르 와이. 칸드로스, 폼팩터, 인크. filed Critical 이고르 와이. 칸드로스
Publication of KR20010024022A publication Critical patent/KR20010024022A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/619—Amorphous layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/562—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02335—Free-standing redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Measuring Leads Or Probes (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

양호한 형상의 금속 침전은 부분(204) 또는 독립형 재료(300) 상의 코팅(206)을 포함하고, 개선된 기계적 특성을 제공하기 위해 열처리(106)된다. 특히, 방법은 제품에 비교적 높은 항복 강도를 부여한다. 제품은 비교적 높은 탄성 계수를 갖고 열적으로 안정적이며, 25 ℃ 이상의 온도에서 높은 항복 강도를 유지한다. 이러한 기술은 선택된 첨가물이 있는 상태로 재료(206)를 침전시키는 단계와, 침전된 재료를 적절하게 열처리(106)하는 단계를 포함한다. 이러한 적절한 열처리는, 양호하게는 재료를 신규하고 요구되는 형태로 재구성하기에 충분한 낮은 온도 및/또는 짧은 시간을 이용하고 통상적으로 채용되는 다른 “응력 제거용” 열처리와는 상이하다. 예컨대, 코팅 공정 및 스프링형 긴 부재의 열처리 공정은 전자 적용에 유용한 탄성, 도전성 접촉부(212, 920 1060)를 제공한다.

Description

금속 침전물의 적절한 열처리에 의해 개선된 재료 특성을 갖는 구조물을 제조하기 위한 방법 {METHOD OF MAKING A STRUCTURE WITH IMPROVED MATERIAL PROPERTIES BY MODERATE HEAT TREATMENT OF A METAL DEPOSIT}
양호한 기계적 특성을 부과하기 위해 코팅을 인가시키는 개념은 반도체부터 자동차에 이르기까지 많은 분야에서 사용된다. 예로써, 미세 전자 기계 구조물, 미세 전자 패키징 및 자성 기억 매질 모두는 이러한 코팅을 사용한다. 이러한 코팅을 제조하는데 널리 사용되는 화학 증착에는 스퍼트 증착부터 전기주조까지 다양한 공정이 있다. 그러나, 이러한 코팅의 많은 기계적 특성은 특히 높은 온도에서 완전히 안정되지 않는다는 것이다. 이것은 침전 공정에서 특히 나타나며 결국 비평형 구조물이 된다. 따라서, 이러한 코팅이 적용될 때 갖는 기본 문제는 특히 높은 온도에서 부하 상태 중 안정한 기계적 특성을 필요로 한다는 것이다.
현저히 높은 온도에서 긴 시간 동안 재료를 어닐링 또는 가열하는 것은 구조물에 더 많은 평형 상태로 되게 하는 방법으로써 통상 알려져 있다. 다양한 재료 형성 과정에서 종종 파손이 발생된다. 예로써, 다이를 통해 재료를 압출하여 와이어를 형성하는 것은 통상 다양한 압축 및 변형 과정과 관련된다. 압출된 와이어는 양호한 형상을 갖지만, 재료의 미세 구조에 대한 시험에서 큰 내부 응력이 발생된다. 만일 이러한 내부 응력이 높다면 상기 재료는 파손될 수 있고 응력의 적당한 인가로 깨질 수 있다. 이러한 와이어를 열처리하는 것으로 상기 재료가 재조직화 되고 내부 응력을 경감시킬 수 있다.
열처리는 또한 시스템 내에서 요소를 재분배하는데 사용된다. 예를 들어, 반도체 공정에서 실리콘 기질의 표면 상에 붕소 또는 인과 같은 도펀트(dopant)를 인가하는 것이 일반적이다. 가열 또는 어닐링은 도펀트 원자가 기부 재료 내에서 분산되듯이 실리콘 구조 내에서 도펀트 원자의 재분배를 허용한다.
니켈(Ni)과 같은 금속 코팅의 어닐링은 통상 많은 도금 작업에 속한다. 통상적으로 기판 상에 예로써, 1 내지 2시간 동안 700 ℃에서 니켈을 전기 도금한다. 이것은 코팅에서 모든 응력을 경감시키는 것이 필수적이므로 어닐링은 상대적으로 긴 시간 및/또는 상대적으로 높은 온도에서 계속된다. 종래의 응용에서, 상대적으로 초기 무질서 구조 즉, 내부 응력에 많은 공급원을 제공하는 니켈은 상대적으로 빨리 도금된다. 어닐링은 재료가 더욱 안정한 평형 구조가 되도록 허용한다.
전형적인 어닐링 가열 처리는 시간과 온도 양자에 관련되고 본 기술분야의 숙련자는 보다 짧은 시간에 보다 높은 온도에서 평형시킬 수 있다.
또 다른 종래의 공정은 하드디스크 또는 다른 기록 표면에 얇은 막을 제조하는 것이다. NiP와 같은 재료의 얇은 막은 기판 상에 침전된 후 딱딱한 재료가 되도록 어닐링된다.
반도체 기술의 발전과 칩 상에서 장치의 밀집도가 증가함에 따라 마이크로 전자 패키징 및 마이크로 전기 진단기에 있어서 전기적 상호 접속에 대한 요구가 증대되었다. 이러한 상호 접속의 기계적 특성은 신뢰할 수 있는 패키징 및 특징을 달성하는 데 중요하다.
예로써, 이러한 상호 접속은 몇몇의 탄성을 갖는 것이 바람직하다. 현재, 마이크로 전자 패키징에 사용된 통상적인 기술은 탄성이 거의 없거나 전혀 없다. 통상적인 패키징은 와이어본딩, 테이프 자동 본딩(TAB), 납땜 범프 기술, 핀-인-홀(pin-in-hole) 땜납, 핀 땜납 및 표면 장착 땜납을 포함한다. 미세 전자 진단기에 사용된 “포고(pogo)”는 탄성 기계적 구조를 갖도록 설계되고 이들의 실질적인 인덕턴스는 진단 시스템에 의한 높은 주파수의 사용을 억제한다.
마이크로 전자학에서 사용하는 다른 탄성 구조물은 마이크로 전자 기계적 구조물 또는 MEMS으로써 알려진 구조물의 종류에 속한다. 다수의 연구자는 계전기와 같은 장치를 만들기 위해 다른 전자 부품과 함께 위치된 수평 빔과 같은 작은 구조물을 제조했다. 다양한 기어 및 다른 기계적 구조물이 제조되었다.
본 발명 전에, 강도를 갖는 탄성 미세 구조물의 필요성이 인지되었지만, 이를 달성할 만한 기술이 없었다. 탄성 재료로부터 직접 미세구조물을 형성하는 것은 상당히 힘들고, 탄성 재료는 특정 형성 방법에 가능한 한 견딘다. 예로써, 종래의 프로브 카드(probe card)에서 텅스텐 니들은 약 90°로 절곡되어 위치된 후 길이를 절단할 수 있지만 보다 섬세한 형성은 극히 힘든다.
본 발명 전에, (수십 내지 수백 미크론)의 작은 기판 또는 심지어 (수 밀리미터, 수 센티미터 또는 그 이상)의 큰 기판에 특히, 양호한 항복 응력을 갖춘 구조물에 대해 코팅을 도금하는 것은 불가능하다. 상기 장치가 100℃, 85℃ 또는 심지어 50℃를 초과하는 적당히 높은 온도에서 사용될 때 이러한 한계는 성가시다. 종래의 코팅은 코팅된 제품의 온도에 대한 불안정성 때문에 내구적인 강성 스프링 구조물에 사용될 수 없다. 유용한 기계적 특성을 갖춘 구조물의 결여로 프로브 카드와 같은 다수의 작은 스프링을 갖춘 장치를 제조하는 데 극히 어렵다.
형성 가능 미세구조에서 초기 작업에서는 금과 같은 연질 재료가 용이하게 성형된 뒤 딱딱한 코팅 및 탄성 구조물이 되도록 도금된다는 것을 도시한다. 1995년 12월 19일자로 폼팩터, 인크(FormFactor, Inc.)에게 허여된 미국 특허 제5,476,211호에는 희생 부재를 사용하여 전기 접점을 제조하는 방법이 개시되어 있다. 이러한 작업으로 개선된 재료의 사용 및 강도, 탄성 최종 제품을 제공할 수 있는 실질적인 열처리를 도시한 본 발명은 달성된다. 이러한 동일하거나 또는 유사한 재료를 함께 열처리하여 사용함으로써 넓은 적용에서 탄성 구조물을 제공할 수 있다.
예로써, 미국 특허 제4,439,284호에 개시되어 있는 전착된 니켈-코발트 합금의 합성 조절과 같은 도금 기술이 공지되어 있다. 그러나, 도금 재료의 선택 및 열처리 조건은 상기 특허 또는 다른 특허에서 개시되어 있지 않다.
본 기술의 숙련자는 높은 항복 강도를 갖는 재료가 다른 적용에서 유익하다는 것을 인지할 수 있다. 이는 임의성과 복잡한 형상을 갖춘 기질 재료에 대해 특히 실현되고 이러한 형상의 보유력은 효과적이거나 또는 상기 기질 재료는 충분한 항복 강도를 갖지 않는다. 특히, 균등한 기하학적 형상 및 스케일의 다양한 스프링 구조물을 제조할 때, 탄성 계수가 증가하면 스프링 치수는 비례적으로 증가한다. 미세한 피치 상호 접속은 고정된 부피 내에서 보다 큰 스프링 수치의 달성에 유리하다.
본 특허 출원은 1997년 9월 17일자로 출원되어 계류 중인 미국 특허 출원 제08/931,923호의 일부 연속 출원이다. 본 출원은 1995년 5월 26일자로 출원되어 계류 중인 미국 특허 출원 제08/452,255호의 일부 연속 출원이기도 하다.
본 발명은 재료를 선택된 형상으로 침전시키고 요구되는 기계적 특성을 제공하기 위해 초기 재료를 변경시키는 것에 관한 것이다. 비정질 구조로 침전된 적절한 재료가 더 높은 탄성, 탄성 계수 및 응력 하의 온도 안정성을 갖는 규칙 구조를 제공하기 위해 적절한 조건 하에서 가열된다. 특히, 형성된 재료 또는 다양한 형태가 특히 도전성 스프링의 형태로 형성 경화된 코팅을 제공하기 위해 신규한 재료로 코팅되고 열처리될 수 있다.
도1은 본 발명의 양호한 실시예에 따른 코팅된 와이어의 제조 방법의 플로우 챠트를 도시한다.
도2a는 기부에 부착된 외피의 단면도를 도시한다.
도2b는 외피를 덮는 열처리되지 않은 코팅을 포함하는 코팅된 와이어의 단면도를 도시하다.
도2c는 본 발명의 양호한 실시예에 따른 외피를 덮는 열처리된 코팅을 포함하는 열처리된 코팅 와이어의 단면도를 도시한다.
도3a는 스프링 접촉 요소가 희생 기판 상에 있는 다른 도금 기판의 다른 실시예의 단면도를 도시한다.
도3b는 희생 기판의 도시를 생략한 도3a의 스프링 접촉 요소의 사시도를 도시한다.
도3c는 다른 요소에 장착된 스프링 접촉 요소의 다른 실시예의 단면도를 도시한다.
도4는 코팅된 재료의 미분 스캐닝 열량 측정의 그래프를 도시한다.
도5a는 Ni-Co 코팅 재료의 샘플로부터의 x레이 회절 스펙트럼의 그래프를 도시한다.
도5b는 열처리된 Ni-Co 코팅 재료의 샘플로부터의 x레이 회절 스펙트럼의 그래프이다.
도6은 코팅된 와이어와 열처리된 와이어에 대한 응력 대 변형율의 그래프를 도시한다.
도7은 코팅된 와이어와 열처리된 와이어에 대한 탄성 계수 대 사카린 농도의 그래프를 도시한다.
도8은 다양한 시간 및 온도에서의 열처리 전후의 와이어 곡률의 그래프를 도시한다.
도9a는 스프링 접촉 요소를 형성하는 기술의 측단면도이다.
도9b는 도9a의 스프링 접촉 요소의 측단면도이다.
도9c는 도9b의 스프링 접촉 요소의 사시도이다.
도10a는 접촉 구조물을 제조하기 위한 공정의 제1 실시예에서의 단계의 측단면도이다.
도10b는 접촉 구조물을 제조하기 위한 공정의 제1 실시예에서의 다른 단계의 측단면도이다.
도10c는 접촉 구조물을 제조하기 위한 공정의 제1 실시예에 따라 도10b에 도시된 단계에서 형성된 가제품의 평면도이다.
도10d는 접촉 구조물을 제조하기 위한 공정의 제1 실시예에서의 다른 단계의 측단면도이다.
도10e는 접촉 구조물을 제조하기 위한 공정의 제1 실시예에서의 다른 단계의 측단면도이다.
도10f는 접촉 구조물을 제조하기 위한 공정의 제1 실시예에 따라 도10e에 도시된 단계에서 형성된 가제품의 평면도이다.
도10g는 접촉 구조물을 제조하기 위한 공정의 제1 실시예에서의 다른 단계의 측단면도이다.
도10h는 접촉 구조물을 제조하기 위한 공정의 제1 실시예에 따라 도10g에 도시된 단계에 의해 형성된 제품의 단부 단면도이다.
도10i와 도10j는 깔때기형 기부 단부를 강조한 본 발명의 접촉 구조물에 대한 많은 가능한 구성 중 2개의 사시도이며, 도10i는 도10e와 도10g에 대체로 도시된 바와 같이 개구의 측벽을 부분적으로 코팅하는 것으로 야기된 구조물을 도시하며, 도10j는 도10e와 도10g에 도시된 바와 같이 개구의 측벽을 완전히 코팅하는 것으로 야기된 구조물을 도시한다.
도10k는 접촉 구조물을 제조하기 위한 공정의 제1 실시예에 따라 도10g에 도시된 단계에서 형성된 가제품의 평면도이다.
도10l 및 도10m은 접촉 구조물을 제조하기 위한 공정의 제1 실시예에 따라 전자 부품 상에 형성된 완성된 각 접촉 구조물의 측단면도 및 사시도이다.
도10n은 팁 단부가 전자 부품의 접촉 패드와의 접촉을 형성하는 도10l 및 도10m의 접촉 구조물의 측단면도이다.
도10o는 팁 단부가 전자 부품의 접촉 패드에 납땜되는 도10l 및 도10m의 접촉 구조물의 측단면도이다.
도11은 도10k 및 관련된 도면의 접촉 구조물에 대한 하나의 양호한 형상의 평면도를 도시한다.
새로운 발명은 특히 높은 온도에서 하중 상태에서 안정한 기계적 특성을 제공하지 않는 종래의 재료의 문제점을 해결한다. 통상적인 기술은 심지어 높은 작업 온도에서조차 개선된 기계적 특성을 갖춘 부분 코팅 또는 직립 코팅의 제조를 허용한다. 특히, 상기 방법은 제품이 상대적으로 높은 항복 강도, 상대적으로 높은 탄성 계수 및 개선된 온도에 대한 안정성, 즉 높은 온도에서 변형에 견디는 개선된 온도의 안정성을 제공한다. 이러한 기술은 선택된 상태에서 코팅을 침전시키고 적절한 열처리로 코팅을 하는 것과 관련 있다. 이러한 적절한 열처리는 현저히 낮은 온도 및/또는 시간의 조합을 사용하는 “응력 제거” 열처리에 사용되는 것과 다르다. 종래의 어닐링 열처리는 실질적인 냉각 후에 모든 응력을 경감시키도록 소정의 온도 및 시간 동안 상기 재료를 가열한다. 새로운 기술은 코팅된 재료를, 바람직하게는 상기 재료를 새로운 재료와 양호한 형태로 재조직화 하기에 충분한, 적절한 온도 및/또는 보다 짧은 시간에 수행된다는 것이다. 항복 강도는 새로운 열처리 후에 사실상 증가하고 항복 강도는 전형적인 응력 감소 열처리 후에 감소한다. 1986년 10월에 알. 제이. 월터(R.J. Walter)에 의해 쓰여진 “도금 및 표면 마무리(Plating ＆ Surface Finishing)”의 48쪽 내지 53쪽과, 1974년 11월에 에이. 제이. 드릴(A.J. Drill)에 의해 쓰여진 “도금(Plating)”의 1001쪽 내지 1004쪽과, 1973년 6월에 에이. 더블유. 톰슨과 에이치. 제이. 색스톤(A.W. Thompson and H.J Saxton)에 의해 쓰여진 “야금 처리” 제4권의 1599쪽 내지 1605쪽을 보라.
많은 재료들이 새로운 기술로 적절하게 사용될 수 있지만, 특히 양호한 시스템은 사카린과 같은 적은 양의 황 함유 첨가물을 갖춘 니켈 또는 니켈/코발트 합금을 포함한다. 이러한 재료는 기판 상에 전착된 후 적절한 상태에서 열처리된다.
침전의 양호한 방법은 전기 도금이지만 다른 유용한 침전 과정은 화학 증착(CVD), 물리 증착(PVD), 전해 또는 무전해 수용액 도금을 포함하고 소정의 과정은 기상, 액상 또는 고상 전구체를 통한 재료의 침전을 발생시킨다.
적절한 기계적 특성을 갖춘 코팅을 제조하는 새로운 기술은 미세 전자 상호 접속과 같은 많은 적용에 있어서 중요한 탄성 구조물을 제조할 수 있게 한다. 안정한 기계적 특성을 부가하여, 많은 새로운 코팅은 높은 전기 도전체를 갖춘 구조물을 제공한다. 따라서, 이러한 본 발명을 사용하여 낮은 인덕턴스, 탄성 상호 연결은 제조될 수 있다.
특히, 양호한 실시예에서, 상기 코팅은 미국 특허 제5,476,211호의 “희생 부재를 사용하여 전기 접점을 제조하는 방법”에 도시된 것처럼 마이크로스프링[MicroSpring(등록 상표)]에서 제조한 와이어 또는 리본에 인가된다. 이러한 기술은 특히 1 내지 2 밀[mill (25 내지 50 미크론)]의 코팅된 두께 1 내지 2 밀(약 25 내지 50 미크론)인 와이어를 코팅하기 위해 이러한 스프링 접점 상에서의 작업과 연관되어 개선되었다. 통상적으로, 상기 기술은 200 또는 그 이상의 옹스트롬(Angstrom)의 얇은 막에서 유용하고 밀리미터 또는 심지어 센티미터 수치의 얇은 막으로 코팅하는데 유용하다.
특히, 다른 양호한 실시예에서, 코팅 재료는 유용한 접점 또는 개선된 재료 특성을 갖춘 다른 구조물을 제조하기 위한 형태로 침전된다. 양호한 구조물은 도3b 및 도3c의 석판 스프링이고 다른 양호한 구조물은 도9c 및 도10k에 도시된 석판 스프링이다.
다른 침전 방법이 사용될 수 있다. 특히, 스퍼트 증착은 초기 형상으로 침전시키는데 유용하고 열처리는 초기 형태 침전을 열처리된 형상의 침전물이 되게 한다.
이러한 침전 방법에 의한 침전을 지지하기 위한 “형태”는 와이어 또는 긴 구조 내의 재료 기층 궤적과 같은 긴 부재와, 적절하고 제거 가능한 재료로 형성되고 도금 재료 기층과 같은 재료를 선택적으로 포함하는 트렌치(trench)와, 도금 가능 기층 재료와 같은 재료를 선택적으로 포함하는 형태를 포함한다. 하나의 양호한 형상은 와이어 외피이다. 다른 양호한 형상은 구조물 내의 재료 기층을 갖는 마스킹 재료 내에 한정된 구조물이다. 다른 양호한 형상은 마스킹 재료의 윤곽 상에 패턴화된 재료 기층의 형상이 제1 재료가 침전된 곳에 영향을 주는 마스킹 재료 상의 패턴화된 재료 기층에 의해 한정되는 구조물이다. 그러나, 다른 양호한 형상은 제1 재료가 스텐실 또는 마스크 내의 개구와 같은 패턴에 따라 침전된 윤곽 형성(contoured) 마스킹 재료이다.
희석 첨가물의 포함이 몇몇 실시예에서 유용하다 하더라도, 침전의 중요한 성격은 침전된 금속의 결정립 구조의 특성이다. 이러한 개시는 비결정질 형태로 금속을 침전시킨 후, 주로 결정질 구조를 형성하기 위한 열처리를 도시한다. 양호한 상태에서, 이러한 개시로 최종 제품은 원래 침전물보다 보다 좋은 재료 특성을 갖게 된다.
양호한 일실시예에 따라, 탄성 구조물은 긴 부재를 마련하는 단계와, 상기 긴 부재 상에 코팅을 침전시켜 코팅된 긴 부재로 만드는 단계와, 상기 코팅된 긴 부재를 개선된 재료 특성을 갖는 코팅을 만들어주는 시간 및 온도의 조합 상태에서 열처리하는 단계에 의해 제조된다. 코팅은 적어도 한가지의 금속과 적어도 한가지의 첨가물을 포함한다.
양호한 다른 실시예에 따라, 탄성 구조물은 긴 부재를 마련하는 단계와, 상기 긴 부재 상에 코팅을 침전시켜 코팅된 긴 부재로 만드는 단계와, 상기 코팅된 긴 부재를 코팅의 항복 강도를 증가시키는 시간 및 온도의 조합 상태에서 열처리하는 단계에 의해 제조된다. 코팅은 적어도 한가지의 금속과 적어도 한가지의 첨가물을 포함한다. 양호한 금속은 니켈과 코발트를 포함하고 양호한 첨가물은 사카린, 2-부틴-1 및 4-디올을 포함한다.
양호한 다른 실시예에 따라, 탄성 구조물은 긴 부재를 마련하는 단계와, 상기 긴 부재 상에 준안정 코팅으로서의 코팅을 침전시켜 코팅된 긴 부재로 만드는 단계와, 상기 코팅된 긴 부재를 안정적인 코팅을 만들도록 준안정 코팅에 전이를 일으키는 시간 및 온도의 조합 상태에서 열처리하는 단계에 의해 제조된다. 코팅은 적어도 한가지의 금속과 적어도 한가지의 첨가물을 포함하며, 적어도 한가지의 첨가물은 적어도 한가지의 금속과 함께 침전될 수 있다.
양호한 다른 실시예에 따라, 탄성 구조물은 긴 부재를 마련하는 단계와, 상기 긴 부재 상에 초미세 결정질 재료로서의 코팅을 침전시켜 코팅된 긴 부재로 만드는 단계와, 상기 코팅된 긴 부재를 결정질 재료를 포함하는 코팅을 만들도록 전이를 일으키는 시간 및 온도의 조합 상태에서 열처리하는 단계에 의해 제조된다. 코팅은 적어도 한가지의 금속 및 적어도 한가지의 금속과 함께 침전될 수 있는 적어도 한가지의 첨가물을 포함한다.
양호한 일실시예에 따라, 탄성 구조물은 긴 부재를 마련하는 단계와, 상기 긴 부재 상에 코팅을 침전시켜 코팅된 긴 부재로 만드는 단계와, 상기 코팅된 긴 부재를 코팅의 항복 강도를 증가시키는 시간 및 온도의 조합 상태에서 열처리하는 단계로 제조된다. 코팅은 적어도 한가지의 금속 및 적어도 한가지의 첨가물을 포함한다.
양호한 다른 실시예에 따라, 개선된 재료 특성을 갖는 구조물은 제1재료가 침전된 형상을 포함하는 기부 부분을 마련하는 단계와, 초기 형상의 침전물을 마련하도록 제1재료를 침전시키는 단계와, 열처리된 형상의 침전물에 개선된 재료 특성을 부여하도록 시간 및 온도의 조합 상태에서 초기 형상의 침전물을 열처리하는 단계에 의해 제조된다. 제1재료는 적어도 한가지의 금속을 포함한다. 형상은 전술한 바와 같이 다양한 형태를 취할 수 있다.
양호한 다른 실시예에 따라, 구조물은 제1재료가 침전된 형상을 포함하는 기부 부분을 마련하는 단계와, 초기 형상의 침전물을 마련하도록 제1재료를 침전시키는 단계와, 열처리된 형상의 침전물에 개선된 재료 특성을 부여하도록 시간 및 온도의 조합 상태에서 초기 형상의 침전물을 열처리하는 단계에 의해 제조된다. 제1재료는 적어도 한가지의 금속과 적어도 한가지의 첨가물을 포함한다. 양호한 금속은 니켈과 코발트를 포함하고, 양호한 첨가물은 사카린, 2-부틴-1 및 4-디올을 포함한다. 형상은 전술한 바와 같이 다양한 형태를 취할 수 있다.
양호한 다른 실시예에 따라, 구조물은 제1재료가 침전된 형상을 포함하는 기부 부분을 마련하는 단계와, 준안정 형성 침전물인 초기 형상의 침전물을 마련하도록 제1재료를 침전시키는 단계와, 주로 안정 형성 침전물이고 선택된 재료 특성을 갖는 열처리된 형상의 침전물을 마련하도록 전이를 일으키는 시간 및 온도의 조합 상태에서 준안정 형성 침전물을 열처리하는 단계에 의해 제조된다. 제1재료는 적어도 한가지의 금속을 포함한다. 형상은 전술한 바와 같이 다양한 형태를 취할 수 있다.
양호한 다른 실시예에 따라, 구조물은 제1재료가 침전된 형상을 포함하는 기부 부분을 마련하는 단계와, 초미세 결정질 침전물인 초기 형상의 침전물을 마련하도록 제1재료를 침전시키는 단계와, 주로 결정질 침전물이고 선택된 재료 특성을 갖는 열처리된 형상의 침전물을 마련하도록 전이를 일으키는 시간 및 온도의 조합 상태에서 초미세 결정질 침전물을 열처리하는 단계에 의해 제조된다. 제1재료는 적어도 한가지의 금속을 포함한다. 형상은 전술한 바와 같이 다양한 형태를 취할 수 있다.
양호한 다른 실시예에 따라, 개선된 재료 특성을 갖는 제품이 제1재료가 침전될 수 있는 형상부를 포함하는 기부 부분을 마련하는 단계와, 초기 형상부 침전물을 만들도록 제1재료를 형상부에 침전시키는 단계와, 열처리된 형상부 침전물에 개선된 재료 특성을 부여하는 시간 및 온도의 조합 상태에서 초기 형상부 침전물을 열처리하는 단계로 제조된다. 제1재료는 적어도 한가지의 금속을 포함한다. 형상은 전술한 바와 같이 다양한 형태를 취할 수 있다.
양호한 다른 실시예에서, 구조물은 긴 부재와, 긴 부재 상의 코팅을 포함하는 구조물에 대해 최대 항복 강도에 가까운 항복 강도를 갖는다. 코팅은 코팅 화합물의 최대 항복 강도에 가까운 선택된 항복 강도를 탄성 구조물에 부여하도록 처리된다. 코팅은 적어도 한가지의 금속을 포함한다.
양호한 다른 실시예에서, 구조물은 긴 부재와, 주로 결정질 구조를 포함하는 코팅을 갖는 탄성 구조물을 마련하도록 처리된 긴 부재 상의 코팅을 포함하는 구조물에 대해 최대 항복 강도에 가까운 항복 강도를 갖는다. 코팅은 적어도 한가지의 금속을 포함한다.
양호한 다른 실시예에서, 탄성 접촉 구조물은 연결된 본체를 갖는 기부 부분을 포함하는 구조물에 대해 최대 항복 강도에 가까운 항복 강도를 갖는다. 본체는 제1재료가 적어도 한가지의 금속을 포함하는 제1재료를 번갈아 포함하고, 본체는 개선된 재료 특성을 갖도록 처리된다.
양호한 다른 실시예에서, 주로 결정질인 결정립 구조를 갖는 구조물은 기부 부분과, 기부 부분에 연결되고 제1재료를 포함하는 본체를 포함한다. 본체는 제1재료를 포함하고, 제1재료는 적어도 한가지의 금속 및 적어도 한가지의 금속과 함께 침전될 수 있는 적어도 한가지의 첨가물을 번갈아 포함한다. 본체는 본체의 형태에서 제1재료의 화합물에 대해 최대 항복 강도에 가까운 선택된 항복 강도를 구조물에 부과하도록 처리된다.
본 발명의 이러한 및 다른 목적 및 이점 뿐만 아니라 도시된 실시예의 상세한 설명이 이하의 명세서와 도면으로부터 완전히 이해될 것이다.
본 발명은 실제로 임의의 형상의 코팅되지 않은 부분으로 시작된다. 대체로, 본 발명의 재료는 임의의 적절한 기부 또는 형상 위에 코팅될 수 있고, 후에 유용한 제품을 제공하기 위해 설명한 바와 같은 적절한 조건 하에서 열처리된다. 기부 또는 형상은 특정 적용에 따라 유지될 수도 있고 유지되지 않을 수도 있다. 코팅된 재료의 침전은 코팅 과정 초기에, 침전된 재료의 초기의 몇 백 옹스트롬 내에서 요구되는 구조로 유기질화되고, 수 밀리미터 또는 수 센치 두께의 코팅은 열처리될 때 본 명세서에서 논의된 바와 같은 개선된 기계적 특성을 재료에 부여하는 특성을 보여준다.
연구 중인 재료에 대한 다른 포텐셜 상태에 비교될 때, 소정 구조물 내의 열처리된 재료의 기계적 특정 개선은 개선된 (양호하게는 거의 최대의) 항복 강도, 개선된 (양호하게는 거의 최대의) 탄성 계수, 및 개선된 온도 안정성을 포함할 수 있다. 다른 포텐셜 상태는 (열처리 전에) 코팅된 재료와 (예컨대, 응력 제거를 위한) 광범위한 어닐링 후의 재료를 포함한다.
당해 기술 분야의 숙련자는 재료 특성을 선택적으로 제어하기 위해 본 발명의 교시를 따를 수 있다. 예컨대, 열처리는 최소 연성을 부여하기 위해 선택될 수 있고, 연성을 선택적으로 더 부여하기 위해 선택될 수도 있다. 유사한 방식으로, 숙련자는 최대 항복 강도보다 낮은 항복 강도를 부여하기 위해, 또는 최대 탄성 계수보다 낮은 탄성 계수를 부여하기 위해 열처리를 선택할 수 있다. 예컨대, 숙련자는 다양한 재료 특성에 균형을 맞추거나 다른 공정 제한을 조정할 수 있지만, 열처리하지 않고 코팅된 재료의 특성을 넘어서 개선된 특성을 갖는 재료를 제조하기 위해 본 발명의 교시를 따라야 한다.
기부에 대한 한 양호한 형상은 골격 또는 비계(falsework)와 같은 긴 부재이다. 한 양호한 골격은 기판 또는 기부에 번갈아 고정되거나 다른 방식으로 지지될 수 있는 와이어이다. 다른 양호한 골격은 기판 또는 기부에 고정되어 있지만 기판 또는 기부로부터 멀리 서 있도록 배향된 비임이다. 스프링 형상으로 형성될 수 있는 긴 부재를 사용하는 것이 특히 양호하다. 긴 부재는 탄성을 가질 필요가 없고, 사실상 임의의 또는 요구되는 형태로의 형성을 용이하게 하기 위해 가요성을 가질 수 있다.
본 발명의 기본 재료는 다른 방식으로 침전될 수도 있다. 예컨대, 요구되는 형상이 당해 기술 분야에서 주지된 것과 같은 다양한 재료의 적용에 의해 실리콘 웨이퍼와 같은 기판 상에서 형성될 수 있다. 그러한 재료는 몇몇 적용을 위한 포토레지스트를 포함할 수 있다. 형상이 패터닝, 에칭 등에 의해 형성될 수 있고, 재료의 얇은 기층, 예컨대 구리 금속을 함유하는 기층을 침전시킴으로써 전기 도금을 위해 마련된다. 기본 재료는 재료의 기층 상에 도금되고 이후에 설명되는 바와 같이 열처리될 수 있다. 몇몇 또는 모든 아래에 놓인 재료는 선택적으로 제거될 수 있고, 본 발명의 침전된 재료를 부분적으로 또는 완전하게 최초 기판을 떠난 상태가 되게 한다. 선택적인 제거는 요구되는 바와 같이 열처리 단계 전에 또는 후에 이루어질 수 있다.
재료를 침전시키는 다른 양호한 방법은 스퍼트 증착이다. 재료는 재료 특성을 개선시키기 위해 후에 열처리될 수 있는 적절한 형태로 침전될 수 있다.
도1은 본 발명의 한 양호한 실시예에 따른 코팅된 와이어의 제조 방법의 플로우 챠트를 도시한다.
첫째, 작은 와이어 외피(204, 도2a 참조)가 기부(202, 도2a 참조) 상에 형성된다(102). 예컨대, 와이어 외피(204)는 금 와이어로 제조될 수 있고, 형성(102)은 와이어본딩 기계를 사용하여 이루어질 수 있다. 예컨대, 기부(202)는 반도체 기판을 포함할 수 있다. 물론, 세라믹, 플라스틱 또는 금속 기판을 포함하는 것과 같은 많은 다른 기부(202)도 가능하다.
둘째, 코팅(206, 도2b 참조)이 와이어 외피(204) 상으로 침전된다(104). 예컨대, 코팅(206)은 첨가물로서 사카린을 포함하는 도금조를 사용하여 침전된 약 50-50(원자 퍼센트) 니켈-코발트(Ni-Co) 합금일 수 있다. 도금조 내의 사카린의 농도는 도8을 참조하여 이하에서 논의된다. 도금조는 Ni/Co 비율을 변경하기 위해, 또는 사카린 대신 상이한 첨가물을 포함하기 위해 교환될 수 있다. 도금조의 많은 변경이 가능하다.
다른 침전 방법에서, 첨가물이 포함되지 않는다. 적절한 재료 및 적절한 침전 조건이 본 발명의 열처리에 따른 비정질 형태로 재료를 침전시키도록 선택된다.
대체로, 니켈, 코발트 또는 철(Ni, Co, Fe)에 기초한 코팅이 대체로 유사한 결과를 나타내는 것으로 예측된다. 양호한 합금은 Ni-Co, Co-Mn, Ni-Mn 및 Ni-Co-Mn과 같은 다양한 3원 합금을 포함한다. 다른 코팅 재료는 Ni-W-B와 Rh를 포함한다. 다른 가능한 코팅은 Pd, Pd-Au, Pd-Co, W, W-Co, Ti-N, Cu, Cr, Ti, Ti-W, Al, Au, 및 Pt를 포함한다. 다른 첩가물은 나프탈렌-트리-술포닉 에시드(NTSA), 2-부틴-1, 4-디올 및 티올리아를 포함한다. 다른 가능한 첨가물은 일반 클래스 1 및 클래스 2 광택제 뿐만 아니라 NiCl, NiBr을 포함한다. 모든 이러한 코팅 재료와 첨가물은 도금 기술 분야에서 주지되어 있다.
셋째, 코팅된 와이어(208, 도2b 참조)는 열처리된 코팅 와이어(212, 도2c 참조)가 형성되도록 코팅(206)의 천이 온도 이상의 온도에서 열처리(106)된다. 예컨대, Ni-Co의 열처리(106)는 10분 동안 350 ℃에서 또는 60분 동안 300 ℃에서 수행될 수 있다. 열처리(106)가 수행되는 시간 및 온도 범위(즉, 열처리 윈도우)는 도4와 도8을 참조하여 이하에서 설명된다. 물론, 상이한 합금 또는 첨가물 시스템에서는 상이한 열처리 계획이 요구될 수 있다.
도2a는 기부(202)에 부착된 와이어 외피(204)의 단면도이다. 외피(204)는 유용한 탄성부를 형성하기 위해 도시된 바와 같이 다양한 형상으로 형성될 수 있다. 한 유용한 형상은 스프링 또는 스프링식 형상이다. 상이한 형상이 탄성부에 대해 의도된 적용에 따라서 유용하다. 다르게는, 외피(204)는 직선 와이어일 수도 있다.
도2b는 와이어(204) 상의 코팅(206)을 포함하는 코팅된 와이어(208)의 단면도이다. 코팅(206)은 외피(204)의 두께에 대해 코팅된 와이어(208)의 기계적 특성을 부여하기에 충분한 두께로 된다. 도5a를 참조하여 이하에서 설명된 바와 같이, 코팅(208)은 비정질 또는 초미세 결정질 원자 구조를 갖는다.
도2c는 와이어 외피(204) 상의 열처리된 코팅(210)을 포함하는 열처리된 코팅 와이어(212)의 단면도이다. 열처리된 코팅 와이어(212)는 열처리되지 않은 코팅(206)의 천이 온도보다 큰 온도에서, 양호하게는 비교적 짧은 시간 동안 코팅된 와이어(208)를 가열(106)함으로써 형성된다. 도5b를 참조하여 이하에서 설명된 바와 같이, 열처리된 코팅(210)은 결정질 또는 순서 원자 구조를 갖는다. 또한, 도8을 참조하여 이하에서 설명될 시험 결과에 의해 증명된 바와 같이, 열처리된 코팅 와이어(212)는 탄성을 가지며, 모의 작동 상태로 된 후에 코팅된 와이어(208)보다 매우 큰 탄성을 유지한다. 따라서, 코팅(206)의 두께는 코팅되고 열처리된 구조에 탄성을 부여하기에 충분하다.
전형적인 와이어는 약 4 mil(100 미크론)의 전체 직경에 대해 1.5 mil(38 미크론) 정도의 코팅 두께를 갖고 약 1 내지 1.5 mil(25 내지 38 미크론)의 직경을 가질 수 있다. 200 내지 500 옹스트롬과 같이 얇은 코팅 두께는 본 명세서에서 논의된 특성을 나타낸다. 코팅은 수 밀리미터 내지 수 센치미터 또는 그 이상으로 비교적 두꺼우며, 본 명세서에서 논의된 특성을 여전히 나타낸다.
유용한 코팅은 전기 도금을 사용하여 침전될 수 있다. 통상적인 도금조와 방법은 이하와 같다. 이러한 양호한 실시예는 최소의 함께 침전된 유황을 갖는 합금에 개선된 경도와 기계적 특성을 제공한다. 양호한 결정립 미세제는 소듐 사카린으로도 공지된 소듐 벤조설피미드(C7H5NO3S)이다. 이러한 결정립 미세제 또는 다른 결정립 미세제는 당해 기술 분야의 숙련자에게 주지되어 있다. 유황 함유 재료가 이러한 양호한 실시예에서 사용되었지만, 이것은 절대적인 요구 사항이 아니다. 예컨대, 2-부틴-1과 4-디올은 본 발명을 실시하기에 효과적으로 보여진다. 첨가물 또는 침전 조건은 이하에서 논의되는 바와 같이 요구되는 코팅 구조의 형성을 촉진해야 한다.
전기 도금 기술은 당해 기술 분야의 숙련자에게 주지되어 있다. 개략적인 전해 조성, 전극, 관련 전류 밀도, 침전 두께 및 특성 장치의 조건이 채택될 때, 본 명세서에 제안된 열처리 온도에서 결정립 경계에서의 Ni 황화물 침전의 흔적이 없다. 이러한 침전의 부재는 차례로 조기 제품 실패를 야기할 수 있는 결정립 경계 형성 및 취성화의 방지를 촉진한다.
성공적인 제품 성능은 적절한 연성을 동반하는 높은 항복 강도로부터 야기된다. “호상(banded)”(또는 층상) 코팅 구조는 양호한 제품 성능을 야기한다는 것을 경험으로 알 수 있다. 나프탈렌-트리-술포닉 에시드(NTSA), NDSA, 파라-톨루엔-술포나미드 또는 (양호하게는) 소듐 사카린과 같은 결정립 미세화 첨가물의 추가는 제품의 항복 강도와 요구되는 스프링백 특성을 추가로 개선시키는 이러한 “호상 구조”를 생성한다. 이러한 첨가물은 대체로 1차 금속 또는 침전된 금속과 합금되지 않고 함께 침전되지 않는다. 니켈과 코발트의 침전을 포함하는 소정 합금의 얇은 침전은 가시적인 “호상 구조”를 나타내지는 않지만, 충분한 항복 강도를 제공한다.
합금 침전: 이하의 용액의 조성, 제어 및 작동 조건이 이러한 양호한 실시예에 대해 특정화되었지만, 합금 전기 도금 기술 분야의 숙련자는 다른 적용에 대해 우수한 특성을 갖는 유사한 전기 침전을 생성할 수 있다. 전기 침전에서 합금의 조성에 영향을 주는 것으로 인식된 인자는 용액 내의 전해 Ni/Co 비율, 전류 밀도, 전해 교반, pH, 온도, 붕소산, 및 전체 금속 농도를 포함한다.
양호한 침전물 특성: (열처리되지 않은) 도금
조성 : 중량퍼센트로 60 % ± 2 %의 니켈, 40 % ± 2 %의 코발트
경도 : ∼550 Knoop
극한 강도 : σu265 min ksi (ksi=1,000 psi)
항복 강도 : σy160 min ksi
계수 : E22±2(Msi)(min. value)(Msi=1,000,000 psi)
신장율 : 4.5 % ± 0.5 %
침전물 외양: 침전은 높은 분광 반사도를 갖는 침전물은 매끄럽고 연속적이다. 종래의 헐 셀 패널(Hull Cell Panel) 시험은 이러한 외양이 도금 전류 밀도의 넓은 범위 상에서 나타난다는 것을 보여준다.
높은 탄성을 갖는 제품을 제조하는 본 발명의 통상적인 용액 조성의 양호한 일실시예가 이하의 표1에 나타난다. 층류 폴리프로필렌 탱크와 같은 종래의 도금 탱크 내에서 도금이 수행된다. 도금 시간과 조건이 만족스러운 코팅을 형성하는 데 필요하다.
[표1]
통상의 조성
통상의 화학 조성
1) 니켈 설파메이트 1) 100 gm/L
2) 붕산 2) 38 gm/L
3) 니켈 브로미드 3) 3-5 ml/L(@18 %conc)
4) 코발트 설파메이트 4) 8.3 gm/L(8.3 gm Co)
5) 소듐 로릴 설페이트 5) 25 dynes/cm
6) 나트륨 사카린 6) 100 mg/L
본 발명의 통상적인 공정에서, 이러한 재료는 이하의 표2 내의 다른 재료에 의해 전체적으로 또는 부분적으로 대체될 수 있다.
[표2]
다른 재료 또는 합성
통상의 다른 화학물
1) 니켈 설파메이트 1a) 니켈 설페이트 1b) 니켈 아세테이트
1c) 니켈 플루오보레이트 1d) 니켈 클로라이드
1e) 니켈 설페이트-클로라이드 1f) 니켈 파이로포스페이트
2) 붕산 2) 구연산
3) 니켈 브로미드 3a) 니켈 클로라이드 3b) 마그네슘 클로라이드
4) 코발트 설파메이트 4a) 코발트 설페이트 4b) 코발트 클로라이드
4c) 코발트 플루오보레이트
5) 습윤제 5) 도금 적용용으로 설계된 상업적인 습윤기
6) 클래스 1 광택제 6a) 파라-톨루엔-술포나미드 6b) 소듐 나프탈렌 트리설폰산 6c) 나프탈렌 디설폰산 또는 6a-6c의 조합
7) 레벨링제 7a) 쿠마린 7b) 퀴놀린 7c) 2-부틴-1, 4-디올 또는 클래스 1 광택제 및 레벨링제의 조합
양호한 일실시예에서, 코팅 재료는 스프링 형태로 형성된 와이어 상에 침전된다. 적절한 가열 후에, 열처리된 스프링은 모의 작동 상태로 된 후의 탄성을 실질적으로 유지한다. 그러한 특성은 스프링, 특히 반도체 소자, 반도체 패키징, 반도체 웨이퍼, 하나 이상의 반도체 소자와 접촉하는 전자 부품, 하나 이상의 반도체 소자를 시험하는 전자 부품, 프로브 카드, 프로브, 커넥터, 인터포저 또는 소켓에서 사용되는 스프링에 있어서 매우 바람직하다. 그러한 특성은 탄성의 유지가 가압 접촉을 유지하는 데 중요한 스프링에 있어서도 매우 바람직하다. 이러한 동일한 특성은 장기간 동안 상승된 온도에서 부하를 받는 임의의 형상의 순수한 기계 요소에 대해 이롭다.
본 명세서에 설명된 양호한 실시예는 요구되는 형태로 형성될 수 있거나 될 수 없는 와이어 상의 코팅에 기초한다. 본 발명의 교시는 다른 형상의 코팅에 대해서도 유용하다. 특히, 코팅될 목적물이 열처리 단계 전에 또는 후에 새로운 코팅으로부터 제거될 수 있다. 예컨대, 캘리포니아주 리버모어에 위치한 폼팩터, 인크에게 본 발명과 함께 양도되어 함께 계류 중이고 발명의 명칭이 “미소 전자 접촉 구조물 및 그 제조 방법”인 미국 특허 출원 제08/802,054호를 참조한다. 상기 출원과, 1997년 5월 15일자로 출원되어 출원 번호 제97/08271호를 부여받았고 1997년 11월 27일자로 제WO 97/44676호로서 공개된 대응 PCT 특허 출원은 기판 상에 구조물을 형성하고 자립부를 생성하기 위해 기판으로부터 구조물을 제거하는 것에 대해 개시하고 있다. 예컨대, 기판 상에 형성된 구조물(도3a), 기판이 없는 동일한 구조물(도3b) 및 상이한 기판에 부착된 구조물(도3c)을 도시하는 도3a, 도3b 및 도3c(각각 도3a, 도3b 및 도3e)를 참조한다. 본 발명의 교시를 이용하여, 당해 기술 분야의 숙련자는 본 명세서에 나타난 바와 같은 코팅을 마련하기 위한 적절한 시간으로 도3a, 도3b 및 도3c의 구조물을 코팅할 수 있다. 예컨대, 스프링 접촉 요소(460, 도3c)는 전자 부품(470)에 연결된 후에 코팅되고 열처리될 수 있다. 다르게는, 접촉 구조물(300, 도3a 및 도3b)은 희생 기판(252)을 제거하기 전에 코팅되고 열처리될 수 있다.
도3a 및 도3b는 참조된 출원에 설명된 기술에 의해 제조된 접촉 구조물(300)을 위한 많은 가능한 실시예들 중 다른 일실시예를 도시한다. 희생 기판(252)은 접촉 구조물(300)을 마련하기 위해 사용된다. 절두 피라미드형 연결 특징부(스터드)(310)가 접촉 구조물(300)의 기부 부분(302)에서의 부착 특징부로서 제조된다. 접촉 구조물(300)의 나머지 부분은 중심 주 본체 부분(306), 접촉 단부 부분(304), 및 특징부(308)(여기서는 접촉 지점)이다. W1 및 W2는 접촉 구조물의 각 단부의 폭이다.
도3c는 스프링 접촉 요소(460)가 전자 부품(470)의 표면으로부터 연장되는 스터드(472)를 통해 전자 부품(470)에 장착되는 설명된 발명의 다른 실시예를 도시한다. 스프링 접촉 요소(460)의 기부 단부(462)는 스터드(472)에 적절하게 납땜된다.
또한, 당해 기술 분야의 숙련자는 코팅용 기판으로서 적절한 재료를 선택하고, 그러한 코팅을 적용하기 위해 본 발명의 교시를 적용하고, 제품을 코팅 자체로 형성하기 위해 기판을 제거할 수 있다. 특히 양호한 실시예에서, 접촉 구조물(300)은 코팅이 접촉 구조물(300)의 재료의 벌크를 형성하도록 적절한 기판 상에 형성될 수 있다. 다른 기판이 정확하고 용이하게 제거될 수 있는 요구되는 형상의 재료 상의 도전성 층일 수 있다. 그러한 실시예는 왁스, 포토레지스트 또는 다른 재료의 형상으로 시작되고, 도금을 촉진하기 위해 얇은 도전성 층을 적용하고, 본 명세서에 개시된 바와 같은 코팅을 도금하고, 소정 형상 및 특성을 갖는 제품을 제조하기 위해 열처리된다. 그러한 제품의 2개의 양호한 실시예는 본 명세서의 목적을 위해 상세히 설명된다.
도4는 코팅(206)과 유사한 코팅 상에서의 미분 스캐닝 열량 측정의 그래프이다. 측정은 가열되지 않고 초기에 코팅된 재료로 시작되고, 열유동을 측정하는 동안 실온(약 30 ℃)에서 500 ℃까지 1분에 10 ℃씩 온도를 증가시킨다.
약 266 ℃에서 중심에 있는 그래프의 (역)최고점(602)은 발열 변형이 재료에서, 특히 온도가 최고점(602)의 폭에 의해 나타난 범위 내에 있을 때 발생한다는 것을 나타낸다. 이러한 발열 변형은 미세 구조와 원자 구조를 코팅(206)의 구조에서 열처리된 코팅(210)의 구조로 변형시키는 변형이 된다. 최고점(602)이 약 200℃ 이상에서 시작되므로, 약 200 ℃ 이상에서의 열처리(106)는 Ni-Co 합금이 코팅 재료로 사용될 때 그러한 변형을 야기할 수 있다. 그러나, 최고 온도에 근접한 또는 약간 높은 온도를 선택하는 것이 대체로 양호하다. 도시된 예에서, 최고점은 약 266 ℃에서 발생하고 유용하고 양호한 열처리 조건은 300 ℃에서 60분간 또는 350 ℃에서 10분간을 포함한다. 대체로, 당해 기술 분야의 숙련자는 가열 온도의 범위가 요구되는 효과를 준다는 것을 인식할 것이다. 대체로, 유용한 온도 범위는 최고 천이 온도 이상에서 0 ℃ 내지 150 ℃ 내에 있고, 특히 유용한 온도 범위는 최고 천이 온도 이상에서 0 ℃ 내지 100 ℃ 내에 있다.
부분적으로만 변형되는 제품도 유효할 수 있다. 당해 기술 분야의 숙련자는 요구되는 변형량을 얻기 위해 본 발명의 교시를 따를 수 있다. 대체로, 코팅된 재료의 실질적인 부분이 더 정렬된 상태로의 변형을 겪는 경우에 재료 특성에 있어서의 유용한 증가가 나타난다. 특히 양호한 일실시예는 300 ℃에서 15분 동안의 코팅된 재료의 열처리를 포함한다.
도5a는 코팅(206)의 샘플로부터의 x레이 회절 스펙트럼의 그래프이다. 도5에 도시된 2개의 x레이 회절 스펙트럼의 최고점의 상당한 폭은 재료 내의 약 16 나노미터의 비교적 작은 평균 결정립 크기를 나타낸다(평균 결정립 크기는 평균 결정립 크기에 대한 하한치를 제공하고 당해 기술 분야의 숙련자에게 주지되어 있는 더바이 셰러 공식을 사용하여 결정된다). 16 나노미터의 평균 결정립 크기로, 코팅(206)은 초미세 결정질 또는 비정질 재료를 특징으로 한다.
도5b는 본 발명의 양호한 실시예에 따라 열처리된 코팅(210)의 샘플로부터의 x레이 회절 스펙트럼의 그래프이다. 이러한 경우에, 적용된 열처리(106)는 330 ℃에서 10분간이다. 도5b에 도시된 2개의 최고점의 편협한 폭은 재료 내의 약 78 나노미터의 비교적 큰 평균 결정립 크기를 나타낸다(다시, 더바이 셰로 공식이 사용된다). 78 나노미터의 평균 결정립 크기로, 열처리된 코팅(210)은 결정질 또는 순서 재료를 특징으로 한다.
따라서, 도5a 및 도5b에 도시된 바와 같이, 코팅 재료는 초미세 결정질 또는 비정질로부터 결정질 또는 규칙 조직으로의 열처리(106) 동안의 변형을 겪는다.
도6은 코팅된 와이어(208)와 열처리된 와이어(212)에 대한 응력 대 신장율(변형율) 데이터의 그래프이다. 여기서 시험된 와이어(208, 212)는 신장율(변형율) 측정이 와이어(208, 212)의 형상과 관련없는 재료의 기계적 특성으로서의 의미를 갖도록 스프링의 형태로 형성되는 대신에 직선이다.
도6의 데이터는 열처리된 와이어(212)가 코팅된 와이어(208)와 비교되는 우수한 기계적 특성을 갖는다는 것을 보여준다. 열처리된 커브(402)는 더 높은 항복 응력(0.2 % 변형율에 대한 응력으로서 정의됨) 및 코팅된 커브(404)와 비교되는 더 높은 탄성 계수를 보여준다. 따라서, 열처리된 와이어는 인가된 응력의 매우 큰 범위를 넘어서 탄성을 갖는다. 이것은 열처리된 스프링의 더 높은 탄성을 나타내며, 기본적인 재료의 개선으로 인한 것으로 보인다. 대부분의 기계적 요소가 탄성 영역(즉, 형상을 유지하는 영역)에서 작동하도록 설계되므로 탄성 재료가 기계적으로 더 안정적이다. 열처리된 스프링 내의 탄성 재료는 부하 하에서 상승된 온도에서 기계적 특성의 안정성을 상당히 개선시킨다.
연구 중인 재료에 대한 다른 포텐셜 상태와 비교될 때, 열처리된 재료의 기계적 특성에서의 개선은 증가된 (양호하게는 최대) 항복 강도, 증가된 (양호하게는 최대) 탄성 계수, 및 증가된 온도 안정성을 포함할 수 있다. 다른 포텐셜 상태는 (열처리 전에) 코팅된 재료와, (예컨대, 응력 제거를 위한) 광범위한 어닐링 후의 재료를 포함한다. 개선된 온도 안정성은 온도가 85 내지 100 ℃를 포함하여 300 ℃ 이상의 온도까지 25 ℃ 이상의 온도일 수 있는 상승된 온도에서 부하 하에서의 변형에 대한 증가된 저항에 의해 증명된다. 이것은 재료가 코팅된 최초 재료보다 더 안정된 상태인 것을 나타낸다.
도7은 코팅된[도7의 “버진(virgin)” 또는 “NIIT”] 와이어(208)와 열처리된[도7의 “열처리된” 또는 “HT”] 와이어(212)에 대한 탄성 계수 대 사카린 농도의 그래프이다. 그래프는 열처리된 와이어(212)에 대한 탄성 계수가 시험된 모든 영이 아닌(특히, 20 mg/L 이상의) 사카린 농도에 대해 코팅된 와이어(208)에 대한 탄성 계수보다 실질적으로 크다. 사카린이 표1의 조성에 따라 도금조 내에서 첨가물로서 사용될 때, 열처리된 와이어(212)는 통상적으로 약 32 Msi의 탄성 계수를 갖고, 코팅된 와이어(208)는 통상적으로 약 24 Msi의 탄성 계수를 갖는다. Msi는 “메가” 또는 백만 psi를 나타낸다.
도8은 사카린을 포함하는 도금조로부터 Ni-Co로 코팅된 다양한 와이어 상의 12.7 ㎜(0.5 inch) 맨드렐 시험 하에서의 와이어 곡률의 그래프이다. 맨드렐 시험은 고정 변형율을 생성하기 위해 소정 직경의 맨드렐 주위에 직선 도금 와이어를 감는 단계를 포함한다(맨드렐 재료는 열팽창 계수의 차이에 의해 야기된 추가의 응력을 피하기 위해 와이어와 동일한 열팽창 계수를 갖도록 선택된다). 와이어는 변형율을 유지하기 위해 양단부에서 맨드렐에 부착된다. 맨드렐-와이어 조립체는 임의의 시간/온도 조합에 노출될 수 있다. 이러한 시험은 시간의 함수로서 상승된 온도에서 부하 하에서 재료 특성을 시험하는 용이한 방법이며, 상이한 작동 상태를 모방하는 극히 유용한 수단이다. 소정 시험 조건에서 발생하는 탄성 변형량은 결과적인 와이어 곡률의 변화를 반영하며, 곡률의 이하와 같이 정의된다.
도8은 와이어 곡률에 대해 상이한 열처리 온도의 효과를 보여준다. 도금된 와이어 세트는 실온에서 측정된 곡률을 갖는다. 이후에, 와이어 세트는 상이한 온도에서 7분 동안 열처리되고, 실온으로 냉각되고, 다시 곡률이 측정된다. 와이어 세트는 실온에서 2분 동안 멘드렐 시험되고, 다시 곡률이 측정된다. 이후에, 와이어 세트는 85 ℃에서 13 시간 동안 멘드렐 시험되고, 실온으로 냉각되고, 다시 곡률이 측정된다. 최종적으로, 와이어 세트는 85 ℃에서 24 시간 동안 맨드렐 시험되고(전체적으로 85 ℃에서 37 시간 동안 지속), 실온으로 냉각되고, 곡률이 측정된다. 도8에 도시된 바와 같이, 실온에서 2분 동안의 기계적 부하와 관련된 탄성 변형이 다양한 온도에서 열처리된 와이어에 대해 명목상으로는 동일하다. 그러나, 상승된 온도에서 기계적으로 부하가 걸릴 때, 더 높은 온도(400 ℃ 이상)에서 열처리된 와이어는 더 작은 탄성 변형을 보여준다. 이것은 열처리 후의 개선된 기계적 특성의 다른 표시이다. 기계적 특성은 도4의 결과(상기의 대응하는 부분을 참조)에 부합하여, 350 ℃ 이상의 온도에서 열처리된 코팅된 와이어에 대해 기본적으로 일정하다.
전술된 내용은 다양한 가능한 첨가물, 특히 사카린을 갖는 어떤 Ni 및 Ni/Co 시스템에 대하여 상세히 설명되었다. 그러나, 통상의 원리는 다양한 첨가물을 갖는 다양한 시스템을 도금하는데 사용될 수 있고, 그 다음으로 원하는 특성을 갖는 제품을 제공하기 위하여 적절한 조건하에서 열처리된다. 어떤 침전 조건에서, 첨가물은 필요하지 않다.
가능한 금속 시스템은 앞에서 상세히 열거되어 있다. 거의 최근에 사용된 첨가물은 유황을 포함하지만, 2-부틴-1,4-디올은 원하는 변형을 제공하는데 사용되어 왔다. 양호한 일 실시예에서, 약 20 ㎎/L 이상인 사카린의 조의 농도가 사용되었다. 다른 양호한 실시예에서는, 약 5 ㎎/L 이상인 2-부틴-1,4-디올의 조의 농도가 사용되었다.
비록 물리적 특성이 충분히 이해되지 않아도, 일반 이론은 침전된 바와 같은 재료가 비평형의 초미세 결정질 구조물을 갖는다. 만일 존재한다면, 첨가물은 비교적 저 농도이고 침전된 바와 같이 코팅의 도처에 분산된다. 만일 코팅된 재료가 몇 시간 동안 가열되면, 결정 구조물은 더 큰 결정을 제공하도록 재유기질화 한다. 아마도 첨가물과 직접 협동하는 결정으로서, 첨가물 분자를 수용하는 결정립으로서, 또는 아직 이해되지 않은 구조물로서 첨가물 분자에 의해 영향을 받는 방법으로 첨가물은 확산하고 주 금속은 유기질화한다. 추가의 열 처리는 기부 재료가 침전물로서 첨가물 및/또는 첨가물의 집합을 배제하고 주 금속으로부터 분리된 큰 구조물로 유기질화하는 다른 유기질로 유도한다. 이는 (또한, 본 발명의 첨가물을 통상 포함하지 않는) 통상적인 어닐링 후에 얻어지는 구조물이다.
첨가물의 유용한 사용량과 유용한 열처리 조건을 확인하는 것은 어렵지 않다. 기부 금속 시스템에 선택된 첨가물의 확산률을 연구함으로써 예상되는 반면, 몇몇 실험은 주요 매개 변수를 매우 빠르게 개략적으로 나타낼 것이다. 중간 열처리가 가장 용이하게 발생하는 온도 영역은 적절한 기판 상에 원하는 금속 시스템을 코팅함으로써 선택될 수 있고, 그 다음 전술된 바와 같은 시차주사열계량법(DSC)을 수행한다. 천이 온도는 용이하게 동일시 할 수 있고, 천이 온도의 최고치는 후속 실험을 위한 우수한 시작점이다. 이러한 초기 실험에서, 첨가물의 양은 첨가물이 거의 없거나 또는 이러한 천이 온도에 영향을 주지 않기 때문에 매우 중요하지 않다.
첨가물의 적절한 양은 다양한 첨가물의 양, 예를 들어 몰 기초로 2.5 %, 1 % 및 0.01 %를 사용하고 그 다음 위에서 확인된 온도에서 또는 그 온도 근처에서 짧은 시간, 예를 들어 5분, 10분, 또는 20분 동안 열처리한 시험 제품을 준비함으로써 확인된다. 열처리된 결과 제품의 인장 강도는 어떠한 조건들이 원하는 기계적 강도를 제공하는 지를 보여줄 것이다. 특히 유용한 시험 구조물은 통상적인 인장 강도 시험기에서 시험하기에 적절한 통상의 도그-본(dog-bone) 형상이다. 그와 갈리, 코팅된 와이어가 유용한 인장 정보를 제공할 것이다. 첨가물의 유효한 양에 관한 초기 정보를 갖고서, 상이한 시간 및 온도 조건이 유용한 한 세트의 조건 상에서 신속히 처리하도록 평가될 수 있다.
첨가물의 주어진 양에 대해, 다양한 양으로의 열 처리 중에, 항복 응력은 최대치로 통상 증가한 다음 감소할 것이다. 통상적으로, 최대 항복 응력은 (시간 및 온도를 비교 평가한) 열 처리 조건의 비교적 좁은 대역에서 발견될 것이다. 이러한 점은 원하는 연성을 제공하지 않을 수 있다. 통상적으로, 이러한 최대 항복 응력 조건의 점을 넘는 열 처리는 연성을 증가시킬 것이고, 열 처리에 있어 적당한 증가는 연성의 원하는 양과 함께 최대 항복 응력으로 끝나는 부분을 제공한다. 연속된 열 처리는 궁극적으로 항복 응력을 감소시킬 것이고, 통상적으로 처리된 코팅의 탄성을 감소시킨다. 이러한 연속된 열 처리는 통상 연성을 증가시킬 것이다. 주어진 코팅 시스템에서 그 코팅 시스템의 한계에 영향을 받는 원하는 정도의 연성 및 원하는 정도의 항복 응력을 제공하기 위하여 열 처리 조건을 확인하는 것은 본 기술 분야의 숙련자에게 잘 알려져 있다.
본 기술 분야의 숙련자는 비교적 쉽게 주요 성분 및 값을 확인하도록 실험적 설계의 원리를 사용할 수 있다. 이 분야는 상당한 학문적 관심의 주제이다. 예를 들어, 유니버시티 오브 캘리포니아, 버클리의 도서관은 1997년 9월자 전자 카드 목록에 실험적 설계에 대한 약 287개의 참고 자료를 올렸다. www.lib.berkeley.edu, 또는 특히 www.lib.berkeley.edu/ENG/about.html을 보라. 특히, 요인 시험 설계 또는 부분 요인의 연구가 유용할 수 있다. 버클리의 소장물은 약 14개의 관련된 참고 자료를 목록에 올려놓았다. 특히, 기본적인 참고 문헌인 윌리(Wiley), 뉴욕(1978)사 조지 이.피. 박스(George E.P. Box)의 “실험, 설계의 도입, 데이터 해석 및 모델 구성을 위한 통계”와 윌리, 뉴욕(1987)사의 조지 이.피. 박스 및 노먼 알. 드레퍼(Norman R. Draper)의 “실험적 모델 구성 및 반응 표면”에 관심이 있다.
탄성 접점 구조물의 전형적인 실시예
열 처리에 적절한 기부 구조물의 전형적인 실시예는 도2a 내지 도2c 및 도3a 내지 도3c와 관련하여 앞에서 설명되었다. 열 처리의 본 방법은 다른 탄성 접점 형상부, 특히 2개의 다른 미국 (및 PCT에 대응하고 다른 국가의) 출원의 주제인 형상부와 함께 유용하다. 다소 상세하게 이들 예를 고려하는 것은 도움이 될 수 있다.
본 발명을 수행하기 위하여, 도2a 내지 도2c 및 도3a 내지 도3c와 관련하여 앞에서 열거된 재료는 이들 전형적인 실시예에서 설명된 탄성 접점 구조물을 만들 때 특히 바람직하다.
“마이크로 전자 스프링 접점 요소”라는 제목으로 1997년 5월 6일로 출원된 공동 소유이고 함께 출원 중인 미국 특허 출원 제08/852,152호는 전술된 것과 유사한 요소를 만드는 방법 및 유용한 제품을 개시한다. 대응 PCT 출원은 WO97/43654호로서 1997년 11월 20일자로 공개되었다. 전술된 재료는 출원 제08/852,152호의 제품을 만들기 위한 공정에서 사용될 수 있고, 우수한 접점 요소를 만들기 위하여 여기에서 개시된 바와 같이 추가로 열 처리될 수 있다.
통상적으로, 자체에 형성된 개구를 갖는 다수의 마스킹 층은 도전성 재료의 층과 정렬되고 “시드(seed)” 된다. 그 다음, 도전성 재료의 질량체는 예들 들어 전기 도금(또는 CVD, 스퍼트 증착, 무전해 도금, 등)에 의해서 시드된 개구(들) 내에 형성 (또는 침전)된다. 마스킹 층이 제거된 후, 질량체는 자립 탄성 접점 구조물로서 역할을 할 수 있다. 이러한 구조물은 부품의 표면 위에 수직으로 뿐만 아니라 장착 위치로부터 측방으로도 연장된다. 이러한 방법에서, 접점 구조물은 (부품의 표면에 평행한) x-y 평면뿐만 아니라 z-방향으로도 유연하게 되도록 용이하게 설계된다. 이는 (WO97/43654호의 도1a 내지 도1c인) 도9a 내지 도9c와 관련하여 이제 매우 상세하게 설명된다. 접점 요소는 탄성을 가진다는 것을 기억하라, 그래서 “컴플라이언스”(변형의 수용)는 접점 요소의 (힘을 저장하는) 스프링 상수 및 안착 위치로부터 변위량과 함께 변화한다. 작은 변위는 비교적 작은 저장력에 의해 대향 되지만 보다 큰 변위는 보다 큰 저장력에 의해 대향 된다.
도9a는 기판(902) 상의 다수의 자립 탄성 (스프링) 접점 요소 중의 하나를 제조하기 위한 전형적인 기술을 도시한다. 기판(902)은 반도체 장치를 포함하는, 특히 (도시되지 않은) 반도체 웨이퍼 상에 상주하는 반도체 장치를 포함하는 능동 전자 부품일 수 있다.
기판(902)은 스프링 접점 요소가 제조될 수 있는 표면 상의 다수의 (다수 중의 하나만 도시된) 영역(912)을 갖는다. 기판(902)이 반도체 장치와 같은 전자 부품인 양호한 실시예에서, 영역(912)은 전자 부품의 (본드 패드와 같은) 단자이다. 재경로를 갖는 다른 양호한 실시예에서, 주 단자는 금속 트레이스와 같은 전기적 도전성 재료에 연결되고, 전자 부품 상의 어떤 다른 위치에서 원격 단자에 연결된다. 다양한 형태의 재경로는 본 기술 분야에서 알려져 있다. 본 발명의 통상의 기술에 관하여, 재경로의 이전 설명은 1996년 5월 23일자 WO96/15459호에 공개된 PCT 출원 PCT/US95/14885호에서 찾을 수 있다.
이러한 재경로는 제1 어레이로부터 제2 어레이로 한 세트의 단자를 재배치하는 데 유용하다. 유용한 재배치는 주변의 본드 패드 어레이를 영역 어레이로 재경로화한다. 다른 유용한 재배치는 리드-온-센터의 본드 패드 어레이를 영역 어레이로 재경로화 한다. 통상적으로, 재경로는 위치 전기 접촉에 큰 가요성을 제공할 수 있다. 아래에 기술되는 공정은 주요 단자 상에 접점 요소를 구성하는 데 사용될 수 있으나 원격 단자 상에 접점 단자를 동일하게 잘 구성하는 데 사용될 수 있다. 통상적으로, 제품(900)을 만드는 기술은 개구를 구비한 패턴이 갖추어진 다수의 (3개가 도시된) 마스킹 층(904, 906, 908)을 기판의 표면 상에 인가하는 단계를 포함한다. 층들은
영역(912)과 정렬된 (도시된 바와 같은) 개구를 갖도록 패턴을 갖고, 개구는 크기 및 형상이 정해져서 한개 층 (예를 들어, 908 및 906) 내의 개구는 하부층 (예를 들어, 각각 906 및 904) 내의 개구보다 영역(912)으로부터 더 연장한다. 다시 말해서, 제1 층(904)은 영역(912) 바로 위에 개구를 갖는다. 제2 층(906) 내의 개구의 일부는 제1 층(904) 내의 개구의 적어도 일부 위에 정렬되고, 역으로 제1 층(904)의 일부는 제2 층(906) 내의 개구의 일부 아래에 연장된다. 유사하게, 제3 층(908) 내의 개구의 일부는 제2 층(906) 내의 개구의 적어도 일부 위에 정렬되고, 역으로 제2 층(906)의 일부는 제3 층(908) 내의 개구의 일부 아래에 연장된다. 주어진 전체 개구의 바닥부는 선택된 영역(912) 바로 위에 있고 그의 상부는 그의 바닥부로부터 측방으로 오프셋되고 상승된다. 아래에서 상세하게 설명하는 바와 같이, 도전성 금속 재료는 개구 내에 침전되고, 마스킹 층은 제거되고, 그 결과 자립 접점 구조물은 영역(912)에서 기판(902)에 고정된 기초 단부와 영역(912)으로부터 측방으로 변위되고 기판의 표면 위에 연장된 자유 단부를 갖는 기판 바로 위에 제조된다.
만일 원한다면, 예를 들어 전기 도금에서, 티타늄/텅스텐(TiW)과 같은 도전성 재료의 매우 얇은 (예를 들어, 4500 Å의) "시드" 층이 개구 내에 침전될 수 있다. (예를 들어, 니켈과 같은) 도전성 금속 재료(920)의 질량체는 개구 내에 전기 도금함으로써 침전될 수 있다. 금속의 약 0.1 내지 10 밀(2.5 내지 250 ㎛), 바람직하게는 1 내지 10 밀(25 내지 250 ㎛), 보다 바람직하게는 1 내지 3 밀(25 내지 75 ㎛)의 침전물이 특히 양호하다. 특히, 양호한 금속은 니켈이다.
도9b 및 도9c는 영역(912)에 인접한 기초 단부(922)와 기초 단부(922)로부터 x-축 및 y-축으로 측방으로 오프셋되고 또한 기판(902)의 표면 위에 x-축으로 상승된 자유 단부(선단; 924)를 갖는 결과 스프링 접점 요소(920)를 도시한다.
도9c에 잘 도시된 바와 같이, 접점 요소(920)는, (도시되지 않은) 다른 전자 부품의 (도시되지 않은) 단자와 일시적인 가압 전기 접속부를 만드는 것으로부터 발생하는 것과 같이, 화살표(924)로 도시된 바와 같이, 팁 단부(924)에서 z-축으로 인가된 압력에 반응할 것이다. x-축의 컴플라이언스는 접촉력(압력)이 유지될 것을 보장하고, 또한 (도시되지 않은) 제2의 결합 전자 부품 상의 (도시되지 않은)단자들 사이의 (만일 있다면) 비평면성을 수용한다. 이러한 일시적인 전기 접속부는 전자 부품(902)에 일시적인 또는 오랜 기간 동안의 접속을 만들기 위하여 사용된다.
또한, 팁 단부(924)는 화살표(936 및 934)에 의해 표시된 바와 같이, 각각 x- 및 y- 방향으로 유연하게 움직이도록 자유롭다. 이는 기판(구성 성분)(902)보다 상이한 열 팽창 계수를 갖는 (도시되지 않은) 다른 전자 부품의 (도시되지 않은) 단자에 팁 단부(924)를 (연납접 또는 경납접에 의해, 또는 도전성 접착제로) 결합하는 상황에서 매우 중요하다. 이러한 영구 전기 접속은 전자 부품, 예를 들어 다수의 메모리 칩[각각은 기판(902)에 의해 표현됨] 내지 (도시되지 않은) 인쇄 회로 기판(“PCB”)과 같은 상호 접속 기판과 같은 다른 전자 부품에 유용하다.
재료 및 형상의 적절한 선택에 의해서, 이들 제조된 질량체(920)는 서로로부터 매우 정밀한 크기와 매우 정밀한 공간을 갖고 제조되어온 자립 탄성 접점 구조물로서 역할을 할 수 있다. 예를 들어, 수 만개의 이러한 스프링 접점 요소(920)는 (도시되지 않은) 반도체 웨이퍼 상에 상주하는 반도체 장치 상의 대응 개수만큼의 단자 상에 정확하고 용이하게 제조된다.
매우 일반적인 관점에서 보여지는 마스킹 재료 내의 패턴을 갖는 개구는 재료가 침전될 수 있고 나중에 열 처리될 수 있는 형상부를 구성한다. 전기 도금을 위하여, 전술된 바와 같은 시드층을 침전시키는 것은 바람직하다. 또한, 이러한 시드층은 재료가 침전될 수 있고 나중에 열 처리될 수 있는 형상부로 고려될 수 있다. 재료는 마스크를 통한 스퍼트 증착 또는 다른 침전 방법과 같은 어떤 다른 방법으로 개구 내에 직접 침전될 수 있으나, 시드층에 대해 서술된 바와 같이, 후속하는 열처리에 적합한 재료를 사용하고 유용한 구조물을 만드는 데 용이한 두께로 재료를 침전시킨다. 여기에서 다시, 마스킹 재료 내의 개구는 최종적인 구조물의 형상물을 상당한 범위까지 형성하는 형상부를 형성한다.
탄성 접점 구조물의 전형적인 제2 실시예
도9a 내지 도9c에 관하여 위에서 서술된 공정은 패턴을 가져야 하고 서로의 위에 인가되어야 하는 마스킹 재료의 3개 층(904, 906, 908)을 이용하고, 그 결과 재료(920)가 침전될 수 있는 다수 수준의 트렌치가 발생한다.
유사한 접점 구조물은 마스킹 재료(예를 들어, 포토레지스트)의 보다 소수의 층과 함께 제조될 수 있다. 이전과 같이, 이는 마이크로 전자 적용 예에 특히 유용하다. 도10a 내지 도10l은 본 발명의 기술의 실시예를 도시한다. 이들 도면 및 후속 설명은 1998년 5월 14일자로 출원된 PCT출원 제PCT/US98/09999호에 대응하는 “리소그래픽으로 한정된 마이크로 전자 접점 구조물”의 제목으로 1998년 2월 26일자로 출원되어 함께 출원 계속 중인 함께 양도된 미국 특허 출원 제09/032,473호로부터 취해진다.
도10a는 다수의 접점 구조물이 제조될 수 있는 전형적인 전자 부품을 도시한다. 하기에, 단일 접점 구조물(1060)의 제조는 바람직하게는 동시에 동일한 전자 부품 또는 기부 상의 다수의 이러한 접점 구조물을 제조하는 예시로서 서술될 것이다. 전형적으로, 단일 부품 상에서 제조된 각각의 접점 구조물은 사실상 서로 동일(예를 들어, 크기 형상 등)할 것이지만, 본 기술분야에서 알려진 기술을 이용하여 각각의 접점 구성물의 크기 및 형상은 주어진 적용 요구를 위해 설계자에 의해 개별적으로 제어되고 결정될 수 있다.
이러한 양호한 실시예에서, 전자 부품은 실리콘 기판(1002), 실리콘 기판(1002)의 표면 상에 위치된 (예를 들어, 약 4 ㎛ 두께의 폴리이미드의) 패시베이션 층(1004) 및 패시베이션 층(1004)을 통하여 금속 접점 패드(1008)로 연장되는 (다수 중 하나가 도시된) 다수의 개구(1006)를 포함하는 전자 부품이다. 전형적으로, 전자 부품 상에 다수의 이러한 접점 패드가 있다. 종래 기술에서, 완전한 조립에서, 각각의 접점 패드는 리드 프레임과 같은 (도시되지 않은) 다른 전자 부품 상의 대응 접점 패드에 그리고 궁극적으로 얇고 작은 윤곽 패키지(thin small-outline package, TSOP) 내에 전형적으로 (예를 들어, 본드 와이어로) 접속된다.
여기에서, 도10a에 도시된 바와 같이, 공정의 제1 단계에서, 도전층(1010)은 침전된다. 도전층(1010)은, 예를 들어 티타늄-텅스텐(TiW)으로서 약 4500 Å의 두께와 같이 약 3000 내지 6000 Å의 두께로 스퍼트 증착함으로써 침전될 수 있다. 도전층(1010)은 사실상 일치하고 인접하게 패시베이션 층(1004)의 표면, 개구(1006)의 측벽 및 금속 접점 패드(1008)의 [개구(1006) 내의] 노출된 표면을 덮는다. 도전층(1010)은 바람직하게는 전기적으로 도전성이고, 만일 연속 “브라켓” 층으로서 침전되면, 전자 부품의 접점 패드(1008)의 모두와 함께 전기적으로 단락 될 것이다. 후속하는 설명으로부터 명백해지는 바와 같이, 도전층(1010)의 이러한 단락 특성은 전자 부품 상의 접점 구조물을 만들기 위하여 전해 공정(예를 들어, 전기 도금)용 적절한 전위를 얻도록 유리하게 사용될 수 있다.
양호한 일 실시예에서, 도전층(1010)은 연속적이기보다는 오히려 패턴을 갖고 다수의 비접점 영역으로 침전될 수 있다. 다른 양호한 실시예에서, 도전층(1010)은 단자(1008)의 노출된 표면을 덮는다. 다른 실시예에서, 도전층(1010)은 단자(1008)를 덮지 않지만, 시드층(1050)이 도포 될 때 도전층(1010)과 접속하도록 단자(1008)에 충분히 인접한다.
양호한 일 실시예에서, (금과 같은) 다른 재료의 제2 도전층이 도전층(1010) 상에 침전되고 패턴을 갖는다. 이는, 예를 들어 접점 패드(1008)로부터 접점 구조물(1060)로 신호의 재경로 및 국부적 상호 접속을 이루는 데 사용된다. 일반적으로, 이중층은 많은 적용 예에 바람직할 것이다. 적절한 재료의 선택은 본 기술분야의 숙련자에게 알려져 있다.
양호한 실시예에서, 비록 패시베이션 층이 반도체 장치 상에 공통으로 존재하지만, 패시베이션 층(1004) 없이도, 접점 패드(1008)는 기판(1002)의 표면 상에 있거나 또는 (아직 노출된) 기판 자체의 표면 내에 있다. 도전층(1010)을 침전시키기 전에, 패시베이션 층(1004)(만일 존재하는 하나가 있다면)은 도전층(1010)이 패시베이션 층(1004)에 부착하는 것을 향상시키기 위하여 선택적으로 먼저 “거칠게” 될 수 있다. 이는 패시베이션 층 상에 원하는 표면 조직을 얻기 위하여 전자 부품을 산소(O2) 플라즈마에 (본 기술 분야의 숙련자에 의해 용이하게 결정될 수 있는) 적절한 매개 변수로 노출시킴으로써 단순히 얻을 수 있다. 재료의 선택은 패시베이션 층에 시드층의 접착에 또한 영향을 미칠 것이다. 예를 들어, 티타늄-텅스텐(TiW) 또는 구리가 폴리이미드에 잘 접착되는 것으로 알려져 있다.
도10b에 도시된 바와 같이, 공정의 다음 단계에서, 마스킹 재료(예를 들어, 포토레지스트) 층(1020)은 부품(1002)의 표면 상에 [예를 들어, 도전층(1010) 상에] 침전되고 마스킹 층(1020)을 완전히 통하여 연장된 개구(1022)를 포함하도록 (예를 들어, 통상적인 포토리소그래픽 기술을 이용하여) 패턴을 갖는다. 개구(1022)는 패시베이션 층(1004)의 (도시된 바와 같은) 개구(1006) 위의 위치 또는 개구(1006)로부터 떨어져서 접점 패드(1008)로부터 떨어진 위치에 위치될 수 있다.
전술된 바와 같이, 그리고 참고 문헌 제09/032,473호에 보다 상세하게 설명된 바와 같이, 개구(1022)를 접점 패드(1008)로부터 떨어진 위치에 위치시킴으로써, 다수의 접점 구조물은 전자 부품의 접점 패드와 다른 배치도를 갖는 전자 부품 상에 제조될 수 있다. 특히 양호한 일 구성은 구성된 접점 구조물이 전형적인 볼 그리드 어레이(ball grid array)와 유사한 영역 어레이 내의 팁(tip)들을 갖도록 개구(1022)를 위치시키는 것이다. 개구는, 예를 들어 주변 패드로서 배열된 전자 부품 상의 접점 패드에 접속될 수 있다. 접점 구조물을 접점 패드로부터의 변위 없이 사실상 동일하게 만드는 것은 유리하다. 이 경우, 최종의 접점 구조물의 팁들의 어레이에 대응하는 영역 어레이의 개구(1022)를 위치시키는 것은 유용하다.
각각의 개구(1022)는 바람직하게는 접점 패드(1008) 위에 개구(1006)의 영역보다 넓은 영역을 갖는다. 예를 들어, 4 밀 × 4 밀(즉, 100 ㎛ × 100 ㎛)을 계측하는 정방형 접점 패드(1008)는 10,000 ㎛2의 노출 면적을 갖고, 200 ㎛ × 200 ㎛를 계측하는 정방형 개구(1022)는 [정방형 접점 패드(1008)의 노출 면적의 4배인] 40,000 ㎛2의 노출 면적을 갖는다. 200 ㎛의 직경을 갖는 원형 개구(1022)는 [정방형 접점 패드(1008)의 노출 면적의 대략 3배인] 31,400 ㎛2의 노출 면적을 갖는다. 일반적으로, 개구가 약 10,000 내지 약 40,000 ㎛2사이, 더욱 양호하게는 약 30,000 ㎛2의 단자 및/또는 기판의 영역을 노출시키는 것이 바람직하다. 비록 본 발명의 주요 특성이 아니더라도, 일반적인 제안으로서, 접점 구조물의 풋프린트(기초 단부 영역)는 전자 부품에 접점 구조물의 기계적 고정(접착)을 위한 충분한 영역을 제공하여야 한다.
개구들(1022)에 관하여, 이들은 테이퍼를 갖는 것이 바람직하고, 테이퍼를 갖는 개구의 바닥에서의 크기는 정방형 개구의 경우 200 ㎛ × 200 ㎛, 또는 원형 개구의 경우 200 ㎛ 직경과 비슷한 정도이다. 공간이 한정된 적용 예에서, 이들 크기는 가능하지 않고, 유용한 공간이 사용될 수 있다. 예를 들어, 125 ㎛ 중심들 상에 100 ㎛ × 100 ㎛의 패드들을 갖는 전자 부품을 취급할 때, 개구(1022)는 비정방형 크기를 포함하는 105 ㎛ × 105 ㎛, 110 ㎛ × 110 ㎛ 등과 비슷한 정도의 크기를 갖는다. 그와 달리, 공간이 한정된 적용 예에서, 접점 구조물의 기부들은 이들이 전기적으로 접속되는 패드로부터 떨어져 위치될 수 있고 보다 큰 (예를 들어, 200 ㎛) 양호한 크기를 가질 수 있다. 개구(1022)의 테이퍼 (경사진) 영역은 도10b의 참조 번호 1023에 의해 표시된다.
마스킹 층(1020)은 바람직하게는 적어도 약 50 ㎛의 두께로, 또는 그와 달리 적어도 약 100 ㎛의 두께로, 적어도 약 150 ㎛의 두께로, 그리고 적어도 약 200 ㎛의 두께로 침전된다. 마스킹 층(1020)은 다중 층으로서 침전될 수 있다. 접점 구조물의 본체부가 전자 부품의 표면으로부터 이격되는 것은 주로 거리를 결정할 마스킹 층(1020)의 전체 두께이다. 도10l에 도시된 스프링 접점 요소(1060)의 기부(1062)로부터 본체부(1066)의 오프셋 거리 "d2"를 유의하라.
바람직하게는, 개구(1022)의 측벽(에지벽)은 개구가 도전층(1010)에서보다 마스킹 층(1020)의 표면에서 더 클 수 있도록 테이퍼를 갖는다. 이는 "양"의 테이퍼로 표시된다. 테이퍼가 없으면 급경사의 측벽은 90°(구십도)의 각을 갖게 된다. 바람직하게는, 개구의 측벽은 약 60 내지 75도의 평균 테이퍼 각을 갖는다. 이는 마스킹 층(1020)을 위한 재료로서 포토레지스트를 사용하고 포토레지스트를 굽고 이를 재유동시켜서 용이하게 달성된다. 본 발명과 가장 가깝게 관련된 기술분야에서 통상의 지식을 갖은자는 참고 문헌 09/032,473호에 나타난 설명으로부터 측벽의 테이퍼를 어떻게 제어하는가를 용이하게 이해할 것이다. 테이퍼를 갖는 개구는 어떤 적절한 방법으로 형성될 수 있고, 실제로 역전된 단차 형상의 절두 피라미드형과 같이 단차가 형성될 수 있다. 마스킹 층(1020)의 개구(1022)의 형상을 제어하는 것은 09/032,473호에서 더욱 상세히 논의된다.
도10c는 도10b의 전자 부품의 평면도로서, 마스킹 층(1020)의 2개의 개구(1022a, 1022b)를 도시하는 데, 각각의 개구는 (점선으로 도시된) 2개의 접점 패드(1008a, 1008b)의 하나와 각각 관련된다. 개구(1022a, 1022b)의 테이퍼 영역은 이 도면에서 각각 참고 번호 1023a 및 1023b에 의해 표시된다.
도10d에 도시된 바와 같이, 공정의 다음 단계에서, 다수의 개구(1022) 중 선택된 하나의 각각에 대하여, 돌출 형상부(1030)는 개구(1022)의 중심으로부터 거리 “L”에서 그의 중심을 갖는 마스킹 층(1020)의 표면 상에 침전될 수 있다. 명백해질 것과 바와 같이, 이 형상(1030)은 전자 부품 상에 제조된 결과 접점 구조물(1060)의 접속(팁) 단부(1064)를 형성할 것이고, 거리 “L”은 전자 부품 상에 제조된 접점 구조물(1060)의 팁 단부(1064) 및 기초 단부(1064) 사이의 직선 거리를 나타낸다. 돌출 형상부(1030)는 예를 들어 압착된 반구 형상을 나타내는 재료의 “도트(dot)” 또는 “덩어리(dollop)”일 수 있다. 유용하고 양호한 돌출 형상부는 스텐실을 통하여 또는 종래의 스크린 인쇄 기술에 의하여 적절하게 적용될 수 있는 작은 량의 에폭시, 포토레지스트 등을 포함한다. 돌출 형상부(1030)는 또한 종래의 재료를 사용할 수 있다. 압착된 반구형 도트 형태로의 돌출 형상부(1030)를 위한 적절한 크기는 약 5 내지 15 밀(125 내지 375 ㎛)의 직경과 약 2 밀(50 ㎛)의 높이이다. 양호한 일 실시예에서, 돌출 형상부는 작을[예를 들어, 약 5 밀(125 ㎛)의 폭보다 더 작을] 수 있는 반면, 다른 실시예에서는 더 넓을[예를 들어, 약 15 밀(375 ㎛)의 폭보다 더 클] 수 있다. 전형적인 사용에 대해서, 그의 높이가 약 2 내지 7.5 밀(50 내지 187.5 ㎛)의 범위 내에 있는 것이 바람직하다.
9/032,473호에 더욱 상세히 설명된 바와 같이, 다른 형상부들은 돌출 형상부 - 보다 넓게는 피라미드형, 원추형 또는 반구형, 그리고 피라미드, 원추 또는 반원의 절두형, 그리고 십자가형, 링형 등을 포함하는 접점 구조물(1060)의 결과 팁 단부(1064)가 제조될 수 있는 다양한 형상부에 유용하다.
본 기술분야에서 통상의 지식을 가진자는 여기에서 나타낸 설명에 의해 돌출 형상부(1030)의 형상을 어떻게 적용하고 제어하는 지 용이하게 이해할 것이다. 예를 들어 돌출 형상부(1030)를 생성하기 위하여 (도시되지 않은) 포토레지스트 및 스텐실을 이용하여, 스텐실을 제 위치에 놓고, 포토레지스트는 스텐실로부터 돌출 형상부를 해제하도록 약하게 구워질 수 있고, 그 다음 스텐실을 제거한 후, 강하게 굽힌다.
결과 마이크로 전자 스프링 접점 구조물의 기초 단부(1062)와 팁 단부(1064) 사이의 거리 “L”은, 예를 들어 약 10 내지 1000 밀(250 내지 25000 ㎛)의 범위, 바람직하게는 약 10 내지 50 밀(250 내지 1250 ㎛)의 범위 내에 있을 수 있다.
도10e에 도시된 바와 같이, 공정의 다음 단계에서, 스텐실(섀도 마스크)(1040)은 마스킹 층(1020)의 표면 위에 배치될 수 있다. 스텐실(1040)은 다수의 (그 중 하나만 도시된) 개구(1042)를 갖는다. 도시된 바와 같이, 개구(1042)는 개구(1022)로부터 대응 돌출 형상부(1030)까지 연장된다. 스텐실(1040)은 적절하게는 개구를 갖도록 펀칭 또는 에칭될 수 있는 얇은[예를 들어, 두께가 약 2 밀(50 ㎛)의] 박의 스테인레스강일 수 있다. 스텐실(1040)은 시드층(1050)이 개구(1042)의 형상에 대응하는 도전성 트레이스의 패턴으로 마스킹 재료(1020) 상에 침전되는 것을 허용하는 어떤 적절한 두께를 갖는 어떤 적절한 재료일 수 있다.
스텐실(1040)이 마스킹 층(1020)의 표면 상에서 제자리에 놓이고, “시드” 층(1050)이 스퍼트 증착과 같은 것에 의해 마스킹 층(1020) 및 돌출 형상부(1030)의 노출된 표면 위에 침전된다. 시드층(1050)은 개구(1022)의 노출된 부분 내에 침전되고 개구(1022) 내의 도전층(1010)의 표면 상에 침전된다. 시드층(1050)은 마스킹 층(1020) 내의 개구(1022)의 경사진 영역(1023) 상에 침전되는 경사진 영역(1053)을 갖는다.
이러한 시드층(1050)의 다른 실시예는 도전성 잉크를 스크린 프린트 함으로써 침전된다. 적절한 도전성 잉크는 팔라듐 잉크 또는 그래파이트 잉크를 포함한다. 이러한 재료 및 공정들은 인쇄 회로 기판의 제조에 사용되고 이 분야에서 잘 알려져 있다.
시드층은 재료가 본 발명의 구조물을 형성하도록 나중에 그 위에 침전되는 돌출 형상부로서 고려될 수 있다. 다른 관점에서, 패턴을 갖는 시드층은 본 발명의 구조물을 형성하도록 코팅될 수 있는 긴 부품이다. 여전히 다른 관점에서, 마스킹 재료(1020) 및 개구(1022)의 표면은 본 발명의 열 처리에 적절한 벌크 재료의 스퍼트 증착과 같은 처리에 의한 직접 침전에 적절한 형상이다.
시드층(1050)은 다수의 “트레이스”의 패턴으로서 침전될 수 있는 데, 트레이스의 각각은 스텐실(1040) 위에 놓여 있는 개구(1042)의 패턴의 실제와 같은 것이다. 패턴을 갖는 것으로서 시드층(1050)은 전자 부품 상에 제조될 접점 구조물용 전구체로서 역할을 한다. 예를 들어, 전기 도금 처리에서, 시드층(1050)의 도전성 트레이스는 접점 구조물(10060)의 기판(질량체)이 제조될 수 있는 전기 주조로서 각각 역할을 할 것이다.
마스킹 재료 및 시드층(1050)의 침전용 공정의 선택은 함께 고려될 필요가 있다. 마스킹 재료는 침전 방법의 환경에서 안정될 필요가 있다. 예를 들어, 전형적인 양(positive)의 포토레지스트 재료는 어떤 용매를 포함하고 높은 진공 조건하에서 기체를 제거할 수 있다. 예를 들어 교차 결합을 위하여 빛에 노출 또는 구워서 재료를 수정하거나, 또는 그렇지 않으면 마스킹 재료를 경성으로 만드는 것은 이러한 예에서 바람직하다. 폴리이미드는 유용한 마스킹 재료이고 상당한 저하 없이 스퍼트 증착 환경을 견딜 것이다. 또한, 화학 증착(CVD) 또는 e-비임 처리의 수단에 의해 침전될 수 있다. 이들은 스퍼트 증착을 수행하는 것보다 더 적은 진공을 요구한다. 이들에서, 종래의 노볼락(Novolac) 포토레지스트 수지는 아마도 다소 완화된 교차 결합과 함께 사용될 수 있다. 진공 하에서 안정되게 만드는 마스킹 재료로의 어떠한 수정이 공정에서 이후에 보다 더 어렵게 만들 수 있다는 것을 더 고려해야 한다. 적절한 재료 및 공정은 본 기술분야의 숙련자에 의하여 선택될 수 있다.
특히 양호한 일 실시예는 전술된 바와 같이 패턴을 갖고 그 다음 가열에 의해 부분적으로 교차 결합된 노볼락 포토레지스트를 사용하는 것이다. 시드층(1050)의 침전은 CVD를 사용하여 수행된다.
도10f는 위에서 본 도10e에 설명된 단계의 결과를 도시하고, 스텐실(1040)의 2개의 개구(1042a, 1042b)를 도시하는 데, 개구(1042a, 1042b)의 각각은 (점선으로 도시된) 2개의 접점 패드(1008a, 1008b)의 관련된 하나 위로부터 (점선으로 도시된) 2개의 돌출 형상부(1030a, 1030b)의 선택된 하나로 각각 연장된다.
또한, 도10f는 스텐실(1040)의 개구(1042a, 1042b)를 각각 통하여 침전되는 시드층의 패턴을 갖는 2개의 트레이스(1050a, 1050b)를 도시한다. 트레이스(1050a, 1050b)는 명확하게 하기 위하여 교차 해칭으로 도시되어 있으나, 이러한 교차 해칭이 이 도면에서 단면을 나타내는 것이 아닌 것을 이해할 수 있어야 한다.
도10f에 도시된 트레이스(1050a, 1050b)의 각각은 도전성 트레이스(1050a, 1050b) 상에 구성될 접점 구조물(1060)의 기초 단부(1062), 팁 단부(1064) 및 주 본체부(1066)에 각각 대응하는 기초 단부(1052a, 1052b), 팁 단부(1054a, 1054b) 및 중심 본체부(1056a, 1056b)를 갖는다. 트레이스(1050a, 1050b)의 경사진 영역(1053a, 1053b)은 각각 이 도면에 도시된다.
도10g는 공정의 다음 단계를 도시하는 데, 섀도우 마스크(1040)는 제거되고 다수의 (다수 중의 하나만 도시된) 접점 구조물(1060)은 다수의 (다수 중의 하나만 도시된) 트레이스(1030) 상에 도전성 재료의 질량체로서 도금(예를 들어, 전기 도금)과 같은 것에 의해 구성된다. 접점 구조물(1060)의 각각은 (도3b의 302와 비교하여) 기초 단부(1062), (도3b의 304와 비교하여) 팁 단부(1064) 및 기초 단부(1062)와 팁 단부(1064) 사이에 연장된 (도3b의 306과 비교하여) 주 본체부(1066)를 갖는다. 도시된 바와 같이, 접점 구조물(1060)은 기초 단부(1062)와 주 본체부(1066) 사이의 경사진 영역(1063)을 갖는 데, 경사진 영역(1063)은 마스킹 재료(1020) 내의 개구(1022)의 경사진 영역(1023) 상에 차례로 구성된 시드층(1050)의 경사진 영역(1053) 상에 구성된다.
도10h는 선 10H-10H로 취해진 도10g의 전자 부품의 단면도로서, 본 발명의 양호한 일 실시에 따라서 만들어진 접점 구조물(1060)의 프로파일(횡단면)을 도시한다. 프로파일은 개략의 반구형 또는 버섯형이다. 주 본체부(1066)를 통하여 취해진 이 단면은 전체 길이를 통하여 접점 구조물의 프로파일을 나타낸다. 이 구조물은 많은 부분이 대략의 평면인 노출된 시드층 상에 전기 도금한 결과이다.
도10g(도10l도 볼 것)에서, 결과 접점 구조물(1060)의 전체 높이 “H”, 즉 기판의 표면으로 떨어진 팁 단부(1064)의 높이는 바람직하게는 적어도 약 4.0 밀(25 ㎛)이고, 약 8.0 밀(50 ㎛) 이상일 수 있다.
도10h에서, 주 본체부(1066), 즉 트레이스(1050) 상의 도전성 재료의 질량체의 두께 “t”는 바람직하게는 적어도 약 0.5 밀(12.5 ㎛)이고 약 1.5 밀(37.5 ㎛) 이상일 수 있다.
도10h에서, 주 본체부(1066), 즉 트레이스(1050) 상의 도전성 재료의 질량체의 폭 “w”는 바람직하게는 적어도 약 0.5 밀(12.5 ㎛)이고 약 4 밀(100 ㎛) 이상일 수 있다. 양호한 일 실시예에서, 폭은 주 본체부(1066)를 따라서 대략 일정하다. 특히, 양호한 실시예에서, 주 본체부는, 예를 들어 주 본체부(1066)의 기초 단부(1062) 근처의 넓은 부분으로부터 팁 단부(1064) 근처의 좁은 부분으로 폭에 있어서 테이퍼를 갖는다.
전술된 바와 같이, 결과 마이크로 전자 접점 구조물(1060)의 기초 단부(1062)와 팁 단부(1064) 사이의 길이 “L”은 적절하게는 적어도 약 10 밀(250 ㎛)이고 더 길어서 50 밀(1250 ㎛) 이상만큼 길 수 있다.
매우 일반적인 관점에서 보여진 패턴을 갖는 마스킹 재료 내의 개구들은 재료가 침전되고 나중에 열 처리되는 형상을 구성한다. 전기 도금을 위하여, 시드층을 전술된 바와 같이 침전시키는 것이 바람직하다. 또한, 이러한 시드층은 재료가 침전되고 나중에 열 처리되는 형상으로 고려될 수 있다. 재료는 시드층에 대해 많이 서술된 바와 같이 마스크를 통한 스퍼트 증착 또는 다른 침전 방법과 같은 어떤 다른 방법에 의해 개구 내에 직접 침전되지만, 이어지는 열 처리에 적절한 재료를 사용하고 유용한 구조물을 만들기 위한 두께로 재료를 침전시킨다. 다시 여기에서, 마스킹 재료 내의 개구는 최종 결과 구조물의 형상을 상당한 범위로 형성시키는 형상을 형성한다.
스프링 형상의 설계에 대한 통상의 요구는 이 기술분야에서 일반적으로 알려져 있다. 크기, 굽힘 모멘트, 다양한 크기에서 가요성을 허용하는 형상 등과 같은 일반적인 요구는 설계자에 의해 선택되고 본 발명의 기술에 따라 실시될 수 있다. 하나의 특히 양호한 형상은 테이퍼를 갖는 내부 및 외부 곡률 반경을 갖는 원형 단면과 비슷하다. 이러한 형상은 도11(참고 문헌 09/032,473호의 도7)에 도시되어 있다.
도10i 및 도10j는 명확하게 하기 위하여 부품(1000)으로부터 분리된 도10g의 접점 구조물(1060)을 위한 많은 가능한 구성의 2개를 도시하는 사시도이다. 이들 도면은 본 발명을 사용하여 선택될 수 있는 2개의 중요한 변형을 도시한다. 도10i에서, 접점 구조물은 정방형 기초 단부(1062)를 갖는다. 도10j에서, 접점 구조물은 둥근 (원형의) 기초 단부(1062)를 갖는다. 두 도면 모두에서, 경사진 영역(1063)의 기초 단부의 깔때기 형상은 용이하게 인식될 수 있고, 상기 형상은 마스킹 층(1020)의 개구(1022)의 경사 측벽(1023)에 의해 기초 단부로 이어진다. 도10j에서, 기초 단부(1062)의 경사진 영역(1063)은 완전히 (360도) 덮이고, 작은 “립”은 전체 기초 단부의 둘레에 연장된다. 이러한 완전한 깔대기 형상은 마스킹 층(1020)의 표면의 일부와 측벽들의 오두를 따라서 시드층(1050)의 침전을 허용하는 스텐실(1040)을 이용하여 용이하게 얻어진다. 도10i는 개구(1022) 측벽의 단지 일부 상에 시드층을 침전시킨 결과를 도시한다. 이는 도10e에 도시된 바와 같이, 개구(1022)의 일부를 덮는 스텐실을 이용하여 용이하게 얻어진다. 다소간의 측벽들은 선택된 침전 조건 및 마스크에 따라서 덮여질 수 있다. 이는 측벽의 단지 일부, 도10i에 도시된 바와 같은 전체 측벽, 하나 이상인 측벽(양호한 실시예)의 일부, 또는 도10j에 도시된 바와 같은 측벽 영역의 전부를 포함할 수 있어서, 완전한 깔때기 형상(특히 양호한 실시예)을 형성한다. 도금 후의 결과 침전은 도10g에서 단면으로 도시된다. 만일 기부가 정방형이면, 도10g의 사시도는 도10i에 도시된 도면과 유사할 수 있다.
설명을 용이하게 하기 위하여, 평면도인 도10f 및 도10k는 완전한 도10e, 도10g 및 도10l의 상세한 단면의 부분적인 깔때기의 실시예와 달리 완전한 깔때기의 실시예를 도시한다. 본 기술 분야의 숙련자는 도10f 및 도10k가 도10e, 도10g 및 도10l의 특정 실시예에 대응하도록 약간 변형될 수 있는 것을 인식할 것이다. 결과 구조물은 도10i에 도시된 바와 같이 부분적인 깔때기와 닮고, 도10j에 도시된 바와 같이 원형의 기부를 갖는다.
도10k는 다수의 접점 구조물의 2개(1060a, 1060b)를 설명하는 도10g의 전자 부품의 평면도로서, 접점 구조물(1060a, 1060b)의 각각은 (점선으로 도시된) 2개의 접점 패드(1008a, 1008b)의 하나와 각각 관련된다. 접점 구조물(1060a, 1060b)은 기초 단부(1062a, 1062b), 팁 단부(1064a, 1064b) 및 중심 본체부(1066a, 1066b)를 각각 갖는다. 접점 구조물(1060a, 1060b)의 경사진 영역(1063a, 1063b)은 각각 이 도면에 도시된다.
도10k로부터 명백한 바와 같이, 결과 접점 구조물들은 전술된 출원 제08/852,152호에서 도시되고 설명된 테이퍼를 갖는 접점 구조물과 유사한 방법으로 이들의 기초 단부(1062a, 1062b)에서의 넓은 부분으로부터 이들의 팁 단부(1064a, 1064b)에서의 좁은 부분으로 (폭에 있어서) 적절한 테이퍼를 갖는다. 접점 구조물(1060a, 1060b)은 명확한 설명을 위하여 이중 교차 해칭으로 도시되어 있으나, 이러한 교차 해칭이 이 도면에서 단면을 나타내는 것이 아닌 것을 이해할 수 있어야 한다.
도10g의 설명으로부터 명백한 바와 같이, 기초 단부(1062), 여기서는 전체 접점 구조물(1060)은 시드층(1050) 및 도전층(1010)을 거쳐서 전자 부품의 접점 패드(1008)의 관련된 하나에 전기적으로 접속된다. 명백한 바와 같이, 전술된 설명으로부터, 전자 부품의 접점 패드(1008)의 그룹은 전기 도금 처리에 의해 접점 구조물(1060)을 용이하게 구성하도록 도전층(1010)에 의해 서로에 대해 단락될 수 있다.
공정의 최종 처리 단계에서, 마스킹 층(1020)은 예를 들어 적절한 용매로 세척함으로써 제거될 수 있다. 예를 들어, 포토레지스트의 마스킹 층(1020)은 전술된 다른 요소에 분리하게 영향을 주지 않고 아세톤에 의해 선택적으로 세척하여 제거될 수 있다. 최종적으로, 다른 재료[예를 들어, 시드층(1050)]에 의해 덮여지지 않는 도전층(1010)의 모든 부분은 적절한 화학품을 사용하여 선택적으로 에칭될 수 있다.
단면도 및 사시도인 도10l 및 도10m은 그의 기초 단부(1062)에서 전자 부품에 부착된 자립 접점 구조물(1060)의 최종 생산품을 각각 도시하는 데, 그의 주 본체부(1066)는 전자 부품(1002)의 표면에서 떨어져 위치되고, 그의 팁 단부(1064)는 주 본체부(1066)의 수준으로부터 멀리 연장된 형상을 갖는다. 결과 접점 구조물(1060)의 기초 단부(1062)의 경사진 영역(1063)은 아래에서 설명되는 도10n 및 도10o에서 뿐만 아니라 이들 도면에서도 잘 보여진다.
본질적으로, 각각의 접점 구조물(1060)에 대해, 도전성 재료의 긴 질량체는 기초 단부(1062), 기초 단부(1062)에 대향하는 팁 단부(1064) 및 기초 단부(1062)와 팁 단부(1064) 사이의 주 본체부(1066)를 갖도록 마스킹 재료 상에 침전된다. 양호한 실시예에서, 주 본체부(1066)는 기판(1002)의 표면에 바람직하게는 대략 평행하고 기초 단부(1062)로부터 (z-축으로) 오프셋된 평면에 있다. 돌출 형상부(1030)의 결과로서 팁 단부(1064)는 주 본체부(1066)로부터 멀리 오프셋된다. 마스킹 재료(1020)가 제거될 때, 결과 접점 구조물(1060)은 자립하고, 기초 단부(1062)에 의해 기판(1002)에 고정되고, 그의 팁 단부(1064)는 다른 전자 부품(예를 들어, 아래에서 설명하는 1072 또는 1082)의 단자(예를 들어, 1070 또는 1080)와 접속을 이루도록 자유롭다.
탄성 접점 구조물의 제3 실시예
유용한 탄성 접점 구조물은 다른 재료 침전 방법, 특히 스퍼트 증착, CVD, PVD 등과 같은 직접 침전 처리에 의해 만들어질 수 있다.
다른 일 실시예에서, 원하는 형상은 다양한 요소에 의해 형성된다. 도10a 내지 도10d에서, 전술된 바와 같이, 개구는 마스킹 재료 내에 형성되고, 돌출 요소는 더 추가될 수 있다. 이는 적절한 침전물이 직접 침전 처리에 의해 만들어질 수 있는 형상을 형성한다. 재료의 적용은 본 기술 분야에서 알려진 여러 방법으로 제어될 수 있다. 아마도, 가장 단순한 실시예는, 시드층(1050)의 준비에서 일반적으로 전술된 바와 같이, 재료가 침전될 수 있는 한계로 개구(1042)를 갖는 스텐실(1040)과 같은 마스크를 사용하는 것이다. 그러나, 적절한 침전 재료는 적절한 두께의 초기 형상의 침전물이 앞에서 설명된 바와 같이 열 처리 공정으로 계속하는 것을 허용하도록 선택될 수 있다.
얇은 필름을 스퍼트 증착하는 데 있어서 최종 부분의 프로파일은 본 기술 분야에서 이해되는 많은 변수에 의해 영향을 받을 것이라는 것에 유의하라. 일반적으로, 완전히 스퍼트 증착된 부분의 프로파일은 도10h에 도시된 것과 같은 도금된 부분의 프로파일과 다를 것이다. 정확한 프로파일은 침전 공정의 방향성을 포함하는 침전 조건들을 반영할 것이다. 고도의 방향성을 갖는 침전 공정에서, 프로파일은 일반적으로 직사각형일 것이다. 스퍼트 증착된 부분은 재료가 스텐실(1040)의 개구(1042)를 가로질러 일반적으로 유사한 속도로 구성되므로 보다 직사각형 단면을 가지려고 할 것이고 일반적으로 일관된 폭과 두께로 계속 축적될 것이다. 시준은 고도의 방향성을 갖는 침전 공정을 제공하는 데 사용되는 하나의 기술이다. 만일 침전 공정이 방향성을 갖지 않으면, 침전 공정은 보다 둥근 침전을 제공하려고 할 것이다. 이들 매개 변수는 본 기술 분야에서 잘 이해될 것이다. 단면 형상은 매우 적절히 예상될 수 있고, 마스크 및 공정은 적절한 단면을 제공하도록 선택 또는 변형될 수 있다. 탄성 접점체를 만드는 동안에, 부품의 프로파일은 스프링의 행동에 충격을 가하여 프로파일은 원하는 스프링 형상을 설계하는 데 고려될 수 있다. 이러한 스프링의 설계는 기계 공학의 기술 분야에서 잘 알려져 있다.
재료 및 공정
출원 제08/852,152호와 유사한 방법으로, 본 발명의 접점 구조물은 주로 바람직하게는 전체적으로 금속이고, 다중층의 구조물로서 형성(제조)될 수 있다. 열 처리의 본 발명의 목적을 위하여, 앞에서 상세히 설명된 합금 및 첨가물이 바람직하다. 구조물의 다양한 다른 부품을 위한 적절한 재료는 니켈 및 그의 합금과, 구리, 코발트, 철 및 그들의 합금과, 우수한 전류 운반 능력 및 우수한 접속 고유 저항 특성을 보여주는 금(특히 경금) 및 은과, 백금 그룹의 요소들과, 귀금속과, 반귀금속 및 그들의 합금, 특히 팔라듐 그룹의 요소들 및 그들의 합금과, 그리고 텅스텐, 몰리브덴 및 다른 내화 금속들과 그들의 합금을 포함하지만 이들에 한정되지는 않는다. 니켈 및 니켈 합금의 사용이 특히 양호하다.
도전층(예를 들어 1010), 시드층(예를 들어 1050) 및 접점 구조물(예를 들어 1060)용 재료를 침전시키는 적절한 공정은 수용액으로부터 재료를 침전시키는 여러 공정, 전해 도금, 무전해 도금, 스퍼트 증착, 화학 증착(CVD), 물리 증착(PVD), 액체 또는 고체 전구체의 분리를 통해서 재료를 침전시키는 공정 등을 포함할 수 있으나 이에 제한되지는 않으며, 이들 모든 침전 기술을 이 기술 분야에 널리 알려져 있다.
도전층에 적합한 재료는 스퍼트 증착에 의해 3000 내지 6000 Å, 즉 4500 Å 두께로 침전되는 티탄-텅스텐(Ti-W)을 포함한다. 선택적으로 도전층은 2500 내지 4500 Å의 두께, 예를 들어 3500 Å의 두께로 침전되는 금층을 포함할 수도 있다. 도전층의 한가지 중요한 목적은 접점 구조물을 만들게 되는 도전성 재료의 질량체를 시드층 상에 침전시키기 위해 전기도금 공정을 사용할 목적으로 도전성 트레이스와의 전기 접속을 제공하기 위한 것이다. 그러나, 본 발명의 한가지 양호한 실시예에서 도전층은 생략되어 있다. 무전해 도금 등의 또 다른 공정을 이용하여 접점 구조물을 만들게 되는 도전성 재료의 질량체를 침전시킬 수도 있다. 스퍼트 증착 등의 또 다른 공정을 이용하여 도전성 재료의 질량체를 침전시킬 수도 있다.
시드층은 스퍼트 증착에 의해 약 2500 내지 4000 Å의 두께로 침전될 수 있는 예를 들어 금(Au)으로 될 수 있다. 또 다른 양호한 실시예에서, 시드층은 스퍼트 증착에 의해 약 1000 내지 3000 Å의 두께로 침전될 수 있는 구리(Cu)이다. 이와 달리, 시드층은 접점 구조물의 질량체가 그 위에 침전될 수 있는 또 다른 적절한 재료로 될 수도 있다. 이러한 재료는 알루미늄, 앞에서 도전층으로서 설명한 Ti-W, 백금 잉크 및 그래파이트 잉크를 포함한다.
특정 형상을 취하는 시드층은 긴 부재로 될 수 있다는 것을 알 수 있다. 또한, 실리콘 등의 다른 긴 부재도 유용하다. MEMS 용도에 사용된 미세가공된 비임 형태의 실리콘도 유용한 예이다.
마스킹 재료(예를 들어 1020)에 적합한 재료로는 리쏘그래피 포토레지스트, 노볼락 수지 및 폴리이미드 등 여러 가지가 있다.
유연성 및 탄성
도10n은 접점 구조물(1060)의 팁 단부(1064)와 인쇄 회로 기판(PCB) 등의 다른 전자 부품(1072)의 접점 패드(1070) 사이에 가압 접촉 연결을 이루도록 된 경우를 도시한다. 이 경우에, 접점 구조물(1060)은 기판(1002)의 표면에 대해 직각을 이루는 x-축에서 탄성적으로(즉, 소성이 아닌 상태로) 반응한다. 이는 기판(1002)과 전자 부품(1072) 사이에 예를 들어 소켓식으로 용이하게 제거할 수 있는 삽입 가능한 연결부를 만드는 데 바람직한 경우이다.
도10o는 땜납(1084) 등을 사용하여 접점 구조물(1060)의 팁 단부(1064)를 인쇄 회로 기판(PCB) 등의 또 다른 전자 부품(1082; 1072와 비교)의 접점 패드(1080; 1070과 비교)에 영구 결합하는 것이 바람직한 경우를 도시한다. 이 경우에, 접점 구조물(1060)은 기판(1002)의 표면에 평행한 x-축 및/또는 y-축에서 유연성을 갖고 반응해야 한다. 이는 두개의 전자 부품 사이의 열팽창 계수의 차를 수용하는 것이 바람직한 경우이다.
접점 구조물(1060)은 x-축, y-축 및 z-축 중 임의의 축으로 또는 모든 축으로 탄성 및/또는 유연성 편향에 의해 인가된 힘에 의해 반응한다. 열처리에 의해 개선된 재료 특성은 각 축에서 유용한 탄성을 제공하는 데 사용될 수 있다.
이러한 탄성 접점 구조물은 첨가물 성분을 첨가함으로써 증진될 수 있다. 본원의 양수인에게 양도되어 본원과 함께 계류 중인 미국 특허출원 제08/819,464호(발명의 명칭: 전자 부품 상호 접속 요소의 접점 단부 구조와 그 제조 방법) 및 대응 PCT 출원인 출원번호 제PCT/US97/08606호(1997년 11월 20일 WO97/43653호로 공개)에는 희생 기판 상에 팁 구조물을 형성하여 이를 전자 장치 부품에 옮기는 방법이 개시되어 있다. 이 팁 구조물은 도10l의 구조물에 적용된 것과 같은 기술을 사용하여 옮겨진다.
본 발명을 사용하는 장치 및 방법, 그리고 본 발명의 양호한 실시예에 대하여 전체적으로 설명하였다. 이 기술 분야에 숙련된 자는 상기에 설명한 장치 및 방법을 본 발명의 기술 사상 내에서 여러 형태로 변경할 수 있다. 본 발명의 기술 사상 및 범위는 첨부된 청구범위에 의해서 제한되어야 한다.

Claims (166)

  1. 탄성 구조물을 제조하는 방법에 있어서,
    긴 부재를 마련하는 단계와,
    상기 긴 부재 상에 적어도 한가지의 금속 및 적어도 한가지의 첨가물을 포함하는 코팅을 침전시켜 코팅된 긴 부재로 만드는 단계와,
    상기 코팅된 긴 부재를 개선된 재료 특성을 갖는 코팅을 만들어주는 시간 및 온도의 조합 상태에서 열처리하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 탄성 구조물을 제조하는 방법에 있어서,
    긴 부재를 마련하는 단계와,
    상기 긴 부재 상에 적어도 한가지의 금속 및 적어도 한가지의 첨가물을 포함하는 코팅을 침전시켜 코팅된 긴 부재로 만드는 단계와,
    상기 코팅된 긴 부재를 코팅의 항복 강도를 증가시키는 시간 및 온도의 조합 상태에서 열처리하는 단계를 포함하며,
    상기 금속이 니켈 및 코발트로 구성된 군으로부터 선택된 금속이고, 적어도 하나의 첨가물은 사카린 및 2-부틴-1, 4-디올로 구성된 군으로부터 선택된 것을 특징으로 하는 방법.
  3. 탄성 구조물을 제조하는 방법에 있어서,
    긴 부재를 마련하는 단계와,
    상기 긴 부재 상에 적어도 한가지의 금속 및 적어도 한가지의 첨가물을 포함하는 준안정 코팅으로서의 코팅을 침전시켜 코팅된 긴 부재로 만드는 단계와,
    상기 코팅된 긴 부재를 안정적인 코팅을 만들도록 준안정 코팅에 전이를 일으키는 시간 및 온도의 조합 상태에서 열처리하는 단계를 포함하며,
    상기 적어도 하나의 첨가물이 적어도 한가지의 금속과 함께 침전될 수 있는 것을 특징으로 하는 방법.
  4. 탄성 구조물을 제조하는 방법에 있어서,
    긴 부재를 마련하는 단계와,
    상기 긴 부재 상에 적어도 한가지의 금속 및 적어도 한가지의 첨가물을 포함하는 초미세 결정질 재료로서의 코팅을 침전시켜 코팅된 긴 부재로 만드는 단계와,
    상기 코팅된 긴 부재를 결정질 재료를 포함하는 코팅을 만들도록 전이를 일으키는 시간 및 온도의 조합 상태에서 열처리하는 단계를 포함하며,
    상기 적어도 하나의 첨가물이 적어도 한가지의 금속과 함께 침전될 수 있는 것을 특징으로 하는 방법.
  5. 긴 부재를 마련하는 단계와, 상기 긴 부재 상에 적어도 한가지의 금속 및 적어도 한가지의 첨가물을 포함하는 코팅을 침전시켜 코팅된 긴 부재로 만드는 단계와, 상기 코팅된 긴 부재를 코팅의 항복 강도를 증가시키는 시간 및 온도의 조합 상태에서 열처리하는 단계를 포함하는 방법에 의해 제조된 탄성 구조물.
  6. 제1항, 제2항, 제3항 또는 제4항에 따른 방법, 또는 제5항에 따른 탄성 구조물에 있어서, 긴 부재가 와이어 외피를 포함하는 것을 특징으로 하는 방법.
  7. 제6항에 있어서, 접촉 패드를 갖춘 전자 부품을 더 포함하며, 와이어 외피가 접촉 패드에 부착되고, 전자 부품이 반도체 장치, 반도체 팩키징, 반도체 웨이퍼, 하나 이상의 반도체 장치를 접촉시키기 위한 전자 장치, 하나 이상의 반도체 장치를 시험하기 위한 전자 장치, 프로브 카드, 프로브, 커넥터, 인터포저 또는 소켓인 것을 특징으로 하는 방법.
  8. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 긴 부재가 희생 기판을 포함하는 것을 특징으로 하는 방법.
  9. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 긴 부재가 도금을 촉진시키도록 재료의 기층으로 코팅된 희생 기판을 포함하는 것을 특징으로 하는 방법.
  10. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 긴 부재가 금속 외피를 포함하는 것을 특징으로 하는 방법.
  11. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 코팅이 전기도금에 의해 형성된 것을 특징으로 하는 방법.
  12. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 코팅을 침전시키는 방법이 전기도금, 화학 증착(CVD), 물리 증착(PVD), 금속의 전해 또는 무전해 수용액 도금, 및 기상, 액상 또는 고상 전구체를 분해하거나 반응시킴으로써 재료의 침전을 일으키는 임의의 공정으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 방법.
  13. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 코팅은 열처리된 코팅이 코팅된 긴 부재에 탄성을 부과하는 충분한 두께를 갖는 것을 특징으로 하는 방법.
  14. 제1항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 적어도 한가지의 금속이 니켈, 코발트, 철, 로듐, 팔라듐, 텅스텐, 구리, 크롬, 티탄, 알루미늄, 금 및 백금으로 구성된 군으로부터 선택된 금속을 포함하는 것을 특징으로 하는 방법.
  15. 제1항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 적어도 하나의 금속이 니켈, 코발트 및 철로 구성된 군으로부터 선택된 금속을 포함하는 것을 특징으로 하는 방법.
  16. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 적어도 두 가지의 금속을 포함하는 재료로 코팅하는 단계를 더 포함하며, 상기 두 가지의 금속은 Ni-Co, Co-Mn, Ni-Mn, Pd-Au, Pd-Co, W-Co, Ti-N 및 Ti-W로 구성된 군으로부터 선택된 것을 특징으로 하는 방법.
  17. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 코팅이 Ni-Co 합금을 포함하는 것을 특징으로 하는 방법.
  18. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 코팅이 적어도 세 가지의 금속으로 코팅하는 단계를 더 포함하며, 상기 세 가지의 금속이 Ni-Co-Mn 및 Ni-W-B로 구성된 군으로부터 선택된 것을 특징으로 하는 방법.
  19. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 적어도 하나의 첨가물이 비교적 적은 성분인 것을 특징으로 하는 방법.
  20. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 적어도 한가지의 첨가물 또는 그 유도체 중 적어도 하나는 적어도 한가지의 금속과 함께 침전될 수 있고, 코팅된 긴 부재의 항복 강도를 증가시키도록 코팅의 구조를 유기적으로 하기 위해 적절한 열처리 시에 적어도 한가지의 금속과 함께 존재할 수 있는 것을 특징으로 하는 방법.
  21. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 적어도 한가지의 첨가물이 유황 함유 화합물을 포함하는 것을 특징으로 하는 방법.
  22. 제1항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 적어도 한가지의 첨가물이 사카린, 나프탈렌-트리-술포닉 에시드(NTSA), 2-부틴-1, 4-디올 및 티올리아로 구성된 군으로부터 선택된 것을 특징으로 하는 방법.
  23. 제2항에 있어서, 코팅을 침전시키기 위한 도금조를 사용하는 단계를 더 포함하고, 적어도 한가지의 첨가물이 약 20 mg/L 이상인 농도로 도금조 내에 있는 사카린인 것을 특징으로 하는 방법.
  24. 제2항에 있어서, 코팅을 침전시키기 위한 도금조를 사용하는 단계를 더 포함하고, 적어도 한가지의 첨가물이 약 5 mg/L 이상인 농도로 도금조 내에 있는 2-부틴-1, 4-디올인 것을 특징으로 하는 방법.
  25. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, NiCl, NiBr, 클래스 1 광택제 및 클래스 2 광택제로 구성된 군으로부터 선택된 재료에 코팅을 침전시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  26. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 코팅이 조금 유기질화된 상태로부터 많이 유기질화된 상태로 미세 구조에서 발열 변형 하에 있고, 발열 변형은 최고 온도를 갖고, 열처리의 온도는 약 0 ℃ 내지 최고 온도보다 높은 100 ℃ 사이에 있는 것을 특징으로 하는 방법.
  27. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 코팅이 열처리 단계 전에 비정질 재료를 포함하는 것을 특징으로 하는 방법.
  28. 제27항에 있어서, 열처리 단계는 비정질 재료의 적어도 일부가 순서 재료로 변형되도록 코팅을 변형시키는 것을 특징으로 하는 방법.
  29. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 코팅이 열처리 단계 전에 순서 재료를 포함하는 것을 특징으로 하는 방법.
  30. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 코팅이 열처리 단계 전에 초미세 결정질 재료를 포함하는 것을 특징으로 하는 방법.
  31. 제30항에 있어서, 열처리 단계가 코팅의 결정질 재료의 많은 양을 결정질 재료로 변형시키는 것을 특징으로 하는 방법.
  32. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 코팅이 열처리 단계 후에 결정질 재료를 포함하는 것을 특징으로 하는 방법.
  33. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 코팅된 긴 부재가 큰 구조물에 부착되고 탄성 전기 접점을 포함하도록 코팅을 침전시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  34. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 코팅 단계 후에 그리고 열처리 단계 전에 또는 후에 전체적으로 또는 부분적으로 긴 부재를 제거하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  35. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 긴 부재가 금, 실리콘, 알루미늄, 구리 및 티탄-텅스텐으로 구성된 군으로부터 선택된 재료를 포함하는 것을 특징으로 하는 방법.
  36. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 코팅된 긴 부재가 열처리 전보다는 열처리 후에 높은 항복 강도를 갖는 것을 특징으로 하는 방법.
  37. 제36항에 있어서, 열처리가 코팅에 최대에 가까운 항복 강도를 갖는 코팅된 긴 부재를 만들도록 후속 열처리에 의해 항복 강도가 최대로부터 현저하게 감소되도록 하는 시간 및 온도의 조합 상태에서 수행되는 것을 특징으로 하는 방법.
  38. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 코팅된 긴 부재가 열처리 후에 더욱 탄성을 갖는 것을 특징으로 하는 방법.
  39. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 코팅의 개선된 재료 특성이 열처리 전에 코팅의 항복 강도에 비해 증간된 항복 강도를 갖는 것을 특징으로 하는 방법.
  40. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 코팅의 개선된 재료 특성이 열처리 전에 코팅의 탄성계수에 비해 증가된 탄성계수를 갖는 것을 특징으로 하는 방법.
  41. 제1항, 제2항, 제3항 또는 제4항의 방법, 또는 제5항의 탄성 구조물에 있어서, 코팅의 개선된 재료 특성이 열처리 전의 코팅의 안정성에 비해 약 100 ℃의 온도에서 증가된 안정성을 갖는 것을 특징으로 하는 방법.
  42. 제3항에 있어서, 안정적인 코팅이 준안정 코팅의 항복 강도보다 큰 항복 강도를 갖는 것을 특징으로 하는 방법.
  43. 제3항에 있어서, 안정적인 코팅이 준안정 코팅의 탄성계수보다 큰 탄성계수를 갖는 것을 특징으로 하는 방법.
  44. 제3항에 있어서, 안정적인 코팅이 준안정 코팅보다 큰 탄성을 갖는 것을 특징으로 하는 방법.
  45. 제4항에 있어서, 결정질 재료가 초미세 결정질 재료보다 큰 항복 강도를 갖는 것을 특징으로 하는 방법.
  46. 제4에 있어서, 결정질 재료가 초미세 결정질 재료보다 큰 탄성계수를 갖는 것을 특징으로 하는 방법.
  47. 제4항에 있어서, 결정질 재료가 초미세 결정질 재료보다 큰 탄성을 갖는 것을 특징으로 하는 방법.
  48. 구조물을 제조하는 방법에 있어서,
    제1재료가 침전된 형성을 포함하는 기부 부분을 마련하는 단계와,
    초기 형상의 침전물을 마련하도록 적어도 한가지의 금속을 포함하는 제1재료를 침전시키는 단계와,
    열처리된 형상의 침전물에 개선된 재료 특성을 부여하도록 시간 및 온도의 조합 상태에서 초기 형상의 침전물을 열처리하는 단계를 포함하는 것을 특징으로 하는 방법.
  49. 제48항, 제84항, 제87항 또는 제91항의 방법, 또는 제95항의 제품에 있어서, 형상부가 와이어 외피를 포함하는 것을 특징으로 하는 방법.
  50. 제48항, 제84항, 제87항 또는 제91항의 방법, 또는 제95항의 제품에 있어서, 접촉 패드를 갖춘 전자 부품을 더 포함하고, 와이어 외피가 접촉 패드에 부착되고, 전자 부품이 반도체 장치, 반도체 웨이퍼, 하나 이상의 반도체 장치를 접촉하기 위한 전자 장치, 하나 이상의 반도체 장치를 시험하기 위한 전자 장치, 프로브 카드, 커넥터 또는 소켓인 것을 특징으로 하는 방법.
  51. 제48항, 제84항, 제87항 또는 제91항의 방법, 또는 제95항의 제품에 있어서, 형상부가 제2재료에 형성된 공간을 포함하고, 상기 공간이 열처리된 형상부의 침전물의 형상에 기여하는 것을 특징으로 하는 방법.
  52. 제48항, 제84항, 제87항 또는 제91항의 방법, 또는 제95항의 제품에 있어서, 형상부가 도금을 촉진시키도록 기부 재료의 층으로 코팅된 제2재료를 포함하는 것을 특징으로 하는 방법.
  53. 제52항에 있어서, 제2재료가 포토레지스트 및 왁스로 구성된 군으로부터 선택된 것을 특징으로 하는 방법.
  54. 제48항, 제84항, 제87항 또는 제91항의 방법, 또는 제95항의 제품에 있어서, 초기 형상의 침전물이 전기도금에 의해 형성된 것을 특징으로 하는 방법.
  55. 제48항, 제84항, 제87항 또는 제91항의 방법, 또는 제95항의 제품에 있어서, 침전시키는 방법이 전기도금, 화학 증착(CVD), 물리 증착(PVD), 전해 또는 무전해 수용액 금속 도금 및 기상, 액상 또는 고상 전구체의 분해 또는 반응을 통해서 재료의 침전을 일으키는 임의의 공정으로 구성된 군으로부터 선택되는 것을 특징으로 하는 방법.
  56. 제48항, 제84항, 제87항 또는 제91항의 방법에 있어서, 형상부 침전물은 개선된 재료 특성이 열처리된 형상부 침전물에 탄성을 부과하는 충분한 두께를 갖는 것을 특징으로 하는 방법.
  57. 제48항, 제87항 또는 제91항의 방법, 또는 제95항의 제품에 있어서, 적어도 한가지의 금속이 니켈, 코발트, 철, 로듐, 팔라듐, 텅스텐, 구리, 크롬, 티탄, 알루미늄, 금 및 백금으로 구성된 군으로부터 선택된 금속을 포함하는 것을 특징으로 하는 방법.
  58. 제48항, 제87항 또는 제91항의 방법, 또는 제95항의 제품에 있어서, 적어도 한가지의 금속이 니켈, 코발트 및 철로 구성된 군으로부터 선택된 금속인 것을 특징으로 하는 방법.
  59. 제48항, 제84항, 제87항 또는 제91항의 방법, 또는 제95항의 제품에 있어서, Ni-Co, Co-Mn, Ni-Mn, Pd-Au, Pd-Co, W-Co, Ti-N 및 Ti-W로 구성된 군으로부터 선택된 적어도 두 가지의 금속을 포함하는 제1재료를 침전시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  60. 제48항, 제84항, 제87항 또는 제91항의 방법에 있어서, 열처리된 형상부 침전물이 Ni-Co 합금을 포함하는 것을 특징으로 하는 방법.
  61. 제48항, 제84항, 제87항 또는 제91항의 방법, 또는 제95항의 제품에 있어서, Ni-Co-Mn 및 Ni-W-B로 구성된 군으로부터 선택된 적어도 세 가지의 금속을 포함하는 제1재료를 침전시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  62. 제48항, 제87항 또는 제91항의 방법, 또는 제95항의 제품에 있어서, 초기 형상부 침전물에 적어도 한가지의 첨가물을 더 포함하고, 상기 첨가물이 비교적 소량의 성분인 것을 특징으로 하는 방법.
  63. 제48항, 제87항 또는 제91항의 방법에 있어서, 초기 형상부에 적어도 한가지의 첨가물을 더 포함하고, 적어도 한가지의 첨가물 및 그 유도체 중 적어도 하나가 적어도 한가지의 금속과 함께 침전될 수 있고, 열처리된 형상부의 침전물의 구조를 유기질화시켜 초기 형상부 침전물에 대한 항복 강도를 증가시키도록 열처리를 조정할 때 적어도 한가지의 금속과 함께 존재할 수 있는 것을 특징으로 하는 방법.
  64. 제48항, 제87항 또는 제91항의 방법에 있어서, 초기 형상부 침전물에 적어도 한가지의 첨가물을 더 포함하고, 상기 첨가물이 유황 함유 화합물을 포함하는 것을 특징으로 하는 방법.
  65. 제48항, 제87항 또는 제91항에 있어서, 초기 형상부 침전물에 적어도 한가지의 첨가물을 더 포함하고, 상기 첨가물이 사카린, 나프탈렌-트리-술포닉 에시드(NTSA), 2-부틴-1, 4-디올 및 티올라로 구성된 군으로부터 선택된 것을 특징으로 하는 방법.
  66. 제48항, 제84항, 제87항 또는 제91항의 방법, 또는 제95항의 제품에 있어서, NiCl, NiBr, 클래스 1 광택제 및 클래스 2 광택제로 구성된 군으로부터 선택된 제3재료가 있는 상태에서 제1재료를 침전시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  67. 제48항, 제84항, 제87항 또는 제91항의 방법, 또는 제95항의 제품에 있어서, 초기 형상부 침전물이 조금 유기질화된 상태로부터 많이 유기질화된 상태로 미세 구조에서 발열 변형 하에 있고, 발열 변형은 최고 온도를 갖고, 열처리의 온도는 약 0 ℃ 내지 최고 온도보다 높은 100 ℃ 사이에 있는 것을 특징으로 하는 방법.
  68. 제48항, 제84항, 제87항 또는 제91항의 방법, 또는 제95항의 제품에 있어서, 초기 형상부 침전물이 비정질 재료를 포함하는 것을 특징으로 하는 방법.
  69. 제68항에 있어서, 열처리 단계는 초기 형상부 침전물의 재료의 일부가 비정질 재료로부터 열처리된 형상부 침전물의 순서 재료로 변형시키는 것을 특징으로 하는 방법.
  70. 제48항, 제84항, 제87항 또는 제91항의 방법에 있어서, 열처리된 형상부의 침전물이 순서 재료를 포함하는 것을 특징으로 하는 방법.
  71. 제48항, 제84항, 제87항 또는 제91항의 방법, 또는 제95항의 제품에 있어서, 초기 형상부 침전물이 초미세 결정질 재료를 포함하는 것을 특징으로 하는 방법.
  72. 제71항에 있어서, 열처리 단계가 초기 형상부 침전물의 재료의 적어도 일부를 초미세 결정질 재료로부터 결정질 재료로 변형시키는 것을 특징으로 하는 방법.
  73. 제48항, 제84항, 제87항 또는 제91항의 방법, 또는 제95항의 제품에 있어서, 열처리된 형상부 침전물이 결정질 재료를 포함하는 것을 특징으로 하는 방법.
  74. 제48항, 제84항, 제87항 또는 제91항의 방법에 있어서, 열처리된 형상부 침전물이 기부 부분에 부착되고 탄성 전기 접점을 포함하도록 제1재료를 침전시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  75. 제48항, 제84항, 제87항 또는 제91항의 방법, 또는 제95항의 제품에 있어서, 침전 단계 후에 그리고 열처리 단계 전에 전체적으로 또는 부분적으로 형상부를 제거하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  76. 제75항에 있어서, 열처리된 형상부 침전물의 제1부분이 기부 부분에 고정되고, 열처리된 형상부 침전물의 제2부분은 제한되지 않은 상황에서 기부 부분에 대해 탄성적으로 이동할 수 있도록 기부 부분으로부터 분리된 것을 특징으로 하는 방법.
  77. 제48항, 제84항, 제87항 또는 제91항의 방법, 또는 제95항의 제품에 있어서, 형상부가 금, 실리콘, 알루미늄, 구리 및 티탄-텅스텐으로 구성된 군부터 선택된 재료를 포함하는 것을 특징으로 하는 방법.
  78. 제48항, 제84항, 제87항 또는 제91항의 방법, 또는 제95항의 제품에 있어서, 열처리된 형상부 침전물이 초기 형상부 침전물보다 높은 항복 강도를 갖는 것을 특징으로 하는 방법.
  79. 제78항에 있어서, 열처리 시에 최대에 가까운 항복 강도를 갖는 열처리된 형상부 침전물을 만들도록 후속 열처리에 의해 항복 강도가 최대로부터 현저하게 감소되도록 하는 시간 및 온도의 조합 상태에서 열처리가 수행되는 것을 특징으로 하는 방법.
  80. 제48항, 제84항, 제87항 또는 제91항의 방법, 또는 제95항의 제품에 있어서, 열처리된 형상부 침전물의 개선된 재료 특성이 초기 형상부 침전물의 항복 강도에 대해 증가된 항복 강도를 갖도록 선택된 것을 특징으로 하는 방법.
  81. 제48항, 제84항, 제87항 또는 제91항의 방법, 또는 제95항의 제품에 있어서, 열처리된 형상부 침전물의 개선된 재료 특성이 초기 형상부 침전물의 탄성계수에 비해 증가된 탄성계수를 갖도록 선택된 것을 특징으로 하는 방법.
  82. 제48항, 제84항, 제87항 또는 제91항의 방법에 있어서, 열처리된 형상부 침전물의 개선된 재료 특성이 초기 형상부 침전물의 안정성에 비해 100 ℃ 이상의 온도에서 증가된 안정성을 갖도록 선택된 것을 특징으로 하는 방법.
  83. 제48항, 제84항, 제87항 또는 제91항의 방법, 또는 제95항의 제품에 있어서, 열처리된 형상부 침전물이 초기 형상부 침전물보다 큰 탄성을 갖는 것을 특징으로 하는 방법.
  84. 구조물을 제조하는 방법에 있어서,
    제1재료가 침전될 수 있는 형상부를 포함하는 기부 부분을 마련하는 단계와,
    초기 형상부 침전물을 만들도록
    니켈 및 코발트를 포함하는 군으로부터 구성된 적어도 한가지의 금속 및 사카린 및 2-부틴-1, 4-디올로 구성된 군으로부터 선택된 적어도 한가지의 첨가물을 포함하는 제1재료를 형상부에 침전시키는 단계와,
    열처리된 형상부 침전물에 개선된 재료 특성을 부여하는 시간 및 온도의 조합 상태에서 초기 형상부 침전물을 열처리하는 단계를 포함하는 것을 특징으로 하는 방법.
  85. 제84항에 있어서, 제1재료를 침전시키기 위한 도금조를 사용하는 단계를 더 포함하고, 적어도 한가지의 첨가물이 약 20 mg/L 이상인 농도로 도금조 내에 있는 사카린인 것을 특징으로 하는 방법.
  86. 제84항에 있어서, 제1재료를 침전시키기 위한 도금조를 사용하는 단계를 더 포함하고, 적어도 한가지의 첨가물이 약 5 mg/L 이상인 농도로 도금조 내에 있는 2-부틴-1, 4-디올인 것을 특징으로 하는 방법.
  87. 구조물을 제조하는 방법에 있어서,
    제1재료가 침전될 수 있는 형상부를 포함하는 기부 부분을 마련하는 단계와,
    준안정 형상부 침전물인 초기 형상부 침전물을 만들도록 적어도 한가지의 금속을 포함하는 제1재료를 형상부 상에 침전시키는 단계와,
    안정적인 형상부 침전물이고 선택된 재료 특성을 갖는 열처리된 형상부 침전물을 만들도록 전이를 개시하는 시간 및 온도의 조합 상태에서 준안정 형상부 침전물을 열처리하는 단계를 포함하는 것을 특징으로 하는 방법.
  88. 제87항에 있어서, 안정적인 형상의 침전물이 준안정 형상부 침전물보다 큰 항복 강도를 갖는 것을 특징으로 하는 방법.
  89. 제87항에 있어서, 안정적인 형상부 침전물이 준안정 형상부 침전물보다 큰 탄성계수를 갖는 것을 특징으로 하는 방법.
  90. 제87항에 있어서, 안정적인 형상부 침전물이 준안정 형상부 침전물의 온도 안정성에 비해 100 ℃ 이상의 온도에서 증가된 온도 안정성을 갖는 것을 특징으로 하는 방법.
  91. 구조물을 제조하는 방법에 있어서,
    제1재료가 침전될 수 있는 형상부를 포함하는 기부 부분을 마련하는 단계와,
    초미세 침전물인 초기 형상부 침전물을 만들도록 적어도 한가지의 금속을 포함하는 제1재료를 침전시키고, 결정질 침전물이고 선택된 재료 특성을 갖는 열처리된 형상부 침전물을 만들도록 전이를 개시하는 시간 및 온도의 조합 상태에서 초미세 결정질 침전물을 열처리하는 단계를 포함하는 것을 특징으로 하는 방법.
  92. 제91항에 있어서, 결정질 침전물이 초미세 결정질 침전물보다 큰 항복 강도를 갖는 것을 특징으로 하는 방법.
  93. 제91항에 있어서, 결정질 침전물이 초미세 결정질 침전물보다 큰 탄성계수를 갖는 것을 특징으로 하는 방법.
  94. 제91항에 있어서, 결정질 침전물이 초미세 결정질 침전물의 온도 안정성에 비해 100 ℃ 이상인 온도에서 온도 안정성을 갖는 것을 특징으로 하는 방법.
  95. 제1재료가 침전될 수 있는 형상부를 포함하는 기부 부분을 마련하는 단계와, 초기 형상부 침전물을 만들도록 적어도 한가지의 금속을 포함하는 제1재료를 형상부에 침전시키는 단계와, 열처리된 형상부 침전물에 개선된 재료 특성을 만들도록 시간 및 온도의 조합 상태에서 초기 형상부 침전물을 열처리하는 단계를 포함하는 방법에 의해 제조된 제품.
  96. 제95항에 있어서, 열처리된 형상부 침전물은 개선된 재료 특성이 제1재료에 탄성을 부과하는 충분한 두께를 갖는 것을 특징으로 하는 방법.
  97. 제95항에 있어서, 적어도 한가지의 금속이 니켈, 코발트 및 철로 구성된 군으로부터 선택된 금속인 것을 특징으로 하는 방법.
  98. 제95항에 있어서, 열처리된 형상부 침전물이 Ni-Co 합금을 포함하는 것을 특징으로 하는 방법.
  99. 제95항에 있어서, 초기 형상부 침전물에 있는 적어도 한가지의 첨가물을 더 포함하고, 적어도 한가지의 첨가물 및 그 유도체 중 적어도 하나는 적어도 하나의 금속과 함께 침전될 수 있고 초기 형상부 침전물에 대해 항복 강도를 증가시키도록 열처리된 형상부 침전물의 구조를 유기화시키도록 조정된 열처리 시에 적어도 한가지의 금속과 함께 존재할 수 있는 것을 특징으로 하는 방법.
  100. 제95항에 있어서, 초기 형상부 침전물에 있는 적어도 한가지의 첨가물을 더 포함하고, 적어도 한가지의 첨가물이 유황 함유 화합물인 것을 특징으로 하는 방법.
  101. 제95항에 있어서, 초기 형상부 침전물에 있는 적어도 한가지의 첨가물을 더 포함하고, 적어도 한가지의 첨가물이 사카린, 나프탈렌-트리-술포닉-에시드(NTSA), 2-부틴-1, 4-디올 및 티올라로 구성된 군으로부터 선택된 것을 특징으로 하는 방법.
  102. 제95항에 있어서, 열처리된 형상부 침전물이 순서 재료를 포함하는 것을 특징으로 하는 방법.
  103. 제95항에 있어서, 열처리된 형상부 침전물이 기부 부분에 부착되고 탄성 전기 접점을 포함하도록 제1재료를 침전시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  104. 제95항에 있어서, 열처리된 형상부 침전물이 초기 형상부 침전물보다 높은 항복 강도를 갖는 것을 특징으로 하는 방법.
  105. 제104항에 있어서, 열처리가 열처리 형상부 침전물에 대해 최대 항복 강도에 가까운 항복 강도를 부여하여 후속 열처리가 항복 강도를 최대로부터 현저하게 줄이는 시간 및 온도의 조합 상태에서 수행되는 것을 특징으로 하는 방법.
  106. 제95항에 있어서, 열처리된 형상부 침전물이 초기 형상부 침전물보다 높은 온도 안정성을 갖고, 초기 형상부 침전물의 온도 안정성에 비해 100 ℃ 이상의 온도에서 증가된 온도 안정성을 갖는 것을 특징으로 하는 방법.
  107. 제95항에 있어서, 열처리된 형상부 침전물이 초기 형상부 침전물보다 큰 탄성을 갖는 것을 특징으로 하는 방법.
  108. 긴 부재와, 적어도 한가지의 금속을 포함하고 긴 부재 상에 코팅된 코팅 화합물의 최대 항복 강도에 가까운 선택된 항복 강도를 탄성 구조물에 부과하도록 처리된 긴 부재 상의 코팅을 포함하는 구조물의 최대 항복 강도에 가까운 항복 강도를 갖는 구조물.
  109. 긴 부재와, 적어도 한가지의 금속을 포함하고 우수한 결정질 구조물을 포함하는 코팅을 탄성 구조물에 부과하도록 처리된 긴 부재 상의 코팅을 포함하는 구조물의 최대 항복 강도에 가까운 항복 강도를 갖는 구조물.
  110. 기부 부분과, 기부 부분에 연결되고 적어도 한가지의 금속을 포함하는 제1재료를 포함하는 본체를 포함하고, 상기 본체가 개선된 재료 특성을 갖도록 처리된, 구조물로서 최대 항복 강도에 가까운 항복 강도를 갖는 탄성 접점 구조물.
  111. 기부 부분과, 기부 부분에 연결되고 제1재료를 포함하는 본체를 포함하고, 상기 제1재료가 적어도 한가지의 금속 및 적어도 한가지의 첨가물을 포함하고, 상기 적어도 한가지의 첨가물이 적어도 한가지의 금속과 함께 침전될 수 있고, 본체의 형태에서 제1재료의 화합물에 최대 항복 강도에 가까운 선택된 항복 강도를 구조물에 부과하도록 처리된, 우수한 결정질 입자 구조를 갖는 구조물.
  112. 제108항 또는 제109항에 있어서, 긴 부재가 와이어 외피를 포함하는 것을 특징으로 하는 구조물.
  113. 제112항에 있어서, 코팅이 와이어 외피와 적어도 동일한 두께를 갖는 것을 특징으로 하는 구조물.
  114. 제112항에 있어서, 와이어 외피가 연결된 접점 패드를 구비한 반도체를 더 포함하는 것을 특징으로 하는 구조물.
  115. 제108항 또는 제109항에 있어서, 코팅이 연결된 접점 패드를 갖춘 전자 부품을 더 포함하는 것을 특징으로 하는 구조물.
  116. 제108항 또는 제109항에 있어서, 긴 부재가 희생 기판을 포함하는 것을 특징으로 하는 구조물.
  117. 제108항 또는 제109항에 있어서, 긴 부재가 도금을 촉진시키도록 재료의 기부 층으로 코팅된 희생 기판을 포함하는 것을 특징으로 하는 구조물.
  118. 제108항 또는 제109항에 있어서, 긴 부재가 금속 외피를 포함하는 것을 특징으로 하는 구조물.
  119. 제108항 또는 제109항에 있어서, 코팅이 전기도금에 의해 형성된 것을 특징으로 하는 구조물.
  120. 제119항에 있어서, 코팅에 있는 적어도 한가지의 첨가물을 더 포함하고, 전기도금이 적어도 한가지의 금속 및 적어도 한가지의 첨가물을 포함하는 도금조 내에서 수행되는 것을 특징으로 하는 구조물.
  121. 제108항 또는 제109항에 있어서, 코팅이 전기도금, 화학 증착(CVD), 물리 증착(PVD), 전해 또는 무전해 수용액 금속 도금 및 기상, 액상 또는 고상 전구체의 분해 또는 반응을 통해서 재료의 침전을 일으키는 임의의 공정으로 구성된 군으로부터 선택된 공정에 의해 수행되는 것을 특징으로 하는 구조물.
  122. 제108항 또는 제109항에 있어서, 코팅이 탄성 구조물에 탄성을 부과하는 데 충분한 두께를 갖는 것을 특징으로 하는 구조물.
  123. 제108항 또는 제109항에 따른 구조물, 또는 제110항에 따른 탄성 접점 구조물, 또는 제111항의 구조물에 있어서, 적어도 한가지의 금속이 니켈, 코발트, 철, 로듐, 팔라듐, 텅스텐, 구리, 크롬, 티탄, 알루미늄, 금 및 백금으로 구성된 군으로부터 선택된 금속을 포함하는 것을 특징으로 하는 구조물.
  124. 제108항 또는 제109항에 따른 구조물, 또는 제110항에 따른 탄성 접점 구조물, 또는 제111항의 구조물에 있어서, 적어도 한가지의 금속이 니켈, 코발트 및 철로 구성된 군으로부터 선택된 금속인 것을 특징으로 하는 구조물.
  125. 제108항 또는 제109항에 따른 구조물로서 제110항의 코팅 또는 탄성 접점 구조물 또는 제111항의 구조물에 있는 적어도 한가지의 첨가물을 더 포함하고, 제1재료에 있는 적어도 한가지의 첨가물을 더 포함하고, 적어도 한가지의 첨가물 또는 그 전구체가 적어도 한가지의 금속과 함께 침전될 수 있고, 코팅된 긴 부재의 항복 강도를 증가시키도록 코팅의 구조물을 유기질화 시키도록 조정된 열처리 시에 적어도 한가지의 금속과 함께 존재할 수 있는 것을 특징으로 하는 구조물.
  126. 제108항 또는 제109항에 따른 구조물로서 제110항의 코팅 또는 탄성 접점 구조물 또는 제111항의 구조물에 있는 적어도 한가지의 첨가물을 더 포함하는 구조물에 있어서, 제1재료에 있는 적어도 한가지의 첨가물을 더 포함하고, 적어도 한가지의 첨가물이 유황 함유 화합물을 포함하는 것을 특징으로 하는 구조물.
  127. 제108항 또는 제109항에 따른 구조물로서 제110항의 코팅 또는 탄성 접점 구조물 또는 제111항의 구조물에 있는 적어도 한가지의 첨가물을 더 포함하는 구조물에 있어서, 제1재료에 있는 적어도 한가지의 첨가물을 더 포함하고, 적어도 한가지의 첨가물이 사카린, 나프탈렌-트리-술포닉 에시드(NTSA), 2-부틴-1, 4-디올 및 티올라로 구성된 군으로부터 선택된 것을 특징으로 하는 구조물.
  128. 제108항 또는 제109항에 있어서, 적어도 두 가지의 금속을 포함하는 코팅을 더 포함하고, 두 가지의 금속이 Ni-Co, Co-Mn, Ni-Mn, Pd-Au, Pd-Co, W-Co, Ti-N 및 Ti-W로 구성된 군으로부터 선택된 것을 특징으로 하는 구조물.
  129. 제108항 또는 제109항에 있어서, 코팅이 합금을 포함하는 것을 특징으로 하는 구조물.
  130. 제108항 또는 제109항에 있어서, 코팅이 Ni-Co 합금을 포함하는 것을 특징으로 하는 구조물.
  131. 제108항 또는 제109항에 있어서, 적어도 세 가지의 금속을 포함하는 코팅을 더 포함하고, 세 가지의 금속이 Ni-Co-Mn 및 Ni-W-B로 구성된 군으로부터 선택된 것을 특징으로 하는 구조물.
  132. 제108항 또는 제109항에 있어서, 코팅에 있는 적어도 한가지의 첨가물을 더 포함하고, 적어도 한가지의 첨가물이 비교적 소량인 성분인 것을 특징으로 하는 구조물.
  133. 제100항의 탄선 접점 구조물, 또는 제111항의 구조물에 있어서, 본체가 연결된 접점 패드를 갖춘 반도체를 더 포함하는 것을 특징으로 하는 탄성 접점 구조물.
  134. 제100항의 탄성 접점 구조물, 또는 제111항의 구조물에 있어서, 본체가 연결된 접점 패드를 구비한 전자 부품을 더 포함하는 것을 특징으로 하는 탄성 접점 구조물.
  135. 제100항의 탄성 접점 구조물, 또는 제111항의 구조물에 있어서, 본체가 전기도금에 의해 형성된 것을 특징으로 하는 탄성 접점 구조물.
  136. 제135항에 있어서, 제1재료에 있는 적어도 한가지의 첨가물을 더 포함하고, 전기도금이 적어도 한가지의 금속과 적어도 한가지의 첨가물을 포함하는 도금조 내에서 수행되는 것을 특징으로 하는 탄성 접점 구조물.
  137. 제100항의 탄성 접점 구조물, 또는 제111항의 구조물에 있어서, 본체가 전기도금, 화학 증착(CVD), 물리 증착(PVD), 스퍼트 증착, 전해 또는 무전해 수용액 금속 도금 및 기상, 액상 또는 고상 전구체의 분해 또는 반응을 통해서 재료의 침전을 일으키는 임의의 공정으로 구성된 군으로부터 선택된 공정에 의해 수행되는 것을 특징으로 하는 탄성 접점 구조물.
  138. 제100항의 탄성 접점 구조물, 또는 제111항의 구조물에 있어서, 본체가 탄성을 갖기에 충분한 두께인 것을 특징으로 하는 탄성 접점 구조물.
  139. 제100항의 탄성 접점 구조물, 또는 제111항의 구조물에 있어서, 적어도 두 가지의 금속을 포함하는 재료를 더 포함하고, 두 가지의 금속이 Ni-Co, Co-Mn, Ni-Mn, Pd-Au, Pd-Co, W-Co, Ti-N 및 Ti-W로 구성된 군으로부터 선택된 것을 특징으로 하는 탄성 접점 구조물.
  140. 제100항의 탄성 접점 구조물, 또는 제111항의 구조물에 있어서, 본체가 합금을 포함하는 것을 특징으로 하는 탄성 접점 구조물.
  141. 제100항의 탄성 접점 구조물, 또는 제111항의 구조물에 있어서, 본체가 Ni-Co 합금을 포함하는 것을 특징으로 하는 탄성 접점 구조물.
  142. 제100항의 탄성 접점 구조물, 또는 제111항의 구조물에 있어서, 적어도 세 가지의 금속을 포함하는 제1재료를 더 포함하고, 세 가지의 금속이 Ni-Co-Mn 및 Ni-W-B로 구성된 군으로부터 선택된 것을 특징으로 하는 구조물.
  143. 제108항 또는 제109항에 있어서, NiCl, NiBr, 클래스 1 광택제 및 클래스 2 광택제로 구성된 군으로부터 선택된 재료를 포함하는 코팅을 더 포함하는 것을 특징으로 하는 구조물.
  144. 제108항 또는 제109항에 있어서, 코팅에 있는 적어도 한가지의 첨가물을 더 포함하고, 적어도 한가지의 금속 및 적어도 한가지의 첨가물이 또는 그 유도체가 순서 재료로서 대부분 유기질화 되는 것을 특징으로 하는 구조물.
  145. 제108항 또는 제109항에 있어서, 코팅에 있는 적어도 한가지의 첨가물을 더 포함하고, 적어도 한가지의 금속 및 적어도 한가지의 첨가물 또는 그 전구체가 결정질 재료로서 대부분 유기질화 되는 것을 특징으로 하는 구조물.
  146. 제108항 또는 제109항에 있어서, 탄성 접점 구조물이 전기 접속부를 포함하는 것을 특징으로 하는 구조물.
  147. 제108항 또는 제109항에 있어서, 긴 부재가 금, 실리콘, 알루미늄, 구리 및 티탄-텅스텐으로 구성된 군으로부터 선택된 재료를 포함하는 것을 특징으로 하는 구조물.
  148. 제108항 또는 제109항에 있어서, 탄성 구조물이 처리를 필요로 하지 않으면서 대응하는 긴 부재 및 대응하는 코팅의 대응 구조물보다 높은 항복 강도를 갖는 것을 특징으로 하는 구조물.
  149. 제148항에 있어서, 처리에 의해 긴 부재 상의 코팅에 대해 최대 항복 강도에 가까운 항복 강도를 갖는 탄성 구조물을 만들어서 항복 강도를 최대 항복 강도로부터 현저하게 감소시키는 것을 특징으로 하는 구조물.
  150. 제108항 또는 제109항에 있어서, 탄성 구조물이 처리를 필요로 하지 않고 대응하는 긴 부재의 대응 구조물과 대응하는 코팅보다 높은 탄성계수를 갖는 것을 특징으로 하는 구조물.
  151. 제108항 또는 제109항에 있어서, 탄성 구조물이 처리를 필요로 하지 않고 대응하는 긴 부재의 대응 구조물 및 대응하는 코팅의 대응 안정성에 비해 100 ℃ 이상의 온도에서 증가된 안정성을 갖는 것을 특징으로 하는 구조물.
  152. 제108항 또는 제109항에 있어서, 긴 부재 및 코팅이 처리 후보다 처리 전에 더 작은 탄성을 갖는 것을 특징으로 하는 구조물.
  153. 제100항의 탄성 접점 구조물, 또는 제111항의 구조물에 있어서, NiCl. NiB, 클래스 1 광택제 및 클래스 2 광택제로 구성된 군으로부터 선택된 제3재료가 있는 상태에서 제1재료를 침전시키는 단계를 더 포함하는 것을 특징으로 하는 탄성 접점 구조물.
  154. 제100항의 탄성 접점 구조물, 또는 제111항의 구조물에 있어서, 본체가 순서 재료를 포함하는 것을 특징으로 하는 탄성 접점 구조물.
  155. 제100항의 탄성 접점 구조물, 또는 제111항의 구조물에 있어서, 본체가 결정질 재료를 포함하는 것을 특징으로 하는 탄성 접점 구조물.
  156. 제100항의 탄성 접점 구조물, 또는 제111항의 구조물에 있어서, 본체가 전기 접속부를 포함하는 것을 특징으로 하는 탄성 접점 구조물.
  157. 제100항의 탄성 접점 구조물, 또는 제111항의 구조물에 있어서, 본체가 기부 부분에 연결되고 탄성 전기 접점을 포함하는 것을 특징으로 하는 탄성 접점 구조물.
  158. 제100항의 탄성 접점 구조물, 또는 제111항의 구조물에 있어서, 본체의 제1부분이 기부 부분에 고정되고, 본체의 제2부분이 기부 부분으로부터 분리되어 있지만 본체의 제1부분에는 연결되어 있어서 구속되지 않았을 때 본체의 제2부분이 기부 부분에 대해 탄성적으로 이동할 수 있는 것을 특징으로 하는 탄선 접점 구조물.
  159. 제100항의 탄성 접점 구조물, 또는 제111항의 구조물에 있어서, 본체가 금, 실리콘, 알루미늄 및 티탄-텅스텐으로 구성된 군으로부터 선택된 재료를 포함하는 것을 특징으로 하는 탄성 접점 구조물.
  160. 제100항의 탄성 접점 구조물, 또는 제111항의 구조물에 있어서, 본체가 처리된 후에 더 높은 항복 강도를 갖는 것을 특징으로 하는 탄성 접점 구조물.
  161. 제156항에 있어서, 처리에 의해 본체의 제1재료에 대해 최대 항복 강도에 가까운 항복 강도를 갖는 탄성 구조물을 만들어서 항복 강도를 최대 항복 강도로부터 현저하게 감소시키는 것을 특징으로 하는 탄성 접점 구조물.
  162. 제110항에 있어서, 본체의 개선된 재료 특성이 처리되기 전에 본체의 탄성계수에 대해 증가된 탄성계수를 포함하는 것을 특징으로 하는 탄성 접점 구조물.
  163. 제110항에 있어서, 본체의 개선된 재료 특성이 처리되기 전에 본체의 대응 안정성에 비해서 100 ℃ 이상의 온도에서 증가된 안정성을 포함하는 것을 특징으로 하는 탄성 접점 구조물.
  164. 제111항에 있어서, 본체가 처리되기 전에 본체의 탄성계수에 비해 증가된 탄성계수를 갖는 것을 특징으로 하는 구조물.
  165. 제111항에 있어서, 본체가 처리되기 전에 본체의 대응 안전성에 비해 100 ℃ 이상의 온도에서 증가된 안정성을 갖는 것을 특징으로 하는 구조물.
  166. 제110항의 탄선 접점 구조물, 또는 제111항의 구조물에 있어서, 본체가 처리된 후에 더욱 탄성을 갖는 것을 특징으로 하는 탄성 접점 구조물.
KR1020007002755A 1997-09-17 1998-06-11 금속 침전물의 적절한 열처리에 의해 개선된 재료 특성을갖는 구조물을 제조하기 위한 방법 KR20010024022A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US93192397A 1997-09-17 1997-09-17
US08/931,923 1997-09-17
PCT/US1998/012094 WO1999014404A1 (en) 1997-09-17 1998-06-11 Method of making a structure with improved material properties by moderate heat treatment of a metal deposit

Publications (1)

Publication Number Publication Date
KR20010024022A true KR20010024022A (ko) 2001-03-26

Family

ID=25461530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007002755A KR20010024022A (ko) 1997-09-17 1998-06-11 금속 침전물의 적절한 열처리에 의해 개선된 재료 특성을갖는 구조물을 제조하기 위한 방법

Country Status (7)

Country Link
EP (1) EP1023469A1 (ko)
JP (1) JP2001516812A (ko)
KR (1) KR20010024022A (ko)
CN (1) CN1278308A (ko)
AU (1) AU7959298A (ko)
TW (1) TW473562B (ko)
WO (1) WO1999014404A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7458816B1 (en) 2000-04-12 2008-12-02 Formfactor, Inc. Shaped spring
JP2003531495A (ja) * 2000-04-12 2003-10-21 フォームファクター，インコーポレイテッド 成形バネ及びその製造及び使用方法
US6640432B1 (en) 2000-04-12 2003-11-04 Formfactor, Inc. Method of fabricating shaped springs
JP4574145B2 (ja) 2002-09-13 2010-11-04 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． エアギャップ形成
JP3745744B2 (ja) * 2003-04-16 2006-02-15 住友電気工業株式会社 金属構造体の製造方法およびその方法により製造した金属構造体
US7354354B2 (en) * 2004-12-17 2008-04-08 Integran Technologies Inc. Article comprising a fine-grained metallic material and a polymeric material
JP4762577B2 (ja) * 2005-03-11 2011-08-31 古河電気工業株式会社 ナノ構造体の製造方法
US7521128B2 (en) * 2006-05-18 2009-04-21 Xtalic Corporation Methods for the implementation of nanocrystalline and amorphous metals and alloys as coatings
US7782072B2 (en) * 2006-09-27 2010-08-24 Formfactor, Inc. Single support structure probe group with staggered mounting pattern
KR101811089B1 (ko) * 2010-11-11 2017-12-20 히타치 긴조쿠 가부시키가이샤 알루미늄박의 제조방법
EP2785446B1 (en) * 2011-11-30 2023-04-19 Corning Incorporated Methods of forming complex structures in refractory bodies
JP5077479B1 (ja) * 2011-12-15 2012-11-21 オムロン株式会社 コンタクトおよびこれを用いた電子部品
JP6054258B2 (ja) * 2013-06-17 2016-12-27 名古屋メッキ工業株式会社 電子機器のろう付け接続部
FR3041147B1 (fr) 2015-09-14 2018-02-02 3Dis Tech Procede d'integration d'au moins une interconnexion 3d pour la fabrication de circuit integre
KR101748082B1 (ko) 2016-05-18 2017-06-16 세종대학교산학협력단 비정질 전구체를 이용한 나노결정립 형상기억합금 또는 비정질 합금을 포함하는 프로브 팁, 이를 포함하는 프로브 카드 및 이의 형상 회복 방법
US11015255B2 (en) * 2018-11-27 2021-05-25 Macdermid Enthone Inc. Selective plating of three dimensional surfaces to produce decorative and functional effects
CN113005490A (zh) * 2021-03-16 2021-06-22 昆明理工大学 一种通过热处理提高纳米晶镍腐蚀性能的方法
KR102409029B1 (ko) * 2022-04-12 2022-06-14 이시훈 프로브 핀

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1696093A1 (de) * 1968-02-03 1971-11-04 Draht Und Federnwerke Veb Verfahren zur Erhoehung der Dauerfestigkeit oberflaechenbehandelter Federn
JPH02221377A (ja) * 1989-02-22 1990-09-04 Toyota Motor Corp Ｔｉ合金製コイルバネ
AU4159996A (en) * 1994-11-15 1996-06-17 Formfactor, Inc. Interconnection elements for microelectronic components

Also Published As

Publication number Publication date
WO1999014404A1 (en) 1999-03-25
EP1023469A1 (en) 2000-08-02
JP2001516812A (ja) 2001-10-02
CN1278308A (zh) 2000-12-27
TW473562B (en) 2002-01-21
AU7959298A (en) 1999-04-05

Similar Documents

Publication Publication Date Title
KR20010024022A (ko) 금속 침전물의 적절한 열처리에 의해 개선된 재료 특성을갖는 구조물을 제조하기 위한 방법
US6150186A (en) Method of making a product with improved material properties by moderate heat-treatment of a metal incorporating a dilute additive
EP1570277B1 (en) Method of making a socket to perform testing on integrated circuits and such a socket
US7127811B2 (en) Methods of fabricating and using shaped springs
US7137830B2 (en) Miniaturized contact spring
US8638113B2 (en) Temporary planar electrical contact device and method using vertically-compressible nanotube contact structures
US7731503B2 (en) Carbon nanotube contact structures
US8575954B2 (en) Structures and processes for fabrication of probe card assemblies with multi-layer interconnect
CN1900725B (zh) 光刻接触元件
US20020053734A1 (en) Probe card assembly and kit, and methods of making same
KR20030093307A (ko) 콘택트 프로브
US8159248B2 (en) Interposer structures and methods of manufacturing the same
US7458816B1 (en) Shaped spring
KR100801353B1 (ko) 성형 스프링 및 성형 스프링을 제조 및 이용하는 방법
EP1200992B1 (en) Resilient interconnect structure for electronic components and method for making the same
WO2003081725A2 (en) A miniaturized contact spring

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid