KR100801353B1 - 성형 스프링 및 성형 스프링을 제조 및 이용하는 방법 - Google Patents

성형 스프링 및 성형 스프링을 제조 및 이용하는 방법 Download PDF

Info

Publication number
KR100801353B1
KR100801353B1 KR1020027013734A KR20027013734A KR100801353B1 KR 100801353 B1 KR100801353 B1 KR 100801353B1 KR 1020027013734 A KR1020027013734 A KR 1020027013734A KR 20027013734 A KR20027013734 A KR 20027013734A KR 100801353 B1 KR100801353 B1 KR 100801353B1
Authority
KR
South Korea
Prior art keywords
element material
substrate
interconnect
assembly
deformation
Prior art date
Application number
KR1020027013734A
Other languages
English (en)
Other versions
KR20020090234A (ko
Inventor
마티유게탄엘.
엘드리지벤자민엔.
웬젤스튜어트더블유.
Original Assignee
폼팩터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/547,561 external-priority patent/US7458816B1/en
Priority claimed from US09/547,560 external-priority patent/US6640432B1/en
Application filed by 폼팩터, 인크. filed Critical 폼팩터, 인크.
Publication of KR20020090234A publication Critical patent/KR20020090234A/ko
Application granted granted Critical
Publication of KR100801353B1 publication Critical patent/KR100801353B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06755—Material aspects
    • G01R1/06761—Material aspects related to layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G01R1/06744—Microprobes, i.e. having dimensions as IC details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Abstract

본 발명은 변형 가능한 특성을 갖는 재료를 포함하여 변형 시 상호 연결 요소의 형상이 수정되는, 기판에 연결되도록 된 제1 요소 재료와 제2 요소 재료를 포함하는 상호 연결 요소 및 상호 연결 요소를 제조하고 사용하는 방법에 관한 것이다. 일 예는 변형 가능한 특성을 구비하여 제1 및/또는 제2 요소 재료의 체적이 제1 체적으로부터 (보다 작은 체적과 같은) 다른 체적으로 열 변형을 겪을 수 있는 재료이다.
변형 가능한 특성, 기판, 제1 요소 재료, 제2 요소 재료, 상호 연결 요소

Description

성형 스프링 및 성형 스프링을 제조 및 이용하는 방법{SHAPED SPRINGS AND METHODS OF FABRICATING AND USING SHAPED SPRINGS}
본 발명은 전자 구성부품들 사이의 효과적인 접속에 적합한 상호 연결(접촉) 요소에 관한 것이다.
상호 연결 또는 접촉 요소들은 전자 구성부품 또는 다른 전자 구성부품에 대한 전자 구성부품의 접속 장치에 사용될 수 있다. 예를 들어, 상호 연결 요소는 집적 회로 칩의 2개의 회로들을 접속하기 위해 또는 응용 특수 집적 회로(ASIC)를 접속시키기 위해 사용될 수 있다. 또한, 상호 연결 요소는 컴퓨터 또는 다른 전자 장치의 인쇄 회로 기판(PCB) 상에 장착하기 적합한 칩 패키지에 집적 회로 칩을 접속시키고 또는 PCB에 직접 집적 회로 칩을 접속시키기 위해 사용될 수 있다. 상호 연결 요소는 프로브 카드 조립체와 같은 시험 장치 또는 칩을 시험하기 위한 다른 기판에 집적 회로 칩을 접속시키기 위해 또한 사용될 수 있다.
일반적으로, 전자 구성부품들 사이의 상호 연결 또는 접촉 요소는 "상대적으로 영구적인" 및 "용이하게 분리 가능한"의 적어도 2개의 넓은 부류로 분류될 수 있다.
"상대적으로 영구적인" 접촉 요소의 일 예는 와이어 본드이다. 2개의 전자 구성부품들이 상호 연결 요소와 각각의 전자 구성부품의 접합에 의해 상호 연결되기만 하면, 그 구성부품들을 분리하기 위해 접합 해제 공정이 사용되어져야 한다. 집적 회로 칩 또는 다이와 칩 또는 패키지의 내부 리드 사이와 같은 와이어 접합 상호 연결 요소는 전형적으로 "상대적으로 영구적인" 상호 연결 요소를 사용한다.
"용이하게 분리 가능한" 상호 연결 요소의 일 예는 예컨대 스프링 로드식 LGA 소켓 또는 제로-삽입력 소켓과 같이 또 다른 전자 구성부품의 탄성 소켓 요소에 의해 수용된 하나의 전자 구성부품의 강성 핀들 사이의 상호 연결 요소이다. "용이하게 분리 가능한" 상호 연결 요소의 제2 타입은 자체적으로 탄성 또는 스프링식이거나 스프링 또는 탄성 매체 상에 장착되는 상호 연결 요소이다. 그러한 상호 연결 요소의 일 예는 1999년 11월 2일자로 설정 등록되고 발명의 명칭이 "프로브 카드 조립체의 프로브 요소의 팁을 평면화하는 방법"이며 공동 양도된 미국 특허 제5,974,662호에 기재된 것과 같은 프로브 카드 구성부품의 텅스텐 바늘 도는 마이크로 스프링 접촉부이다. 일반적으로 프로브 카드 구성부품의 상호 연결 요소는 상호 연결 요소가 장착되는 전자 구성부품과 시험 하의 반도체 장치와 같은 제2 전자 구성부품의 단자들 사이의 일시적인 가압 접속을 수행하도록 설계된다.
일반적으로, 스프링 상호 연결 요소에 관해서, 전자 구성부품에(예컨대, 전자 구성부품의 단자들에) 신뢰성 있는 가압 접촉을 수행하기 위해 최소의 접촉력이 바람직하다. 예컨대, 전자 구성부품의 단자에 신뢰성 있는 전기 가압 접속을 수행하기 위해서는 약 15 그램의 접촉(부하)력(단자 당 2 그램 이하만큼 적거나 또는 150 그램 이상만큼 큰 것을 포함)이 바람직할 수 있다.
스프링 상호 연결 요소들에 관한 제2 요인은 전자 구성부품의 단자에 가압 접속을 수행하는 상호 연결 요소의 일부분의 형상 및 야금술이다. 스프링 상호 연결 요소와 같은 텅스텐 니들에 관해서, 예를 들어 접촉 단부는 요소(즉, 텅스텐)의 야금술에 의해 제한되고, 텅스텐 바늘이 직경 면에서 더 적어지면 접촉 단부에 소정의 형상을 조절 또는 제공하는 것이 그만큼 더 어려워진다.
어떤 경우에, 상호 연결 요소들 자체는 탄성적이지 않고 오히려 탄성 멤브레인에 의해 지지된다. 멤브레인 프로브는 복수의 마이크로범프들이 탄성 멤브레인에 배치되는 이러한 상황을 예시한다. 또, 그러한 접촉 요소들을 제조하는데 요구되는 기술은 접촉 요소들의 접촉부의 형상 및 야금술에 대한 설계 선택을 제한한다.
공동 양도된 미국 특허 출원 제08/152,812호(1993년 11월 16일 출원, 1995년 12월 19일자로 미국 특허 제5,476,211호로 설정 등록됨)는 스프링 상호 연결 요소를 제조하는 방법들을 개시한다. 양호한 실시예에서, 마이크로 전자 응용 분야에 특히 유용한 이러한 스프링 상호 연결 요소들은 가요성의 긴 요소(예컨대, 와이어 "스템" 또는 "스켈레톤", 때때로 "코어")의 단부를 전자 구성부품 상의 단자에 장착하는 것과 단자의 가요성 요소와 인접면을 하나 이상의 재료의 "셀"로 코팅하는 것을 포함한다. 본 기술 분야의 당업자는 그에 따른 스프링 상호 연결 요소들의 만족스러운 힘 대 편향 특성을 제공하기 위해 두께, 항복 강도 및 가요성 요소 및 셀 재료의 탄성 계수의 조합을 선택할 수 있다. 코어 요소의 예시적인 재료는 금을 포함한다. 코팅을 위한 예시적인 재료는 니켈과 그 합금을 포함한다. 그에 따 른 스프링 상호 연결 요소는 반도체 장치를 포함하는 2개 이상의 전자 부품들 사이의 가압 또는 분리 상호 연결을 수행하기 위해 적절하게 사용된다.
전자 구성부품이 현저하게 적어지고 전자 구성부품 상의 단자들 사이의 공간이 현저하게 조밀해짐(피치가 현저하게 미세해짐)에 따라, 전자 구성부품의 단자에 전기 접속을 이루는데 적합한 상호 연결물을 제조하는 것이 상당히 더 어려워진다. 공동 계류 및 공동 양도된 미국 특허 출원 제08/802,054호[1997년 2월 18일 출원, 발명의 명칭 "마이크로일렉트로닉 접촉 구조물 및 그 제조 방법"(FFI-P34)(본 명세서에서 전반적으로 참조됨)]과 1997년 11월 27일자로 WO97/44675호로 공개된 대응 PCT 출원은 사진 석판술 기술을 통해 스프링 상호 연결 요소들을 제조하는 방법을 개시하고 있다. 일 예에서, 위 출원은 희생 기판 상에 스프링 상호접촉 요소를 형성하는 것과 그 후에 상호 연결 요소를 전자 구성부품 상의 단자에 전달 및 장착하는 것을 개시하고 있다. 그 개시에서, 스프링 상호 연결 요소는 에칭 기술을 통해 기판 자체에 형성된다. 공동 계류중인 공동 양도된 미국 특허 출원 제08/852,152호[발명의 명칭 "마이크로일렉트로닉 스프링 접촉 요소"(FFI-P35)]에서, 스프링 상호 연결 요소들은 스프링 상호 연결 요소로 구체화된 형상에 대응되는 개구를 형성하도록 복수의 마스킹 층들을 증착 및 패터닝하고, 패터닝된 마스킹 층들에 의해 제조된 개구 내에 전도성 재료를 증착하고, 자유 직립 스프링 상호 연결 요소를 형성하도록 마스킹 층을 제거함으로써 기판 상에 형성되고 전자 구성부품인 기판을 포함한다.
공동 계류중인 공동 양도된 미국 특허 출원 제09/023,859호[발명의 명칭 "마 이크로일렉트로닉 접촉 구조물 및 그 제조 방법"(FFI-P047)]은 기부 단부(포스트 구성부품), 본체부(빔 구성부품) 및 접촉 단부(팁 구성부품)를 구비한 상호 연결 요소와, 전자 구성부품 상에 기재된 바와 같이 각 부분을 별도로 형성하고 포스트부를 함께 접합하는 방법을 개시하고 있다.
스미쓰 등에 허여된 미국 특허 제5,613,861호( 및 그 대응 분할 미국 특허 제5,848,685호)는 크롬-몰리브덴 합금 또는 니켈-징코늄 합금과 같은 탄성(예컨대, 탄력성) 재료로 기판 상에 형성된 사진 석판술 패터닝된 스프링 상호 연결 요소들을 개시한다. 응력 요소는 단부가 기판으로부터 해제될 때 본체의 단부가 기판으로부터 아크 형상으로 만곡되게 한다.
본체의 소정의 형상을 달성하기 위해, 스미쓰 등은 미국 특허 제5,613,861호에 개시된 상호 연결 요소의 두께를 제한하여야 한다. 상호 연결 요소의 두께에 대한 제한은 개개의 상호 연결 어레이의 치수(예컨대, 길이 및 폭)가 접촉 패드 또는 단자 밀도에서의 대응되는 증가를 수용하도록 감소되는 특히 본 기술 분야의 상호 연결 요소 어레이에 있어서 상호 연결 요소의 스프링 상수(k)를 제한한다. 스프링 상수의 감소는 일반적으로 소정의 편향, x (k=F/x)에 대한 탄성 상호 연결 요소에 인가될 수 있는 로드 또는 힘(F)의 양을 감소시킨다. 따라서, 상호 연결 요소들은 일반적으로 전자 구성부품에 신뢰성 있는 가압 접촉을 수행하기에 충분하지 않을 수 있는 완화된 접촉력을 최상으로 유지한다.
탄성 상호 연결 요소 및 상호 연결 요소의 탄성을 개선하는 방법이 요구된다. 특히, 제시된 미세 피치 전기 접속에 적합하고 미래의 기술에 축적 변경 가능 한 상호 연결 요소들이 요구된다. 또한, 탄성 상호 연결 요소들을 제조하는 개선된 방법, 특히 반복가능하고 지속적이며 저렴한 방법들이 요구된다.
상호 연결 요소 및 상호 연결 요소를 제조하고 사용하는 방법이 개시된다. 일 실시예에서, 상호 연결 요소는 기판에 결합되도록 된 제1 요소 재료와 제1 요소 재료에 결합되는 제2 요소 재료를 포함한다. 제1 요소 재료 및 제2 요소 재료 중 적어도 하나는 변형 시 상호 연결 요소의 형상이 변형되는 변형 가능한 특성을 갖는 재료를 포함한다. 일 예는 제1 체적의 재료가 제2 또는 상이한 체적으로 변형 가능하도록 된 특성을 갖는 제1 및/또는 제2 요소 재료이다.
본 발명의 상호 연결 요소의 일부분은 기판에서 신호와 전기 통신하고 전자 구성부품과 같은 기판에 결합될 수 있다. 상호 연결 요소는 2개의 전자 구성부품들을 상호 연결시킬 때 탄성 변형이 가능하도록 다양한 구성을 채용할 수 있다. 하나의 양호한 실시예는 또 다른 전자 구성부품의 프로브 접촉 패드 또는 단자와 2개의 전자 구성부품을 전기 접속하는 상호 연결 요소의 자유 단부가 전기 접속에 이용 가능한 캔틸레버 구성이다.
본 발명의 일 예에서, 상호 연결 요소의 제1 요소 재료와 제2 요소 재료는 제2 요소 재료가 제1 요소 재료 위에 겹치고 제1 체적이 제2 체적보다 더 크도록 구성 배열된다. 그 경우에, 더 적은 제2 체적으로의 변형은 상호 연결 요소가 그 길이의 일부를 따라 변형되게 한다. 상호 연결 요소가 기판 상의 캔틸레버 구성을 채용하는 예에서, 체적 변경이 야기되고, 일 예에서, 상호 연결 요소의 자유 단부 는 기판으로부터 변형(즉, 편향)되고 자유 단부는 결합된 기부를 향해 원호를 그리므로 돌출된 상호 연결 요소를 제공한다. 상호 연결이 기판으로부터 편향될 수 있는 거리는 예컨대 이동 정지에 의해 제한될 수 있으며 일 예에서 지속적인 편향 거리는 기판 상의 (또는 기판 위의) 복수의 상호 연결 요소들에 제공될 수 있다. 상호 연결 요소의 형상이 변형되기만 하면, 제2 요소 재료가 보유 또는 제거될 수 있고 이중 재료 또는 단일 재료 상호 연결 요소를 각각 생산한다.
상호 연결 요소를 변형하기 위해 변형 특성을 겪는 재료의 상호 연결 요소를 제공함으로써, 기판 상의 상호 연결 요소의 제조는 종래 기술의 방법보다 간단해질 수 있다. 이중 재료 또는 단일 재료 상호 연결 요소는 또한 최종의 상호 연결 구조물에 대한 선구체 또는 코어로 기능할 수 있고, 그 최종 구조물은 상호 연결 요소를 형성하기 위해 추가의 재료 또는 층, 예컨대 탄성층을 합체시킴으로써 형성된다.
또한, 전자 조립체가 개시된다. 일 실시예에서, 전자 조립체는 부착 요소 또는 상호 연결 요소의 기부가 접촉 노드들 중 대응하는 것에 전기 접촉하도록 기판 상에 접근 가능한 복수의 접촉 노드와 기판에 결합된 복수의 자유 직립 탄성 상호 연결 요소들을 갖는 기판을 포함한다. 다른 실시예에서, 접촉 노드는 기판 상 또는 기판 내의 신호 라인이다. 이러한 관점에서, 상호 연결 요소는 기판에 결합되도록 구성된 제1 요소 재료와, 제1 요소 재료에 결합된 제2 요소 재료를 포함한다. 제1 요소 재료와 제2 요소 재료 중 하나는 변형 중에 상호 연결 요소의 형상이 변형되는 변형 가능한 특성을 갖는 재료를 포함한다. 일 예로 제1 및/또는 제2 요소 재료는 상기 재료의 제1 부피가 상이한 제2 부피로 변형되도록 구성되는 특성을 갖는다.
방법이 더 개시된다. 상기 방법은 기판에 결합된 상호 연결 요소를 생성하고 제1 요소 재료 및 제2 요소 재료를 포함하는 단계와, 일 단부에서 기판으로부터 상호 연결 요소를 분리시키는 단계와, 상호 연결 요소를 변형시키기 위해 제1 요소 재료 및 제2 요소 재료 중 하나의 특성을 변형시키는 단계를 포함한다. 특성 변형의 일 예는 제1 요소 재료 및 제2 요소 재료 중 하나의 체적이 제1 체적으로부터 이와 상이한 제2 체적으로 변형된다. 일 실시예에서, 상호 연결 요소의 일 단부의 분리는 변형 단계 이전 또는 그 후에 발생될 수 있다.
일 실시예에서, 상호 연결 요소는 상호 연결 요소의 자유 단부가 프로브 또는 전자 조립체와의 전기적 결합부와 같은 전기적 연결을 위해 입수 가능한 캔틸레버와 같은 다양한 구성에 적용될 수 있다. 일 실시예에서, 제2 요소 재료는 제1 요소 재료 위에 겹칠 수 있으며, 따라서, 예로써 제2 체적은 제1 체적보다 작다. 캔틸레버식 상호 연결 요소의 경우에서, 상호 연결 요소의 자유 단부는 기판으로부터 먼 접점의 자유 단부를 이동시키기 위해 변형 중에 변형될 수 있다. 상기 변형 이후에 제2 요소 재료는 모노-재료 상호 연결 요소를 생성하기 위해 제거될 수 있다. 나중의 작동은 특히 잔류 재료가 보유된 상태에서 다소 변형된 형상에 유용하다.
본 발명의 방법에 의해 형성된 상호 연결 요소는 홀로 유지되거나 또는 최종 상호 연결 구조체에 선구체로서 기능할 수 있다. 일 실시예에서, 상기 방법은 변 형 단계 후에 상호 연결 요소의 표면을 노출하는 개구를 갖도록 기판 위에 마스킹 재료를 패터닝하는 단계와, 상호 연결 요소의 스프링 상수를 증가시키기 위해 상호 연결 요소의 노출면 상에 탄성 재료와 같은 제3 요소 재료를 코팅하는 단계를 포함한다. 하나의 적절한 마스킹 재료는 기판의 표면 상에 도입될 수 있는 전기 이동 수지 재료이다. 마스킹 재료로써 전기 이동 수지 재료를 사용하는 데 있어 한가지 이점은 기판 상에서 상호 연결 요소 또는 요소들을 파열(예로써, 손상)시키지 않으면서 기판 상에 균일하게 도입될 수 있다는 점이다.
새로운 접촉 요소를 포함하는 제품은 보유 고정물 또는 웨이퍼를 시험하기 위한 프로브 장치에서와 같이 압력에 의해 제2 전기 요소에 고정될 수 있다. 또한, 제품은 IC의 종래 장착에서와 같이 납땜에 의해 시스템 보드에 영구적으로 고정될 수 있다.
추가적인 특성, 실시예 및 이점은 도면 및 아래의 상세한 설명에서 명백해질 수 있다.
본 발명의 특성, 실시예 및 이점은 다음의 상세한 설명, 첨부된 청구범위 및 도면으로부터 명백해질 수 있다.
도1은 패드 상에 짧아진 층을 갖는 복수의 접촉 패드를 갖는 전자 부품의 부분 측단면도이다.
도2는 기판 상에 마스킹 재료를 패터닝한 후 본 발명에 제1 실시예에 따른 복수의 접촉 패드에 개구를 갖는 구조체를 도시한 도면이다.
도3은 열처리 후 도1의 구조체를 도시한 도면이다.
도4는 구조체의 상부면 위로 순응식으로 활성층을 도입한 후 도1의 구조체를 도시한 도면이다.
도5는 구조체의 상부면 위로 제2 마스킹 재료를 패터닝한 후 도1의 구조체를 도시한 도면이다.
도6은 제2 마스킹 재료에 의해 형성된 개구 내에 제1 요소 재료를 도입한 후의 도1의 구조체를 도시한 도면이다.
도7은 제1 요소 재료 위에 제2 요소 재료를 도입시킨 후 도1의 구조체를 도시한 도면이다.
도8은 제2 마스킹 재료를 제거한 후 도1의 구조체를 도시한 도면이다.
도9는 노출된 접착층 재료를 제거한 후 도1의 구조체를 도시한 도면이다.
도10은 제1 마스킹 재료를 제거한 후 도1의 구조체를 도시한 도면이다.
도11은 제2 요소 재료에서의 부피 변화를 유도한 후 도1의 구조체를 도시한 도면이다.
도12는 제3 마스킹 재료의 순응식으로 침전시킨 후 도1의 구조체를 도시한 도면이다.
도13은 제3 마스킹 재료를 형성한 도1의 구조체를 도시한 도면이다.
도14는 제2 요소 재료가 개구를 갖도록 제3 마스킹 재료를 형성한 후 도1의 구조체를 도시한 도면이다.
도15는 제2 요소 재료의 노출부 위에 제3 요소 재료를 도입한 후 도1의 구조 체를 도시한 도면이다.
도16은 제3 요소 재료 상에 프로브 재료를 도입한 후 도1의 구조체를 도시한 도면이다.
도17은 제3 마스킹 재료를 제거한 후 도1의 구조체를 도시한 도면이다.
도18은 이동 정지 재료를 도입한 후 도1의 구조체를 도시한 도면이다.
도19는 이동 정지 재료를 패터닝한 후 도1의 구조체를 도시한 도면이다.
도20은 제2 접촉 재료를 도입한 후 도1의 구조체를 도시한 도면이다.
도21은 200 마이크로 인치(약 5㎛)의 팔라듐/코발트의 제1 요소 재료의 상호 연결 요소의 편향 거리와 니켈/코발트 합금의 제2 요소 재료의 두께 변화를 나타내는 그래프이다.
도22는 접촉 패드 위의 단락층, 상기 단락층 위의 마스킹 재료, 상기 마스킹 재료 위의 활성층 및 본 발명의 다른 실시예에 따라 활성층 위로 도입되어 패터닝된 제1 요소 재료를 갖는 전자 부품의 부분 측단면도이다.
도23은 상기 패터닝된 제1 요소 재료 위의 마르틴사이트(martinsite) 내의 형상 기억 합금(SMA) 재료를 도입한 후 도22의 구조체를 도시한 도면이다.
도24는 상기 SMA 재료를 패터닝한 후 도22의 구조체를 도시한 도면이다.
도25는 제1 요소 재료를 제거한 후 도22의 구조체를 도시한 도면이다.
도26은 상기 SMA 재료가 그 기억 상태로 변형된 후 도22의 구조체를 도시한 도면이다.
도27은 상기 SMA 재료를 제거한 후 도22의 구조체를 도시한 도면이다.
도28은 프로브 재료를 도입시키고 접촉 재료를 각 상호 연결 요소 및 이동 정지 재료를 패터닝한 후 도22의 구조체를 도시한 도면이다.
본 발명은 접촉 요소를 포함하는 상호 연결 요소에 관한 것이다. 본 발명의 일 태양에 따라, 적어도 부분적으로 상호 연결 요소는 적어도 두 개의 재료를 포함하고, 상기 재료들 중 하나 또는 두 개는 상호 연결 요소의 형상을 변형시키기 위한 변형을 겪도록 구성된다. 일 예는 제1 체적으로부터 상이한 제2 체적으로 상기 재료의 적어도 하나의 체적 변형이고, 상기 체적 변형은 상호 연결 요소의 형상의 변화를 발생시킨다. 본 발명의 상호 연결 요소의 하나의 이점은 간단한 기술에 따라 구조체가 양호한 형상, 탄성 및 스프링 상수로 형성될 수 있다는 점이다.
이러한 방식에서, 본 발명은 종래 기술의 상호 연결 요소 이상의 개선된 특성을 가지며, 따라서 현재 및 미래의 사용을 위한 본 발명의 상호 연결 요소의 적합성, 크기의 감소를 개선시키고, 접촉 패드 또는 전자 부품의 단자의 접촉 및/또는 시험 중에 전자 부품들 사이의 도전성 경로를 제공하는 단계를 포함한다.
이후에는 상호 연결 요소의 형상을 변형(예로써, 수정)시키기 위해 두 개의 상호 연결 재료의 적어도 하나의 변형(예로써, 체적 변형)을 설명하다. 제2 재료가 제1 재료 위에 놓여지는 적어도 두 개의 재료 구조체의 관점에서, 몇몇의 변형 시나리오가 가능하다. 이러한 시나리오에는 유사한 체적으로 체적 변형을 겪는 제2 요소 재료와, 보다 큰 체적으로 체적 변형을 겪는 제1 요소 재료와, 상호 연결 요소를 변형시키기 위해 체적 변형을 각각 겪는 제1 요소 재료 및 제2 요소 재료 ( 및 추가적인 재료도 가능)와, 예로써 열처리를 통해 상호 연결 요소의 형상을 변형시킬 수 있는 상이한 응력 특성을 갖는 두 개의 재료를 포함할 수 있지만, 이것들로 제한되는 것은 아니다. 일반적으로, 열 변화 하에서 금속 재료의 거동은 이 기술분야에서 이해될 수 있으며, 본 발명은 간단한 방식으로 개선된 탄성 및 스프링 상수를 갖는 상호 연결 요소를 설계하는 데 이러한 거동을 이용한다.
이하 실시예에서, 적절한 전자 부품은 활성 반도체 장치와, 메모리 칩과, 실리콘(Si) 또는 갈륨 비화물(GaAs)과 같은 소정의 적절한 반도체 재료로 형성될 수 있는 반도체 웨이퍼 또는 다이를 구비한 반도체 웨이퍼의 일부와, 유기적 기판과, 인쇄회로기판(PCB)과, 유기적 멤브레인과, 폴리이미드 시트와, 스페이스 변압기와, 프로브 카드와, 칩 캐리어와, 생산 상호 연결 소켓과, 시험 소켓과, 희생 부재와, 세라믹과 플라스틱 패키지와 칩 캐리어를 구비하지만 이로 제한되지는 않는 반도체 패키지와, 커넥터를 포함하지만, 이로 제한되지는 않는다. 전자 부품은 하나 이상의 전자 연결부를 지지하는 능동 또는 수동 장치일 수 있다. 일반적으로, 적절한 전자 부품은 적어도 두 개의 접촉 패드 또는 회로로의 전기적 접근부를 제공하는 단자를 갖는 집적 회로를 포함할 수 있지만 이로 제한되지는 않는다. 이러한 장치는 복수의 노출 접촉 패드 또는 상기 장치의 집적 회로로의 접근부를 제공하는 단자를 갖는 집적 회로 칩(또는 마이크로-칩)에 의해 대표적으로 증명된다.
본 발명의 상호 연결 요소는 결합되는 전자 부품에 따라 또는 이에 독립적으로 조립될 수 있다. 독립식 조립의 경우에서, 본 발명은 상호 연결 요소 또는 요소들이 형상, 크기 및 재료와 전자 부품의 제조자와 관련된 레이아웃 고려에 의해 제한되지 않는 야금술로 제조될 수 있다는 것을 알 수 있다. 독립적 조립은 또한 상호 연결 요소를 형성하는 것과 관련된 공정 상태에 전자 부품의 노출을 방지한다. 기판 상에 직접 제조하는 경우에서, 본 발명은 상호 연결 요소가 기판 상의 접점 또는 단자 상에 직접적으로 형성될 수 있어 전환 작동을 감소시키고 정렬 문제를 감소시킨다.
프로브 카드 조립체의 공간 변압기와 같은 전자 부품 상에 배치된 본 발명의 상호 연결 요소는 매우 작은 피치 또는 공간 공차를 갖는 전자 부품의 접촉 패드 또는 단자를 수용하도록 구성된다. 일 실시예에서, 본 발명의 상호 연결 요소는 그들 끝 부분들 사이보다 전방 부분들 사이에 큰 피치를 달성하도록 교호식 배향(예로써, 좌-우-좌-우)이 적용된다. 다른 실시예에서, 본 발명의 상호 연결 요소는 이웃한 상호 연결 요소의 끝 부분에서 보다 전방 또는 후방 부분 사이에 더 큰 피치를 달성하도록 교호식 길이(예를 들어, 짧음-김-짧음-김)를 형성한다. 유사하게, 교호식 상호 연결 요소는 그 전방 또는 후방 부분보다 그 끝 부분들에 더 큰 피치를 갖도록 제조될 수 있다. 요약하면, 결합되는 전자 부품에 무관하거나 또는 그 위에 제조되는 상호 연결 요소는 그들이 접촉하는 전자 부품과 연관된 다양한 형상을 수용하기 위해 다양한 방향으로 적용될 수 있다.
도1은 전자 부품 또는 구조물(100)의 단면 측면도를 도시한다. 예를 들어, 구조(100)는 프로브 카드 조립체 또는 집적 회로의 공간 트랜스이다. 이러한 예에서, 구조물(100)은 기판의 표면 상에 단자(120) 또는 접촉 패드를 갖는 반도체-, 유기물-, 금속- 또는 세라믹-기초의 기판을 포함할 수 있다. 상업적으로 이용 가 능한 세라믹-기초의 전자 부품(예를 들어, 저온, 공동-섬유 세라믹(LTCC) 기판과 같은 다층 세라믹 기판)의 경우에, 구조물(100)은 기판(110)의 대향 표면 상에 상응하는 접촉 패드 또는 단자(121)를 내장할 수 있다. 대향 표면 상에 상응하는 접촉 패드 또는 단자(121)는 예를 들어 몰리브덴, 구리, 금, 니켈 또는 텅스텐과 알루미늄 또는 이러한 재료들의 조합물 또는 그들의 합금 도는 다른 도전성 요소와 그 합금의 회로와 같이 기판(110)을 관통하는 예를 들어 도전성 회로(119)를 통해 연결된다. 재료, 두께, 가공 변경 등의 상세함은 "석판술식으로 형성된 극소전자 접촉 구조물"(FFI-P048)이라는 제목으로 1998년 2월 26일 출원된 공동 계류 중인 일반 소유의 미국 특허 출원 제09/032,473호와 1998년 11월 9일 WO 98/52224로서 공개된 PCT 출원에서 발견될 수 있고, 이들 둘 다는 본 명세서에서 참조로 병합된다.
기판(110) 상의 접촉 패드 또는 단자(120)는 예를 들어, 스퍼터링, 전기 도금 또는 납땜에 의해 도전성 재료의 증착으로 형성된 상호 연결 요소에 연결하기에 적합할 수 있는 예를 들어, 구리, 니켈 및 금이다. 일 예로, 구리는 전기 도금 처리에 용이하고 상부층이다.
이러한 실시예에서, 구조물(100)의 위에 놓인 기판(110)은 단락 층(130)이다. 단락층(130)은 기판(110) 상에 상호 연결 요소를 형성하는 동안 접촉 패드 또는 단자(120)를 어느 정도 단락하도록 작용하는 예를 들어, 구리(Cu), 티타늄(Ti) 또는 티타늄-텅스텐(Ti-W) 또는 다른 적절한 금속 또는 합금이다. 다음의 설명으로부터 명백해 지듯이, 단락층(130)의 단락 특성은 기판(110) 상에 상호 연결 요소 를 제조하기 위해 전해 처리(예를 들어, 전기 도금 처리)용으로 적절한 전압을 형성하는데 장점으로 사용될 수 있다. 전해 처리는 본 발명의 상호 연결 요소를 형성하기 위한 하나의 기술이고, 예를 들어 화학 또는 스퍼터 증착 또는 비전기식 도금 처리와 같은 다른 기술이 또한 적합할 수 있다는 것을 이해해야 한다. 지시된 가공은 "이중 측면식" 스프링 장치를 형성하기 위해 기판(110)의 양 측면 상에 동시에 또는 연속해서 수행될 수 있다는 것을 이해해야 한다. 이러한 경우에, 재분배 및 비 일대일식 관계가 대향 측면 상의 접촉 구조 및/또는 상호 연결 요소 사이에 존재할 수 있다.
일 실시예에서, 단락층(130)은 예를 들어, 스퍼터링에 의해 기판(110)의 표면 위로 대략 5000Å과 같은 대략 3000Å 내지 6000Å의 두께로 형성된다. 다른 예는 기판(110)을 통해 연장하는 접촉 패드 또는 단자(121)를 단락시키기 위해 기판(110)의 대향 측면 위로 단락 층(130)을 도입시킬 수 있다.
도2는 기판(110)의 표면 위로 제1 마스크 재료층(140)의 증착 후의 구조물(100)을 도시한다. 일 실시예에서, 제1 마스크 재료층(140)은 기판(110)의 표면 상에 스핀 코팅되고 본 기술분야에서 공지된 바와 같이 패터닝된 포토레지스트이다. 제1 마스크 재료층(140)은 개구들을 포함하도록 증착되고 패터닝된다. 개구는 접촉 패드 또는 단자(120)의 일부 직접 위의 위치에 위치될 수 있거나 또는 몇몇 경우에 접촉 패드 또는 단자(120)로부터 먼 위치에 위치될 수 있다. 접촉 패드 또는 단자로부터 먼 위치에 개구를 위치시킴으로써, 상호 연결 요소는 전자 부품의 접촉 패드 또는 단자와는 상이한 레이아웃을 가진 전자 부품 상에 제조될 수 있다. 접촉 패드 또는 단자를 재루팅(re-routing)하기 위한 특정 예는 본 발명의 양수인에게 양도되고 본 명세서에서 참조로 병합된 "대응하는 단자로부터 먼 영역에 탄성 접촉 요소를 구비한 전자 부품"(FFI-P041)이라는 제목으로 1997년 10월 20일 출원된 공동 계류중인 미국 특허 출원 제08/955,001호에서 설명된다. 이러한 참고문헌은 유용한 마스킹 재료의 설명을 또한 포함한다.
일 실시예에서, 제1 마스크 재료층(140)은 대략 15 내지 25 미크론(㎛)의 두께로 증착된다. 제1 마스크 재료층(140)은 연속으로 형성된 상호 연결 요소의 몸체와 기판(110)의 표면 사이에 바람직한 최소 이격 거리의 두께로 일반적으로 증착된다. 탄성이 바람직한 예에서, 제1 마스크 재료층(140)의 두께는 상호 연결 요소의 잠재적 "바닥 드러남(bottoming out)"이 최소화되도록 선택된다.
제1 마스크 재료층(140)이 포토레지스트인 실시예에서, 접촉 패드 또는 단자(120)에 개구를 갖는 포토레지스트를 패터닝하고 현상시킨 후, 포토레지스트 층은 개구의 에지를 경사지게 하기 위해 재유동 또는 다른 처리가 될 수 있다. 경사진 에지를 형성하는 것은 개구를 관통해서 형성된 상호 연결 요소와 연관된 스트레스 포인트의 수를 감소하는 경향이 있다. 재유동 처리는 또한 연속 처리 작동을 위한 특성을 향상시키기 위해 포토레지스트를 강화시키는 포토레지스트에 추가적 교차 연결(cross-linking)을 생성한다. 일 실시예에서, 재유동은 단계적으로 수행된다. 제1 단계에서, 구조물(100)은 대략 105℃의 온도로 가져와서 다음에 110℃로 경사지고 다음에 120℃에서 한 시간동안 경사지고 보유된다. 제2 단계에서, 온도는 다른 한 시간동안 130℃로 증가된다. 재유동 처리의 온도가 연속 처리 공정 에 형성되기에 더 높거나 또는 더 낮게 조절될 수 있다는 것을 이해해야 한다.
재유동 처리의 일 대체예는 스퍼터 또는 화학 에칭으로 제1 마스크 재료층(140)의 개구의 에지를 경사지게 하는 것이다.
도4는 활성층(150)의 형성 후의 구조물(100)을 도시한다. 일 태양에서, 활성층(150)은 전기 도금 처리에 의해 연속 재료의 형성을 위한 노출된 표면을 활성화시키도록 형성된다. 활성층은 구리 및 니켈 중 하나를 포함한다. 일 실시예에서, 활성층(150)은 크롬/티타늄-텅스텐/금(Cr/TiW/Au) 층과 같은 재료를 스퍼터링함으로써 형성된다. 티타늄/금(Ti/Au) 또는 크롬/금(Cr/Au)이 또한 사용될 수 있다. 스퍼터 증착을 통해 표면 구조물(100)을 활성화시키는 다른 예는 표면을 화학적으로 활성화시키는 것이다. 일 실시예에서, 팔라듐/주석(Pd/Sn) 염화물 전해조는 구조물(100)의 표면 상의 필름을 형성하고 팔라듐(Pd)의 비전기 도금은 도전성 필름을 형성하도록 도입된다.
도5는 제2 마스크 재료층(160)의 형성 및 패터닝 후의 구조물(100)을 도시한다. 일 태양에서, 제2 마스크 재료층(160)은 연속으로 형성된 상호 연결 요소의 몸체의 형상을 한정한다.
도6은 제1 요소 재료(170)의 형성 후의 구조물(100)을 도시한다. 일 실시예에서, 제1 요소 재료(170)는 열적으로 안정한 층이다. 하나의 특히 바람직한 재료(170)는 일반적으로 노출될 수 있는 온도에 노출될 때 크기를 변화시키지 않는 예를 들어 팔라듐/코발트(Pd/Co)의 탄성 합금 재료이고, 일반적으로 불활성이고, 비교적 활성화하기 용이하다. 제1 요소 재료(170)를 위한 다른 가능한 재료는 니 켈, 텅스텐, 로듐, 철, 구리, 은 및 알루미늄, 바람직하게는 합금 형태를 포함한다. 다른 실시예에서, 활성층(150)은 열적 안정층으로서 사용될 수 있다.
설명된 실시예에서, 제1 요소 재료(170)는 Pd/Co 재료이고, 제1 요소 재료(170)는 본 기술분야에서 공지된 바와 같은 전기 도금 처리를 통해 형성된다. 대략 50 내지 100 미크론-인치(대략 1 내지 3 ㎛)의 두께의 제1 요소 재료의 형성이 적당하다. 이와 달리, 제1 요소 재료(170)는 팔라듐/코발트 합금의 제1 층 및 팔라듐의 제2 층 등의 복수의 층으로 구성된다.
도7은 제1 요소 재료(170)의 우수한 표면 위에 제2 요소 재료(180)가 도입된 후의 구조(100)를 도시한다. 하나의 태양에서, 제2 요소 재료(180)는 제1 체적으로부터 상이한 제2 체적으로 변형될 수 있는 특성을 포함한다. 체적 변형은 가역적이거나 비가역적일 수 있다. 비가역은 예를 들어, 재료의 재결정화를 통해 달성될 수 있다. 하나의 적합한 재료는 예를 들어, 사카린, 나프탈렌-트리-설포닉 산(NTSA), 또는 다른 등급 1 및 등급 2 광택제 등의 광택제뿐만 아니라 -부탄-1, 4-디올 및 티오우리아 등의 레벨러, 및 니켈 브로마이드 및 니켈 클로라이드 등의 염과 같은 첨가물이 도금됨으로써 선택적으로 맞춘 특성으로 65/35 원자 퍼센트 비인 니켈/코발트(Ni/Co) 합금이다. 적절한 제2 요소 재료에서 첨가물의 사용은 본 발명의 양수인에게 양도되고 본 명세서에서 참조하게 되는 "희석된 첨가물을 통합하는 금속의 적당한 열 처리에 의해 향상된 재료 특성을 갖는 제품을 생산하는 방법" (FFI-P036D1)이라는 제목으로, 1998년 12월 22일자로 출원된 미국 특허 출원 제09/217,589호에서 상세하게 개시된다.
제1 요소 재료(170) 및 제2 요소 재료(180)의 도입된 양은 일 실시예에서, 기판으로부터 상호 연결 요소 구조의 변형(예, 편향) 양을 제어하도록 선택된다. 상술된 바와 같이, 제2 요소 재료(180)는 제1 체적으로부터 제2의, 상이한 체적으로 변형된다. Ni/Cd의 경우에, 체적 변화는 비가역적이고 제2 체적은 제1 체적보다 적거나 상이(x, y, z 좌표 방향으로)하다.
적어도 Pd/Co의 제1 요소 재료(170) 및 Ni/Co의 제2 요소 재료(180)로, 제2 요소 재료(180)에 대해 제1 요소 재료(170)의 두께비가 결정되어져 있다는 것은 선택된 편향에 있어서 중요하다. 도21은 Pd/Co의 제1 요소 재료(170) 및 200 마이크로-인치(약 5마이크론)의 두께를 갖고 다음 식;
Figure 112002033547064-pct00001
에 따라 Ni/Co의 제2 요소 재료(180)의 두께를 변화하는 캔틸레버 빔의 상호 연결 요소의 인치의 1/1000에서 편향(δ(h180))의 양을 도시한다. 여기서 ε는 수축 퍼센트이고, ℓ은 상호 연결 요소 빔의 길이, h170은 제1 요소 재료(170)의 두께, h180은 제2 요소 재료(180)의 두께이다. 이 예에서, 상호 연결 요소는 대략 40밀(약 1000 ㎛) 길이의 직사각형 빔이다. 200 마이크로-인치(약 5 ㎛)의 제1 요소 재료(170)에 대해서, 제2 요소 재료(180)의 두께는 약 0.008 인치 또는 8 밀(약 200 ㎛)의 변형 상에 편향 거리(δ2(h180))를 산출하기 위해서 Ni/Co 의 대략 125 내지 250 마이크로 인치(약 3-6 ㎛)의 범위일 수 있다. 따라서, 이 예에서, 제2 요소 재료(180)에 대한 제1 요소 재료(170)의 비는 약 0.8 내지 1에 대해 약 1.6 내지 1 사이에서 변화할 수 있다. 추가적 제2 요소 재료(180)가 적어지면 이 예에서 편향도 적게 생산할 것이다. 제1 요소 재료(170)의 양을 변화시키는 것은 편향 거리에 동적인 영향을 줄 수 있다.
마지막 구조가 합리적 공차인 계산된 비 내에 있으므로, 제2 요소 재료(180)의 두께 범위를 허용하는 제1 요소 재료(170) 두께의 선택은 주어진 위치의 정확성의 일부 관심을 경감하고, 소정의 편향은 실현될 수 있다. 그러므로, 두께를 균일하게 도금하거나 전기 도금된 구조의 두께에 최적화에 관한 염려는 감소되거나 피해질 수 있다. 후자의 경우, 만약 이러한 최적화가 바람직하다면, 연마는 예를 들어, (1 ㎛보다 적은) 몇 마이크로-인치를 연마하는, 최적화의 크기와 비교될 수 있는 이러한 연마가 적합하게 제공될 수 있다.
상술된 바는 열 변형으로서 제2 요소 재료의 변형으로 기술되었다. 변형은 제2 요소 재료를 구성하는 결정질 구조의 재배열의 결과가 되도록 여겨진다. 적합한 제2 요소 재료의 체적이 이온-빔, 전자-빔, 적외선 또는 자외선 방사 등의 방사 도입 또는 압력 증가와 같은 다른 외부 사건에 의해 또한 변화될 수 있다.
상술된 바에서, 제1 요소 재료(170)는 Pd/Co 합금, 제2 요소 재료(180) 및 제1 요소 재료(170)를 초과하는 Ni/Co를 포함한다. 이와 달리, 동일한 방향을 추정한다면, 제1 요소 재료(170)는 No/Co 합금 및 제2 요소 재료(180) Pd/Co 합금으로 구성할 수 있다.
일 실시예에서, 제1 및 제2 요소 재료(170, 180)는 기판으로부터 떨어진 방 향으로 증가하는 인장 응력이 되는 응력을 갖는 복합 빔 요소(185)를 통해 변화하는 응력과 같이 유도된다. 한가지 경우에, 제1 요소 재료(170)는 인장 응력으로부터 압축 응력의 범위를 짓는 응력을 갖도록 유도될 때 Ni/Co 합금을 포함한다. 도금을 포함하는 도입 공정에서, (사카린 등의) 첨가물은 요구되는 만큼 Ni/Co의 압축 응력이 증가하도록 도금조에 첨가될 수 있다. 제2 요소 재료(180)는 제1 요소(170) 보다 더욱 인장이 있는 응력을 갖도록 유도될 때 Pd/Co 합금을 포함한다. 충분히 도금된 Pd/Co 합금에서 고유하지만 추가된 응력은 공지된 바와 같이 첨가물을 통해 유도될 수 있다. 양호한 실시예에서, 제1 요소 재료(170)에서 응력은 압축성이고 제2 요소 재료(180)에서의 응력은 인장성이다. 대략 0.04 내지 20 밀(약 1 내지 500㎛)의 치수에서 제1 요소 재료(170) 및 제2 요소 재료(180)의 양은 적합하다. 적합한 두께비는 실험적으로 결정될 수 있다.
제1 요소 재료(170) 및 제2 요소 재료(180)의 유도 및 패터닝 다음으로, 구조(100)는 예를 들어, Ni/Co의 제1 요소 재료(170)를 완화하기에 충분한 시간동안 40 ℃-100 ℃로 가열된다. Ni/Co의 적절한 가열은 재료가 더욱 완화된 형태로 크리프(creep)되도록 한다. 재료에서 크리프는 일반적으로 시간에 따라 응력을 가져오는 변형률의 부분으로서 정의된다.
높은 온도에서, 제1 요소 재료(70)는 제2 요소 재료(180)에 의해 발휘된 인장 응력 아래로 크리프된다. 이는 상호 연결 요소(185)를 (예를 들어, 기판(110)의 표면으로부터 멀리 편향) 변형하고 제1 및 제2 요소 재료(170, 180)에서 응력의 규모를 감소한다. 그러므로, 응력 완화는 변형에 대한 구동력으로 고려될 수 있 다.
도8은 제2 마스킹 재료층(160)의 제거 후의 구조(100)를 도시한다. 제2 마스킹 재료층(160)이 포토레지스트인 예에서, 제2 마스킹 재료층(160)의 제거는 산소 플라즈마 에치(예를 들어, 산소 애싱)로 달성될 수 있다. 제2 마스킹 재료층(160)의 다른 방법은 레이저 제거 및 습식 화학적 에칭을 포함하지만 이에 제한되지는 않는다. 제2 마스킹 재료층(160)이 일단 제거되면, 활성층(150)은 제2 마스킹 재료층(160)에 의해 사전에 보호된 영역에서 제거된다. 활성층(150)은 예를 들어, 종래 기술에서 알려진 바와 같이 화학적 또는 스퍼터 에치에 의해 제거될 수 있다. 도9는 노출된 영역에서 활성층(150)의 제거 후에 구조(100)를 도시한다.
도10은 제2 마스킹 재료층(140)의 제거 후의 구조(100)를 도시한다. 제1 마스킹 재료층(140)이 포토레지스트인 예에서, 제1 마스킹 재료층(140)은 산소 플라즈마 에치, 레이저 제거 및 습식 화학적 에칭을 포함하는 다양한 방법에 의해 적절하게 제거될 수 있다. 제거되면, 도10은 그 표면상에 형성된 복수의 상호 연결 요소(185)를 갖는 기판(110)을 도시한다.
도11은 제1 요소 재료(170) 및 제2 요소 재료(180) 중 하나 또는 둘 모두의 변형을 유도하도록 일반적으로 구조를 열 처리시킨 후의 구조(100)를 도시한다. 도시된 실시예에서, 변형은 제2 요소 재료(180)의 체적 변형이다. 일 실시예에서, 체적 변형은 적어도 90 퍼센트 완료되고 양호하게는 90-95 퍼센트 완료되도록 진행한다. 제2 요소 재료(180)의 체적 변형은 재료의 선형 열팽창 계수를 결정함으로써 예측될 수 있다. 일 예에서, 125 내지 175 마이크로 인치(대략 3 내지 4 ㎛)의 두께로 적층된 니켈/코발트의 제2 요소 재료는 10분간 310 ℃에서의 열처리로 인해 대략 0.2 퍼센트의 선형 변화를 겪을 것이다. 그러한 선형 변화는, 일 실시예에서, 제1 요소 재료(170)의 체적이 상대적으로 일정하게 유지되는 동안 체적이 수축되는 것을 야기한다. 체적 변화는 상호 연결 요소의 자유 단부가 그 체결 기부를 향해 절곡되는 것을 야기한다. 기판의 표면(110)으로부터 거리 h1에서 측정된 적절한 곡률은, 예컨대, 대략 6 내지 8 밀(150 내지 200 ㎛)이다.
도11에 도시된 바와 같이, 제2 요소 재료(180)의 체적 변형은 상호 연결 요소(185)의 형상을 변경시킬 것이다. 다시 말해서, 기부를 향해 만곡되는 경향이 있는 상호 연결 요소(185)의 자유 단부를 구비한 제2 요소 재료(180)의 체적 변형은 제1 요소 재료(170) 및 상호 연결 요소(185)의 활성화 층(150)을 유사하게 변형할 것이다.
몇몇 예시에서, 제2 요소 재료(180)의 곡률의 양을 한정하는 것이 바람직할 것이다. 그렇지 않으면, 일 실시예에서, 신뢰성 있는, 즉, 변형 특성 면에서 신뢰성있는 상호 연결 요소를 형성하기 위해 90 퍼센트 이상의 변형 또는 대략 90 내지 95 퍼센트 변형을 달성하는 것이 바람직하다. 그러한 경우에, 곡률 정지부는 구조물(100)에 걸쳐서 내장될 수 있다. 도11을 참조하면, 일단 상호 연결 부재(185)가 기판(110)으로부터 이격되게 만곡되고 곡률 정지부(187)(점선으로 도시)를 충격하면, 만곡 정지부는 기판으로부터 보다 더 멀리(즉, 그 체결 기부를 향해서) 만곡되는 것을 방지할 것이다. 이러한 방식에서, 재료는 만곡 정지부(187)의 부재 시에 선택될 수 있었던 것보다 큰 체적 변형 특성치를 가지는 것으로 선택될 것이다. 예컨대, 기판(110) 상의 복수의 상호 연결 요소를 각각의 유사한 형태 및 약 8 밀(약 200 ㎛)의 편향 거리(h1)를 가지도록 유도하기 위해, 재료(즉, 제1 요소 재료(170) 및 제2 요소 재료(180))는 예컨대, 열 변형에 대한 고유 편향 거리가 8 밀 이상(즉, 10 내지 12 밀(약 250 내지 300 ㎛))이 되도록 하는 형태 및 양으로 선택될 수 있다. 평면 기판과 같은 만곡 정지부(187)는 변형 동안 상호 연결 요소의 편향 거리를 한정하기 위해 기판(110)의 표면으로부터 약 8 밀(약 200 ㎛)의 거리에 위치될 수 있다. 따라서, 만곡 정지부(187)가, 예컨대, z축 변형(편향)을 한정한다면, 상호 연결 요소는 여전히 x 및 y 좌표 평면 내에서 변형될 것이다. 최종 상호 연결 요소는 기판(110)의 표면으로부터 약 8 밀(약 200 ㎛)의 높이를 일관되게 가질 것이다.
지금까지, 논의는 제1 요소 재료 상방에 놓여지고 보다 작은 체적이나 상이한 응력 수준으로 변형하기 위한 변형을 겪으며, 상호 연결 요소의 자유 단부가 기판으로부터 이격되게 만곡되는 것을 야기하는 제2 요소 재료에 관한 것이었다. 다른 구성이 유사한 결과를 얻을 수 있다는 것이 이해될 수 있다. 예컨대, 제2 요소 재료가 제1 요소 재료 하방에 놓일 수 있고, 제2 요소 재료의 열 변형이 재료의 체적을 증가시킬 특성을 가질 수 있다. 그러한 경우에, 기판으로부터 이격되는 상호 연결부의 유사한 만곡이 달성될 것이다. 마찬가지로, 제1 요소 재료는 상대적으로 일정한 체적을 가지는 제2 요소 재료와 비교된 체적 변형을 겪도록 선택될 것 이다. 양측의 재료가 체적 변형을 겪거나 상이한 열 팽창 특성치를 가지는 것과 같은 다른 구성이 형상 기억 합금(SMAs)과 유사한 거동을 할 것이다.
도12는 기판(110) 상에 등각으로 제3 마스킹 재료층(190)을 적층한 후의 구조물(100)을 도시한다. 제3 마스킹 재료층(190)을 위한 적절한 두께는 약 0.3 내지 0.5 밀(약 8 내지 30 ㎛)이다. 일 실시예에서 제3 마스킹 재료층(190)은 등각 적층이 상호 연결 요소(185)의 범위와 마찬가지로 기판(110)의 상부 표면의 전체 부분의 적합한 마스킹을 제공하도록 선택된다. 임의의 예에서, 상호 연결 요소(185)의 구조적 안정성은 예컨대 스핀 코팅에 의해 적층된 마스킹 재료층을 지지하기에 충분하지 않다. 당업계에 알려진 추가적인 적층 기술이 본 응용을 위해 고려될 수 있다. CVD 또는 PECVD(플라즈마 강화 CVD)가 적층에 특히 유용하다. 스퍼터(sputter) 적층과 같은 다른 적층 기술은 또한 충분한 에지 또는 표면 범위를 제공하기에 일반적으로 적절하지 못하다. 많은 유도 기술이 상호 연결 요소(185)가 그러한 유도를 억제하는 상호 연결 요소(185)의 하부측 또는 기판(110)의 표면 또는 단락층(130) 중 어느 것도 마스크하지 않을 것이다.
일 태양에서, 양성 전기 이동 저항이 제3 마스킹 재료층(190)과 같이 도입된다. 일반적으로, 전기 이동 저항은 1000 내지 2000 옹스트롱(Å)에 속하는 대전된 입자가 전도성 표면상의 균일한 코팅으로 유도되는 전자 적층 포토레지스트이다. 적절한 양성 전기 이동 저항은 펜실베니아 피츠버그의 PPG 인더스트리즈로부터 상용화된 일렉트로 이미지(등록상표)이다. 제2 대안은 복합 상호 연결 요소를 손상하지 않을 분사 방법에 의해 양성 포토레지스트를 도포하는 것이다. 양측의 경우 에서, 제3 마스킹 재료층(190)은 일 태양에서, 추가적인 상호 연결 재료가 기판의 표면 상으로(즉, 상호 연결 요소(185)의 하방이 아닌)가 아니라 상호 연결 요소(85)의 노출 영역 상으로만 유도되도록 상호 연결 요소(185)의 충분한 (일 실시예에서는 전체) 마스킹을 제공할 뿐만 아니라, 실질적으로 상호 연결 요소를 덮는 추가적인 층을 한정하기에 충분한 두께를 가지기 위해 선택된다.
도13은 복합 상호 연결 요소의 상부 표면을 덮은 영역을 개방하기 위해 노출된 구조물(100)을 도시한다. 기술된 실시예에서, 마스크(200)는 상호 연결 요소(185)의 상부 표면에 대응하는 개구(210)를 가지는 구조물(100) 상방으로 배열된다. 본 실시예에서, 현상은 종래의 양성 포토레지스트와 유사하게 진행된다. 현상 후에, 제3 마스킹 재료층(190)은 상호 연결 요소(185)의 상부 표면을 제외한 모든 영역에 유지될 것이다. 도14는 현상 후의 구조물을 도시한다.
도15는 상호 연결 요소(185) 상방의 제3 요소 재료(220)의 유도 후의 구조물(100)을 도시한다. 일 실시예에서, 제3 요소 재료층(220)은 1998년 12월 22일자로 제출되었으며, "희석 첨가제를 함유한 금속의 중간 열처리에 의해 개선된 재료 특성치를 구비한 제품을 제조하는 방법"(FFI-P036D1)으로 명명되고, 계류 중이며 통상적으로 양도된 미국 특허 출원 번호 제09/217,589호와 1999년 3월 25일에 공개되었으며, 본 명세서에서 상호 연결 요소(185)에 스프링력을 제공하는(즉, "스프링 재료") 참조로서 참고한 대응 PCT 출원 번호 제WO99/14404호에 상세하게 논의된 바와 같이 첨가제를 구비할 수도 있는, 예컨대 니켈-코발트(즉, 70 퍼센트 니켈-30퍼센트 코발트)와 같은 니켈합금으로 된 전도성 재료이다. 일반적으로, 제3 요소층(220)은 상호 연결 요소(185)의 스프링 상수를 증가시키기에 적절한 두께로 유도된다. 일 실시예에서, 제3 요소 재료(220)는 상호 연결 요소(185)의 본체의 90 퍼센트 이상을 설명하기 위해, 예컨대, 약 1 밀(약 25 ㎛)의 두께로 유도된다. 집합적으로, 제3 요소 재료(220)를 포함하는 상호 연결 요소(185)는 스프링 상수를 가지는 상호 연결 요소와 제3 요소 재료(220)가 없는 상호 연결 요소(185)보다 큰 측정 가능한 탄력성(즉, 상호 연결 요소의 치수에 부분적으로 의존하는 전체적인 스프링 상수)을 한정한다. 예컨대, 접촉 패드 또는 통상 기술에 따라 제조된 전자 부품의 터미널을 구비한 전기적 연결을 이루기에 유용한 상호 연결 요소의 실시예에서, 약 0.2 gN/mil 또는 그 이상의 스프링 상수가 적당하다. 바람직한 스프링 상수는 약 0.01과 10 gN/mil사이이며 양호하게는 약 0.01과 2 gN/mil사이의 스프링 상수와 같이 바람직한 응용에 따라 변화될 수 있다는 것을 알 수 있다. 이러한 파라미터는 당업자가 넓은 범위의 스프링 상수를 구비한 매우 얇거나 매우 두꺼운 구조물을 만들 수 있도록 하기 위한 일 예일 뿐이다.
상호 연결 요소(185)는 소정의 스프링 상수, 부가적인 스프링 재료가 필요하지 않도록 대략 밀(mil)당 0.01 내지 10 그램의 상수를 보유하고 있음을 알 수 있을 것이다. 예를 들어, 상호 연결 요소의 변형이 (예컨데, 제1 요소 재료(170) 및 제2 요소 재료(180)에서의 응력을 강도를 감소시키기 위해) 재료의 응력을 완화시킴으로써 발생되는 전술한 실시예에서, 충분한 양의 스프링 재료 예컨데 0.5 내지 1 밀(대략 12 내지 25㎛)의 제1 요소 재료(170)가 도입될 수 있으며, 이 지점에서 보다 많은 스프링 재료를 도입시킬 필요성이 제거한다.
제3 요소 재료(220)가 니켈-코발트 등의 니켈 합금인 실시예에서, 제3 요소 재료(220)는 전기도금, 화학 기상 증착, 스퍼터 증착, 무전해 도금으로 포함하나 이로 제한되지 않는 일부 증착 기술에 의해 증착될 수 있다. 일 실시예에서, 제3 요소 재료(220)는 전기도금 공정을 통해 증착된다. 제3 요소 재료(220)는 일반적으로 상업상 이용 가능한 전기도금 용액 또는 전기도금조의 형태로 취해진다. 다음으로, 상호 연결요소(185)와 전기도금 셀(도시되지 않음)의 양극 사이에 전류가 인가된다. 상호 연결 요소(185) 상의 음전하 조성은 전기도금 용액 내의 금속 이온이 금속 상태로 감소되도록 초래하여, 상호 연결 요소(185) 상에서 제3 요소 재료(220)를 피복시킨다.
재료의 전해질 도입을 수반하는 임의의 경우에 있어서, 미처리된 Ni/Co 합금의 제2 요소 재료(180) 상에 제3 요소 재료(220)를 도금함으로써 도입하는 것이 바람직하지 않을 수 있다. 니켈 또는 Ni/Co 합금은 일반적으로 그들의 산화 경향으로 인해 도금 공정에 대한 우수한 수용면을 제공하지 못한다. 니켈 또는 Ni/Co 합금의 수용 특성을 개선하기 위한 기술은 제2 요소 재료(180)의 도입 이후에(Ni/Co의 상당량의 산화에 앞서) 즉시 제2 요소 재료(180)에 대략 10 내지 100 마이크로 인치(대략 3㎛)의 박막 구리층(Cu)의 도입(예컨데, 도금)을 포함한다. 선택적으로, 제2 요소 재료(180)가 도입된 이후에, 상호 연결 요소(185)는 Ni/Co 합금의 표면을 활성화시키기 위해, 염산(HCl)조, "스트라이크 조(strike bath)"내에 놓여질 수 있다.
도16은 제3 요소 재료(220) 표면 상에 접촉 재료(230)가 선택적으로 도입된 이후의 구조(100)를 도시하고 있다. 일 실시예에서, 접촉 재료(230)는 제3 요소 재료(220)의 저항성을 감소시키고 형성된 상호 연결 구조물에 접촉 야금술을 제공한다. 적합한 접촉 재료는 금(Au), 팔라듐(Pd), 로듐(Rh), 은(Ag) 및 그 합금을 포함하나 이로 제한되지 않는다. 일 실시예에서, 접촉 재료(230)는 제3 요소 재료(220)의 표면으로 대략 30 마이크로인치(대략 0.75㎛)의 두께로 도입된다.
도17은 제3 마스킹 재료층(190)이 제거된 이후에 구조(100)를 도시하고 있다. 제3 마스킹 재료 층(190)이 포토레지스트인 실시예에서, 제3 마스킹 재료 층(190)은 플라즈마 에칭(예를 들어, 산소 애슁), 레이저 애블레이션, 또는 습식 화학 에칭 등의 종래의 방법을 이용하여 제거될 수 있다. 제3 마스킹 재료 층(190)이 제거된 이후에, 프리스탠딩 부분을 갖는 상호 연결 요소(185)가 기판(110) 상에 형성된다. 전술한 실시에에서, 상호 연결 요소(185)는 활성화층(150), 제1 요소 재료(170), 제2 요소 재료(180), 제3 요소 재료(220), 및 접촉 재료(230)로 구성된 복합 상호 연결 요소이다. 이러한 점에서, 구조(100)는 상호 연결 요소(185)의 특성을 개선하기 위해 열처리를 겪게 된다. 이러한 열처리는 Ni-Co 특성을 개선하기 위해 60분 동안 300℃ 또는 10분 동안 350℃에서 적정 열처리를 포함하는, 본 출원의 양수인에게 양도되고, 1998년 12월 22일 출원되었고 발명의 명칭이 "희석 첨가제를 포함하는 금속의 적정 열처리에 의한 개선된 재료 특성을 갖는 제품을 제조하기 위한 방법"(FFI-P036D1)인 미국 특허출원 번호 제09/217,589호에 상세히 기술되어 있다. 참고된 문헌에서 알려진 바와 같이, 상이한 재료에 대해 상이한 열처리 스케쥴이 적용될 수 있다. 또한, 이때에 단층(130)의 노출된 부분은 플라즈마 에칭(예를 들어, 산소 애슁), 레이저 애블레이션, 또는 습식 화학 에칭 등의 종래의 방법을 이용하여 제거될 수 있다. 선택적으로, 단층(130)은 용제, 식각제, 또는 기계 수단을 통해 적정한 형태로 패터닝될 수 있다.
도18은 이동 정지 재료(240)의 도입 이후 구조(100)를 도시하고 있다. 이동 정지 재료(240)는 전자 부품의 접촉 패드 또는 단자와 접촉할 때 복합 상호 연결 요소의 이동을 제한하기 위해 도입된다. 일 실시예에서, 도17을 참조하면, 기판(110)의 표면으로부터 복합 상호 연결 요소의 끝의 높이(h2)는 대략 5 내지 15밀(대략 250 내지 400㎛)이다. 상호 연결 요소(185)의 소정의 편향량은 대략 3밀(대략 75㎛)로 측정될 수 있다. 따라서, 일 실시예에서, 이동 정지 재료(240)는 대략 3밀(대략 75㎛)의 이동 정지 재료(240) 위로 상호 연결 요소(185)의 높이(h2)를 제공하기 위해 대략 2-12밀(대략 50-300㎛)의 두께로 증착된다. 일 실시예에서, 이동 정지 재료(240)는 SU-8 등의 광화상 재료 등의 비도전성 재료이며, 음의 포토레지스트이며, 매사츄세츠주 뉴톤 소재의 마이크로켐 코포레이션(MicroChem Corporation)으로부터 상업상 이용 가능하다. 이동 정지 재료(240)용 다른 재료는 시바 스페셜리티 케미컬즈(Ciba Specilaity Chemiclas, 브라질, 스위스, www.cibasc.com)로부터 실리콘 질화물 또는 실리콘 산화질화물 또는 프로베렉(Probelec, 등록상표)을 포함한다. 적합한 이동 정지 구조 및 그 사용에 대한 상세한 논의는 1998년 7월13일 출원되었고 발명의 명칭이 "상호 연결 조립체 및 방법"(FFI-P056)으로 계류중인 미국 출원 제09/114586호 및 본 명세서에 참고로 합체된 1999년 1월 4일 출원된 대응 PCT 출원 제99/00322호에 개시되어 있다.
적정량의 이동 정지 재료(240)가 기판(110) 상에 도입된 이후에, 이동 정지 재료(240)는 패터닝된다. 음 포토레지스트의 예에서, 이동 정지 재료(240)는 정착부를 둘러싼 영역이 노출되도록 마스크를 통해 노출된다. 이동 정지 재료(240)가 음 포토레지스트임으로, 마스크로 인해 노출을 수용하지 않는 영역은 포토레지스트를 제거하기 위해 개선되어질 것이며, (포토레지스트의 노출부는 유지될 것이다.) 도19는 상호 연결 요소(185)의 정착부(112)를 포함하는 기판(110)의 부분 위로 이동 정지 재료(240)를 패터닝한 이후의 구조(100)를 도시한다. 본 실시예에서, 이동 정지 재료(240)는 일부를 한정하여 상호 연결 요소(9185)의 편향이 기판(110)을 향하도록 한다. 예를 들어, 제2 전자부품이 기판(110)을 향할 때, 전자 부품은 이동 정지 재료(240)에 의해 정지될 것이다.
도20은 몇 마이크로인치(대략 1-10㎛)로 피복된 무전해 금(Au) 등의 과다 피복된 접촉 재료(250)를 구비한 상호 연결 요소(185)를 도시한다. 이는 상호 연결 요소의 전기 도전 특성(예를 들어, 하부 저항)을 개선시키고 부가의 부식 저항을 제공한다. 피복(250)은 본 실시예에서 선택적임을 알 것이다.
전술한 실시예에서, 상호 연결 요소(185)는 복합 상호 연결 요소이다. 제1 요소 재료(170) 및 제2 요소 재료(180)의 코어의 상호 연결 요소(185)의 형성은 임의의 적용예에서 충분하며 부가의 탄성 재료(예를 들어, 제3 요소 재료(220))의 도입은 불필요함을 알 것이다. 이러한 상호 연결 요소는 접촉 재료(예를 들어, Au) 의 과다 피복으로 가능하게 형성될 수 있다. 동시에, 부가의 요소 재료는 상호 연결 요소의 탄성을 증가시키기 위해 제3 요소 재료(220)에 부가됨을 알 수 있을 것이다. 이러한 방식으로, 제3 요소 재료(220)의 도입으로 기술된 바와 유사한 공정 단계가 이용되어질 것이다. 이러한 경우에서, 부가의 마스킹 재료 층의 인가 시에 상호 연결 요소의 손상에 대한 주의는 대체적으로 전형적인 형태의 마스킹 재료가 이용되는 것처럼 심각하지는 않다.
도22 내지 도27은 본 발명에 따른 상호 연결 요소를 형성하기 위한 부가의 실시예를 도시하고 있으며, 제2 마스킹 재료층(160)에 의해 형성된 패턴에 따라 패터닝된 활성화층(150) 위의 제1 요소 재료(170)를 도시한 도6에 도시된 구조로부터 개시된다. 일 실시예에서, 제1 요소 재료(170)는 Pd/Co 합금등의 열 안정성 재료이다. 도22에서, 제2 마스킹 재료층(160)은 산소 플라즈마 에칭(예를 들어, 산소 애슁), 습식 화학 에칭, 또는 레이저 애블레이션에 의해 제거된다.
도23은 형상 기억 합금(SMA)의 도입 이후의 구성(100)을 도시한다. SMA는 적절한 처리, 대게 열처리가 가해졌을 때 임의의 이전에 정의된 형상 또는 크기로 복귀하는 능력을 나타내는 금속성 재료의 그룹이다. 이러한 재료는 실질적으로 변형을 회복하거나 형상의 변화 시에 큰 힘을 생성시킨다. 임의의 니켈-티타늄 합금 및 구리계 합금은 이러한 기준을 만족시킨다. 특히 구리계 합금(예를 들면 구리-아연 합금)이 도금 작동용으로 적합하다.
일 실시예에 있어서, SMA 재료(380)는 기억 상태 또는 형상으로부터 마르틴사이트(저온) 상태로 잡아 당겨지고, 예를 들어 이러한 실시예에서는 마르틴사이트 상태는 잡아당겨진 상태이다. 이러한 마르틴사이트 상태에 있어서, 시트 형태인 SMA 재료(380)는 기억 상태에서 보다 치수, 예를 들면, 그 길이 및 폭이 더 크다.
도23에 도시된 바와 같이, SMA 재료(380)는 예를 들면 에폭시와 같은 접착제 또는 금 공정과 같은 공정법을 사용하여 제1 요소 재료(170)에 걸쳐 적층화된다. 그 후, 도24에 도시된 바와 같이, 마르틴사이트 상태인 적층화된 SMA 재료(380)는 예를 들면, 사진 석판술 기술을 사용하여 패터닝된 제1 요소 재료(170) 위에 가로놓이는 비임으로 패터닝된다. 이어서, 도25에 도시된 바와 같이, 제1 피복 재료층(140)은 적층화된 SMA 재료(380)의 비임을 각기 가지는 제1 요소 재료(170)의 복수의 연결 요소와 기판(110)의 표면으로부터 높이(h₃) 만큼 분리된 각각의 구조물의 캔틸레버 비임이 드러나도록 적당한 기술에 의해 제거된다. 삽입에 있어, 도25는 마르틴사이트 또는 응력 상태에서의 길이(a) 및 두께(t)를 가지는 SMA 재료(380)의 단일 비임의 확대 측면도를 도시한다.
도26은 일정 방향에서의 SMA 재료(380)를 마르틴사이트 상태로부터 고온의 오스텐사이트 상태 혹은 기억 상태로 변환시키는 열처리 이후의 구성을 도시한다. 도26은 길이(a') 및 두께(t')를 가지는 기억 상태에서의 SMA 재료(380)의 삽입을 포함한다. 기억 상태에 있어서, SMA 재료(380)는 마르틴사이트 상태와 다른 치수를 가진다. 도26의 삽입은 길이(a'< a) 및 마르틴사이트 또는 응력 상태에서의 폭보다 작은 폭을 가지는 기억 상태에서의 SMA 재료(380)를 도시한다.
SMA 재료(380)의 오스텐사이트 상태(기억 상태)로의 변환을 일으키기 위해, 구조는 오스텐사이트 상태로의 SMA 재료(380)의 변환 온도 이상의 온도에서 열처리 된다. 변환 온도 이상에서, SMA 재료(380)는 다시 기억 상태로 변형되어서 막을 축소시킨다. 이 때에 바이모르픽(biomorphic) 또는 이금속성 작동을 통해, SMA 재료(380) 및 제1 요소 재료(170)의 복합 비임의 단부가 그 기부를 향해 절곡된다. 이러한 방식으로 상호 연결 요소의 기판(110)의 표면으로부터 대략 8 밀(200㎛ 정도)의 높이(h₄) 정도의 원하는 만곡이 달성된다. 어떤 경우에 있어서는, 도11 및 참고문를 참조하여 전술된 바와 같이 예를 들면, 만곡 정지부에 의해 상호 연결 요소의 만곡량을 제한하는 것이 바람직하다.
앞선 실시예에 있어서, SMA 재료(380)의 기억 상태로의 변환은 열적 변형이다. 변형을 일으키는 대체의 외부 자극(예를 들면 압력 변화 또는 복사)을 구체화시키는 것이 가능할 수도 있음을 알 수 있다. 상승된 온도에서의 열적 변형의 경우에, 이러한 열적 변형을 가져오는 열처리는 재료의 응력을 완화시키고 변형된 재료의 안정도를 증가시키도록 제1 요소 재료(170)를 담금질하기 위해 연장될 수도 있다.
SMA 재료(380)의 메모리 상태로의 변환 및 제1 요소 재료(170)의 변형이 이어지고, 일 실시예에 있어서, 제1 요소 재료(170)의 연결 요소(및 활성층(150))를 남겨두고 SMA 재료(380)는 제거될 수도 있다. 예컨대, SMA 재료(380)는 플라즈마, 화학적 에칭 또는 레이저 애블레이션에 의해 직접적으로 제거될 수도 있다. 다르게는, 접착제가 SMA 재료(380)와 제1 요소 재료(170) 사이에서 이용되는 경우에, 접착제가 SMA 재료(380)를 제1 요소 재료(170)로부터 분리시키도록 융해될 수도 있다. 도27은 제1 요소 재료(170)의 제1 상호 연결 요소를 남겨두고 SMA 재료(380) 가 제거된 최종 구조물을 도시한다.
다른 실시예에 있어서, SMA 재료는 그 위에 남겨질 수 있다. SMA 재료의 강도는 전체 스프링 상수에 영향을 끼쳐서, 추가의 다른 재료 없이 충분히 높은 스프링 상수를 제공한다.
별도로, SMA 재료의 두께는 선택될 수 있고, 이는 비교적 두꺼운 비임(재료 170)을 굴절시킨다. 최종 구조물이 충분히 높은 스프링 상수를 가지도록 이러한 두꺼운 비임은 이러한 새로운 형상을 유지하도록 설정될 수 있고 SMA 재료는 제거될 수 있다.
도28은 이러한 실시예에 따라 형성된 최종 구조를 도시한다. 구조는 도20과 유사하고, 기판(110)의 표면에 형성된 3개의 상호 연결 소자의 측단면도를 도시한다. 각각의 상호 연결 요소는 제1 요소 재료(170) 및 제3 요소 재료(220), 예를 들면 Ni/Co(예를 들면 70%의 Ni-30%의 Co)와 같은 니켈 합금을 가능한 경우 첨가물과 함께 포함하며, 이는 상호 연결 요소(예를 들면 스프링 재료)로의 증가된 스프링력을 제공한다. 대체로, 제3 요소 재료(220)는 적합한 레벨로 상호 연결 요소의 스프링 상수를 증가시키기에 적합한 두께로 도입된다. 상호 연결 요소의 본체의 90% 이상을 차지하는 1 밀(약 25㎛) 정도의 두께가 현재의 기술에 있어 적합하다. 또한 도28은 대략 30 마이크로 인치(약 0.75㎛)의 두께로 도입되는 예를 들면 금(Au), 팔라듐(Pd), 라듐(Rh), 은(Ag) 및 그 합금 등의 선택적인 접촉 재료를 도시한다. 또한, 수 마이크로 인치(약 1 내지 10㎛)로 코팅된 무전해 금(Au)과 같은 선택적 접촉 재료(250)가 도면에 도시된다. 마지막으로, 도28은 예컨대 상호 연결 요소의 굴절을 제한하는데 사용되는 선택적 이동 정지 재료(240)를 도시한다. 각각의 이러한 재료의 도입은 도12 내지 도20 및 참고문를 참조하여 전술된 것과 유사하다.
선행된 설명은 다른 측면 중에서 상호 연결 요소 및 원하는 형상과 스프링 상수를 가지는 상호 연결 요소의 제조를 설명한다. 제조 기술은 향상된 상호연결 요소를 형성하기 위해 외부 자극(예를 들면 열)에 대응하여 변형하도록 변형 가능한 성질을 가지는 금속성 재료의 반응을 이용한다.
여기에서 설명된 상호 연결 요소는 임시 또는 영구 접촉하게 하는 전자 부품 의 채용 또는 전자 부품으로의 임시 및 영구 접촉에 제한되지 않고 다양한 용도에 적합하다. 이러한 접촉은 예를 들면 집적 회로 칩 또는 다이의 형성과 같은 제조 공정에서 사용될 수도 있다. 예를 들면, 본 발명의 상호 연결 요소는 "번인(burn-in)" 및/또는 칩 또는 다이를 시험 장치에 연결시키는 칩 또는 다이의 기능 실험 부분으로서의 단수 또는 복수의 칩 또는 다이의 패드를 접합시키도록 임시의 접촉을 형성할 수도 있다. 영구적인 연결의 일 예는 가능한 경우 칩 또는 다이를 검사하는 동안 칩 또는 다이를 예를 들면, 패키지를 통해 외부 시스템 부품(예를 들면, PCB)에 전기적으로 링크시키기 위해 임시 연결시키는 데 사용되는 상호 연결 요소를 포함하는 본 발명의 상호 연결 요소의 사용이다.
제조 공정은 참고로 참조되는 예를 들어 공동으로 양도된 미국 특허 제5,829,128호에서 상세히 설명된다. 본 발명의 상호 연결 요소는 참고로 참조되는 미국 특허 제8,829,128호 및 공동으로 양도된 미국 특허 제5,974,662호에 설명 된 것처럼 전자 부품을 시험하기 위한 프로브 카드의 공간 변형기 또는 프로브 카드와 같은 기판으로부터 프로브로서 연장하는 설비를 시험하는데 사용될 수도 있다. 본 발명의 상호 연결 요소는 미국 특허 제5,829,128호에서 설명된 두 개의 전자 부품을 연결하는 인터포저 응용제품에 사용될 수도 있다.
또한 미국 특허 제5,829,128은 대응 패키지의 필요성을 없애는 반도체 다이(예를 들면, 패드를 접착하기 위함)에 직접 연결된 상호 연결 요소를 기재한다. 여기에 설명된 상호 연결 요소는 이러한 적용예에 적합하다. 여기에서 참조되고 본 출원인에게 허여된 미국 특허 제5,772,451호는 회로 기판에 전자 부품(예를 들면, 반도체 패키지)이 해제 가능하게 장착되게 하는 여기에 설명된 상호 연결 적용예에 적절한 소켓 적용예를 기재한다. 하나의 예가 예를 들면 압박 연결을 통해 제1 기판(예를 들면, 지지 기판) 상의 접촉 노드 중 대응하는 것에 연결되는 제1 기판에 연결된 상호 연결 요소이다. 제2 접촉 노드는 회로 기판과 같은 제2 기판 상의 대응하는 제2 접촉 노드에 집합 조립체를 연결하는 외부 연결점을 포함한다.
앞의 자세한 설명에 있어서, 본 발명은 그 특정한 실시예를 참조하여 설명되었다. 그러나, 청구항에서 설명된 본 발명의 더 넓은 사상 및 범위로부터 벗어나지 않고 다양한 수정 및 변경이 만들어질 수도 있다는 것은 명백하다. 따라서, 명세서 및 도면은 제한적인 의미이기보다는 설명을 위한 것이다.

Claims (132)

  1. 상호 연결 요소이며, 기판에 연결되도록 된 제1 요소 재료와, 제1 요소 재료에 연결된 제2 요소 재료를 포함하며,
    제1 요소 재료 및 제2 요소 재료 중 하나는 변형 가능한 특성을 갖는 재료를 포함하여 변형 시 상호 연결 요소의 형상이 수정되고,
    상기 제1 요소 재료 및 상기 제2 요소 재료 중 하나의 변형은 비가역적인 것을 특징으로 하는 것을 특징으로 하는 상호 연결 요소.
  2. 제1항에 있어서, 상호 연결 요소는 반도체 장치와 직접 접촉하는 것을 특징으로 하는 상호 연결 요소.
  3. 삭제
  4. 제1항에 있어서, 상기 변형 가능한 특성은 상기 제1 요소 재료 및 상기 제2 요소 재료 중 하나의 제1 체적이 다른 제2 체적으로 변형되도록 되는 것을 특징으로 하는 상호 연결 요소.
  5. 제4항에 있어서, 상기 제1 요소 재료 및 상기 제2 요소 재료는, 상기 제2 요소 재료가 상기 제1 요소 재료 위에 겹치고 상기 제2 요소 재료의 상기 제1 체적이 상기 제2 체적보다 더 큰 구성으로 배열되어 있는 것을 특징으로 하는 상호 연결 요소.
  6. 제4항에 있어서, 상기 제1 요소 재료는 열적으로 안정적이고 상기 제1 체적으로부터 상기 제2 체적으로의 상기 제2 요소 재료의 변형은 상기 제2 요소 재료를 열에 노출시킨 결과인 것을 특징으로 하는 상호 연결 요소.
  7. 제6항에 있어서, 상기 변형은 상기 제2 요소 재료의 변형 가능한 체적 변화의 적어도 90 퍼센트를 포함하는 것을 특징으로 하는 상호 연결 요소.
  8. 제1항에 있어서, 각각의 상기 제1 요소 재료 및 상기 제2 요소 재료는 변형 가능한 특성을 갖는 것을 특징으로 하는 상호 연결 요소.
  9. 제1항에 있어서, 상기 제1 요소 재료 및 상기 제2 요소 재료 중 적어도 하나는 도금에 의해 도입되는 것을 특징으로 하는 상호 연결 요소.
  10. 제1항에 있어서, 상기 제1 요소 재료 및 상기 제2 요소 재료 중 적어도 하나는 스퍼터링에 의해 도입되는 것을 특징으로 하는 상호 연결 요소.
  11. 제1항에 있어서, 상기 제1 요소 재료 및 상기 제2 요소 재료 중 적어도 하나는 무전해 도금에 의해 도입되는 것을 특징으로 하는 상호 연결 요소.
  12. 제3항에 있어서, 상기 제1 요소 재료는 팔라듐 또는 그 합금을 포함하는 것을 특징으로 하는 상호 연결 요소.
  13. 제4항에 있어서, 상기 상호 연결 요소는 활성 층을 더 포함하고,
    상기 제1 요소 재료는 상기 활성 층 위에 배치되고,
    상기 제1 요소 재료는 팔라듐/코발트를 포함하는 합금이고, 상기 활성 층은 구리 및 니켈 중 하나를 포함하는 것을 특징으로 하는 상호 연결 요소.
  14. 제13항에 있어서, 상기 제2 요소 재료는 니켈을 더 포함하는 것을 특징으로 하는 상호 연결 요소.
  15. 제13항에 있어서, 상기 제2 요소 재료는 니켈 합금을 포함하는 것을 특징으로 하는 상호 연결 요소.
  16. 제1항에 있어서, 상기 제1 요소 재료 및 상기 제2 요소 재료 중 하나는 형상 기억 합금을 포함하는 것을 특징으로 하는 상호 연결 요소.
  17. 제16항에 있어서, 상기 제2 요소 재료는 형상 기억 합금을 포함하고 상기 제1 요소 재료 위에 겹치는 것을 특징으로 하는 상호 연결 요소.
  18. 제1항에 있어서, 상기 변형 가능한 특성은 응력이고 변형이 재료의 응력의 크기를 감소시키는 것을 특징으로 하는 상호 연결 요소.
  19. 제18항에 있어서, 상기 제1 요소 재료는 변형 가능한 특성을 갖는 재료를 포함하고 상기 제2 요소 재료는 인장 응력을 가지며, 변형 시, 변형은 상기 제2 요소 재료의 인장 응력에 대한 반응을 포함하는 것을 특징으로 하는 상호 연결 요소.
  20. 제19항에 있어서, 상기 제2 요소 재료는 열적으로 안정적이고 상기 제1 요소 재료의 변형은 상기 제1 요소 재료를 열에 노출시킨 결과인 것을 특징으로 하는 상호 연결 요소.
  21. 제18항에 있어서, 상기 제1 요소 재료는 변형 가능한 특성을 갖는 재료를 포함하고 상기 제2 요소 재료는 압축 응력을 가지며, 변형 시, 변형은 상기 제2 요소 재료의 압축 응력에 대한 반응을 포함하는 것을 특징으로 하는 상호 연결 요소.
  22. 복수의 접촉 노드를 갖춘 기판과, 상호 연결 요소의 기부가 접촉 노드 중 상응하는 것과 상호 연결 요소를 전기적으로 접촉시키는 방식으로 기판에 연결된 복수의 자립 탄성 상호 연결 요소를 포함하며,
    상기 상호 연결 요소는 기판에 연결되도록 된 제1 요소 재료와, 제1 요소 재료에 연결된 제2 요소 재료를 포함하며,
    상기 제1 요소 재료 및 상기 제2 요소 재료 중 하나는 변형 가능한 특성을 갖는 재료를 포함하여 변형 시 상호 연결 요소 형상이 수정되는 것을 특징으로 하는 전자 부품.
  23. 제22항에 있어서, 기판과 연합된 복수의 도전성 신호선을 더 포함하며, 기판에 결합된 상기 복수의 자립 탄성 상호 연결 요소에서, 상호 연결 요소의 기부가 상기 신호선 및 상호 연결 요소 중 대응하는 것과 전기적으로 접촉하는 것을 특징으로 하는 전자 부품.
  24. 제22항에 있어서, 상기 제1 요소 재료 및 상기 제2 요소 재료 중 하나의 변형은 비가역적인 것을 특징으로 하는 전자 부품.
  25. 제24항에 있어서, 상기 변형 가능한 특성은 상기 제2 요소 재료의 제1 체적이 다른 제2 체적으로 변형되도록 되는 것을 특징으로 하는 전자 부품.
  26. 제25항에 있어서, 상기 상호 연결 요소의 자유 단부는 초기에 기판에 고정되고, 자유 단부가 기판으로부터 분리되면, 상기 자유 단부는 상기 제1 체적으로부터 상기 제2 체적으로의 상기 제2 요소 재료의 변형에 반응하여 기판으로부터 멀리 편의되도록 되는 것을 특징으로 하는 전자 부품.
  27. 제26항에 있어서, 상호 연결 요소의 상기 제1 요소 재료 및 상기 제2 요소 재료는 제2 요소 재료가 제1 요소 재료 위에 겹치고 제1 체적이 제2 체적보다 큰 구조로 배열되어 있는 것을 특징으로 하는 전자 부품.
  28. 제27항에 있어서, 상기 제1 요소 재료는 열적으로 안정적이고 상기 제1 체적으로부터 상기 제2 체적으로의 제2 요소 재료의 변형은 상기 제2 요소 재료를 열에 노출시킨 결과인 것을 특징으로 하는 전자 부품.
  29. 제28항에 있어서, 상기 변형은 상기 제2 요소 재료의 변형 가능한 체적 변화의 적어도 90 퍼센트를 포함하는 것을 특징으로 하는 전자 부품.
  30. 제22항에 있어서, 각각의 상기 제1 요소 재료 및 상기 제2 요소 재료는 변형 가능한 특성을 갖는 것을 특징으로 하는 전자 부품.
  31. 제22항에 있어서, 제1 요소 재료와 제2 요소 재료 중 적어도 하나는 도금에 의해서 도입되는 것을 특징으로 하는 전자 부품.
  32. 제22항에 있어서, 제1 요소 재료와 제2 요소 재료 중 적어도 하나는 스퍼터링에 의해서 도입되는 것을 특징으로 하는 전자 부품.
  33. 제22항에 있어서, 제1 요소 재료는 팔라듐을 포함하는 것을 특징으로 하는 전자 부품.
  34. 제22항에 있어서, 제2 요소 재료는 제1 요소 재료 위에 겹치고, 각각의 상호 연결 요소는 제2 요소 재료에 결합된 스프링 재료를 더 포함하고, 스프링 재료는 상호 연결 요소의 적어도 90 퍼센트를 포함하는 것을 특징으로 하는 전자 부품.
  35. 제34항에 있어서, 스프링 재료는 니켈 합금을 포함하는 것을 특징으로 하는 전자 부품.
  36. 제34항에 있어서, 상호 연결 요소는 스프링 재료의 표면에 인접한 접촉 재료를 더 포함하는 것을 특징으로 하는 전자 부품.
  37. 제22항에 있어서, 제1 요소 재료와 제2 요소 재료 중 하나는 형상 기억 합금을 포함하는 것을 특징으로 하는 전자 부품.
  38. 제22항에 있어서, 변형 가능한 특성은 응력이며, 변형이 재료의 응력의 크기를 감소시키는 것을 특징으로 하는 전자 부품.
  39. 제38항에 있어서, 제1 요소 재료는 변형 가능한 특성을 갖는 재료를 포함하고, 제2 요소 재료는 인장 응력을 갖고, 변형 시, 변형은 제2 요소 재료의 인장 응 력에 대한 반응을 포함하는 것을 특징으로 하는 전자 부품.
  40. 제39항에 있어서, 제2 요소 재료는 열적으로 안정적이고, 제1 요소 재료의 변형은 제1 요소 재료를 열에 노출시킨 결과인 것을 특징으로 하는 전자 부품.
  41. 제38항에 있어서, 제1 요소 재료는 변형 가능한 특성을 갖는 재료를 포함하고, 제2 요소 재료는 압축 응력을 갖고, 변형 시, 변형은 제2 요소 재료의 압축 응력에 대한 반응을 포함하는 것을 특징으로 하는 전자 부품.
  42. 제22항에 있어서, 복수의 자립 상호 연결 요소들은 기판의 하나 이상의 표면에 결합되는 것을 특징으로 하는 전자 부품.
  43. 제22항에 있어서, 복수의 노드는 제1 접촉점을 포함하며, 상기 전자 부품은 복수의 노드 중 적어도 하나에 결합된 적어도 하나의 재분배 라인을 더 포함하며, 대응하는 적어도 하나의 상호 연결 요소는 제1 접촉점과 상이한 제2 접촉점에 결합되고, 제2 접촉점과 제1 접촉점은 적어도 하나의 재분배 라인을 통해 결합된 것을 특징으로 하는 전자 부품.
  44. 제22항에 있어서, 기판은 반도체, 세라믹, 유기 및 금속 재료 중 하나를 포함하는 것을 특징으로 하는 전자 부품.
  45. 제22항에 있어서, 기판은 인터포저를 포함하는 것을 특징으로 하는 전자 부품.
  46. 제22항에 있어서, 기판은 프로브 카드의 부품을 포함하는 것을 특징으로 하는 전자 부품.
  47. 제22항에 있어서, 기판은 전자 부품에 전자 조립체를 분리 가능하게 연결하는 소켓을 포함하는 것을 특징으로 하는 전자 부품.
  48. 제1 기판상에 형성된 복수의 제1 접촉 노드와, 상호 연결 요소의 기부가 제1 접촉 노드 중 대응하는 것과 전기적으로 접촉하는 방식으로 기판에 결합된 복수의 자립 탄성 상호 연결 요소를 구비하는 제1 기판과, 복수의 제2 접촉 노드를 구비하는 제2 기판을 포함하며,
    상호 연결 요소는 기판에 결합되도록 된 제1 요소 재료와 제1 요소 재료에 결합된 제2 요소 재료를 포함하며, 제1 요소 재료와 제2 요소 재료 중 하나는 변형 가능한 특성을 갖는 재료를 포함하여 변형 시 상호 연결 요소의 형상이 수정되며,
    상호 연결 요소는, 상호 연결 요소가 제2 접촉 노드와 접촉하는 제1 위치로 이동할 수 있는 부분을 구비하는 것을 특징으로 하는 조립체.
  49. 제48항에 있어서, 조립체는 프로브 카드 조립체의 일부인 것을 특징으로 하는 조립체.
  50. 제48항에 있어서, 조립체는 웨이퍼-레벨 시험 조립체의 일부인 것을 특징으로 하는 조립체.
  51. 제48항에 있어서, 제2 기판은 회로 보드인 것을 특징으로 하는 조립체.
  52. 제48항에 있어서, 조립체는 소켓의 일부이고 제2 접촉 노드는 외부 연결 지점을 포함하는 것을 특징으로 하는 조립체.
  53. 제52항에 있어서, 상기 조립체는 복수의 제3 접촉 노드를 갖는 회로 보드의 제3 기판을 더 포함하고, 상기 외부 연결 지점은 조립체를 상기 제3 기판에 결합시키도록 제3 접촉 노드와 정렬되는 것을 특징으로 하는 조립체.
  54. 제48항에 있어서, 제1 기판 상에 배치되어 제1 위치를 한정하는 정지 구조물을 더 포함하는 것을 특징으로 하는 조립체.
  55. 제48항에 있어서, 제1 요소 재료와 제2 요소 재료 중 하나의 변형은 비가역적인 것을 특징으로 하는 조립체.
  56. 제55항에 있어서, 변형 가능한 특성은 재료의 제1 체적이 다른 제2 체적으로 변형되도록 되는 것을 특징으로 하는 조립체.
  57. 제56항에 있어서, 상호 연결 요소의 자유 단부는 초기에 제1 기판에 고정되고, 자유 단부가 제1 기판으로부터 분리될 때, 제1 체적에서 제2 체적으로의 제2 요소 재료의 변형에 반응하여 자유 단부가 제1 기판으로부터 멀리 편의되도록 되는 것을 특징으로 하는 조립체.
  58. 제57항에 있어서, 상호 연결 요소의 제1 요소 재료와 제2 요소 재료는 제2 요소 재료가 제1 요소 재료 위에 겹치고 제1 체적이 제2 체적보다 더 큰 구성으로 배열되는 것을 특징으로 하는 조립체.
  59. 제58항에 있어서, 제1 요소 재료는 열적으로 안정적이고 제1 체적에서 제2 체적으로의 제2 요소 재료의 변형은 제2 요소 재료를 열에 노출시킨 결과인 것을 특징으로 하는 조립체.
  60. 제59항에 있어서, 변형은 제2 요소 재료의 변형 가능한 체적 변화의 적어도 90 퍼센트를 포함하는 것을 특징으로 하는 조립체.
  61. 제48항에 있어서, 제1 요소 재료와 제2 요소 재료의 각각은 변형 가능한 특성을 갖는 것을 특징으로 하는 조립체.
  62. 제48항에 있어서, 제1 요소 재료와 제2 요소 재료 중 적어도 하나는 도금에 의해 도입되는 것을 특징으로 하는 조립체.
  63. 제48항에 있어서, 제1 요소 재료와 제2 요소 재료 중 적어도 하나는 스퍼터링에 의해 도입되는 것을 특징으로 하는 조립체.
  64. 제48항에 있어서, 제1 요소 재료는 팔라듐을 포함하는 것을 특징으로 하는 조립체.
  65. 제48항에 있어서, 제2 요소 재료는 제1 요소 재료 위에 겹치고 상호 연결 요소는 제2 요소 재료에 결합된 스프링 재료를 더 포함하고, 스프링 재료는 상호 연결 요소의 적어도 90 퍼센트를 포함하는 것을 특징으로 하는 조립체.
  66. 제65항에 있어서, 스프링 재료는 니켈 합금을 포함하는 것을 특징으로 하는 조립체.
  67. 제65항에 있어서, 상호 연결 요소는 스프링 재료의 표면에 인접한 접촉 재료 를 더 포함하는 것을 특징으로 하는 조립체.
  68. 제48항에 있어서, 제1 요소 재료와 제2 요소 재료 중 하나는 형상 기억 합금을 포함하는 것을 특징으로 하는 조립체.
  69. 제48항에 있어서, 변형 가능한 특성은 압축 응력이고 변형이 재료의 압축 응력을 감소시키는 것을 특징으로 하는 조립체.
  70. 제69항에 있어서, 제1 요소 재료는 변형 가능한 특성을 가지는 재료를 포함하고, 제2 요소 재료는 인장 응력을 가지고, 변형 시, 변형은 제2 요소 재료의 인장 응력에 대한 반응을 포함하는 것을 특징으로 하는 조립체.
  71. 제70항에 있어서, 제2 요소 재료는 열적으로 안정적이고, 제1 요소 재료의 변형은 제1 요소 재료를 열에 노출시킨 결과인 것을 특징으로 하는 조립체.
  72. 제69항에 있어서, 제1 요소 재료는 변형 가능한 특성을 가지는 재료를 포함하고, 제2 요소 재료는 압축 응력을 가지고, 변형 시, 변형은 제2 요소 재료의 압축 응력에 대한 반응을 포함하는 것을 특징으로 하는 조립체.
  73. 제48항에 있어서, 복수의 자립 상호 연결 요소들은 기판의 하나 이상의 표면 에 연결되는 것을 특징으로 하는 조립체.
  74. 제48항에 있어서, 제1 기판 상의 복수의 제1 접촉 노드들의 각각은 제1 접촉 지점들에서 종결되고, 조립체는 복수의 제1 접촉 노드들의 적어도 하나에 연결되는 적어도 하나의 재분배 라인을 더 포함하며, 대응하는 적어도 하나의 상호 연결 요소는 제1 접촉 지점과 다른 제2 접촉 지점에 연결되고, 제1 접촉 지점과 제2 접촉 지점은 적어도 하나의 재분배 라인을 통해 연결되는 것을 특징으로 하는 조립체.
  75. 제48항에 있어서, 제1 기판은 반도체, 세라믹, 유기 및 금속 재료 중 하나를 포함하는 것을 특징으로 하는 조립체.
  76. 제1 기판 상에 형성된 복수의 제1 접촉 노드와, 상호 연결 요소의 기부가 제1 접촉 노드들 중 대응하는 하나와 전기적으로 접촉하는 방식으로 기판에 연결된 복수의 자립 탄성 상호 연결 요소들을 구비하는 제1 기판과, 복수의 제2 접촉 노드들을 구비하는 제2 기판을 포함하는 조립체를 포함하는 전자 장치에 접촉하기 위한 시스템이며,
    상기 상호 연결 요소는 기판에 연결되도록 된 제1 요소 재료와, 제1 요소 재료에 연결된 제2 요소 재료를 포함하며, 제1 요소 재료와 제2 요소 재료 중 하나는 변형 시 상호 연결 요소의 형상이 수정되도록 변형 가능한 특성을 가지는 재료를 포함하며,
    상호 연결 요소는, 상호 연결 요소가 제2 접촉 노드와 접촉되는 제1 위치로 이동할 수 있는 부분을 가지는 것을 특징으로 하는 시스템.
  77. 제76항에 있어서, 시스템은 집적 회로 시험 시스템을 포함하고, 조립체는 프로브 카드 조립체의 일부인 것을 특징으로 하는 시스템.
  78. 제76항에 있어서, 시스템은 기판 장착 시스템인 것을 특징으로 하는 시스템.
  79. 제78항에 있어서, 제2 기판은 회로 보드인 것을 특징으로 하는 시스템.
  80. 제78항에 있어서, 조립체는 소켓의 일부이고, 제2 접촉 노드들은 외부 연결 지점들을 포함하는 것을 특징으로 하는 시스템.
  81. 제80항에 있어서, 조립체는 복수의 제3 접촉 노드들을 가지는 회로 보드의 제3 기판을 더 포함하며, 외부 연결 지점은 제3 기판에 조립체를 결합하도록 제3 접촉 노드들과 정렬되는 것을 특징으로 하는 시스템.
  82. 제76항에 있어서, 제1 기판 상에 배치되어 제1 위치를 한정하는 정지 구조물을 더 포함하는 것을 특징으로 하는 시스템.
  83. 제1 요소 재료 및 상기 제1 요소 재료와 다른 제2 요소 재료를 포함하고 기판에 결합된 상호 연결 요소를 도입하는 단계와,
    상호 연결 요소의 일 단부에서 기판으로부터 상호 연결 요소를 분리하는 단계와,
    기판으로부터 상호 연결 요소의 상기 일 단부를 분리한 후 상호 연결 요소의 형상을 수정하도록 제1 요소 재료와 제2 요소 재료 중 하나의 특성을 변형하는 단계를 포함하는 것을 특징으로 하는 상호 연결 요소의 이용 방법.
  84. 제83항에 있어서, 변형 단계는 제1 요소 재료와 제2 요소 재료 각각의 특성을 변형하는 단계를 포함하는 것을 특징으로 하는 상호 연결 요소의 이용 방법.
  85. 제83항에 있어서, 상호 연결 요소는 변형 전에 기판으로부터 분리되는 것을 특징으로 하는 상호 연결 요소의 이용 방법.
  86. 제83항에 있어서, 변형 단계는 상호 연결 요소를 가열하는 단계를 포함하는 것을 특징으로 하는 상호 연결 요소의 이용 방법.
  87. 제83항에 있어서, 변형 단계는 제1 요소 재료와 제2 요소 재료 중 하나의 체적을 변화시키는 단계를 포함하는 것을 특징으로 하는 상호 연결 요소의 이용 방법.
  88. 제83항에 있어서, 변형 단계는 기판의 표면으로부터 더 먼 거리인, 제1 위치에서 제2 위치로 상호 연결 요소의 단부를 편의하는 단계를 포함하는 것을 특징으로 하는 상호 연결 요소의 이용 방법.
  89. 제88항에 있어서, 상호 연결 요소의 단부의 변형 편의를 제한하는 단계를 더 포함하는 것을 특징으로 하는 상호 연결 요소의 이용 방법.
  90. 제88항에 있어서, 변형 가능한 특성은 응력을 포함하고 변형 단계는 응력의 크기를 감소시키는 단계를 포함하는 것을 특징으로 하는 상호 연결 요소의 이용 방법.
  91. 제88항에 있어서, 탄성을 갖는 제3 요소 재료를 상호 연결 요소 위로 도입하는 단계를 더 포함하는 것을 특징으로 하는 상호 연결 요소의 이용 방법.
  92. 제91항에 있어서, 상호 연결 요소는 기판의 표면에 결합되고 제3 요소 재료는 기판 표면에 대향된 상호 연결 요소의 표면 위로 도입되며, 상기 제3 요소 재료를 도입하는 방법은 상호 연결 요소의 표면을 노출하는 개구를 갖도록 기판 위로 마스크 재료를 패터닝하는 단계와, 제3 요소 재료를 상호 연결 요소의 노출된 표면에 도입하는 단계를 포함하는 것을 특징으로 하는 상호 연결 요소의 이용 방법.
  93. 제92항에 있어서, 제3 요소 재료는 전기이동 저항 재료인 것을 특징으로 하는 상호 연결 요소의 이용 방법.
  94. 제92항에 있어서, 제3 요소 재료는 도금 공정에 의해 도입되는 것을 특징으로 하는 상호 연결 요소의 이용 방법.
  95. 제87항에 있어서, 제2 요소 재료는 기판에 대향된 측면에서 제1 요소 재료에 결합되고, 제2 요소 재료는 변형 가능한 특성을 가지며, 특성을 변형시킨 후 제2 요소 재료를 제거하는 단계를 더 포함하는 것을 특징으로 하는 상호 연결 요소의 이용 방법.
  96. 제95항에 있어서, 제2 요소 재료는 형상 기억 합금을 포함하고, 상호 연결 요소를 생성하는 단계는 마르틴사이트 상태로 제2 요소 재료를 도입하는 단계를 포함하고, 제2 요소 재료의 특성을 변형시키는 단계는 제2 요소 재료를 기억 상태로 변형시키는 단계를 포함하며, 상기 제2 요소 재료는 마르틴사이트 상태에서의 체적과 다른 기억 상태에서의 체적을 갖는 것을 특징으로 하는 상호 연결 요소의 이용 방법.
  97. 제96항에 있어서, 상기 방법은 특성을 변형시킨 후 상호 연결 요소를 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 상호 연결 요소의 이용 방법.
  98. 제83항에 있어서, 변형 단계 후, 상호 연결 요소의 분리된 단부에서 전자 부품 상의 접촉 노드에 기판을 결합하는 단계를 더 포함하는 것을 특징으로 하는 상호 연결 요소의 이용 방법.
  99. 제98항에 있어서, 결합 단계 후, 전자 부품과 기판 중 하나를 시험하는 단계를 더 포함하는 것을 특징으로 하는 상호 연결 요소의 이용 방법.
  100. 제99항에 있어서, 전자 부품은 다이를 포함하고 상호 연결 요소의 분리된 단부는 다이의 접합 패드에 결합되는 것을 특징으로 하는 상호 연결 요소의 이용 방법.
  101. 기판 상에 형성된 접촉 노드에 개구를 갖는 기판 위로 마스킹 재료를 패터닝하는 단계와,
    접촉 노드에 결합된 기부와 마스킹 재료의 일부분 위로 연장되는 자유 단부를 구비하고, 제1 요소 재료와 제2 요소 재료를 포함하는 상호 연결 요소를 생성하는 단계와,
    상호 연결 요소의 자유 단부가 연장되는 마스킹 재료의 상기 일부분을 기판 및 상호 연결 요소로부터 제거하는 단계와,
    상호 연결 요소의 형상을 수정하도록 상호 연결 요소의 제1 요소 재료 및 제2 요소 재료 중 하나의 변형 가능한 특성을 변형시키는 단계를 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  102. 제101항에 있어서, 변형 단계는 제1 요소 재료 및 제2 요소 재료 각각을 변형시키는 단계를 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  103. 제101항에 있어서, 변형 단계는 상호 연결 요소를 소정의 온도로 가열하는 단계를 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  104. 제101항에 있어서, 변형 단계는 제1 요소 재료와 제2 요소 재료 중 하나의 부피를 변화시키는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  105. 제101항에 있어서, 상기 변형 가능한 특성은 응력을 포함하고, 변형 단계는 응력의 크기를 수정하는 단계를 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  106. 제101항에 있어서, 변형은 제1 위치에서 기판의 표면으로부터 더 먼 거리인 제2 위치로 상호 연결 요소의 자유 단부를 편의하는 단계를 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  107. 제106항에 있어서, 상호 연결 요소의 자유 단부의 변형 편의를 제한하는 단계를 더 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  108. 제101항에 있어서, 상호 연결 요소 위로 탄성을 갖는 제3 요소 재료를 도입하는 단계를 더 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  109. 제108항에 있어서, 제3 요소 재료의 도입은 도전성 합금을 전기 도금하는 단계를 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  110. 제108항에 있어서, 상호 연결 요소는 기판의 표면에 결합되고, 제3 요소 재료는 기판 표면에 대향된 상호 연결 요소의 표면 위로 도입되며, 제3 요소 재료를 도입하는 방법은 상호 연결 요소의 표면을 노출시키는 개구를 구비하도록 기판 위로 마스킹 재료를 패터닝하는 단계와, 제3 요소 재료를 상호 연결 요소의 노출된 표면으로 도입하는 단계를 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  111. 제110항에 있어서, 마스킹 재료는 전기이동 저항 재료인 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  112. 제110항에 있어서, 제3 요소 재료는 전기 도금에 의해 도입되는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  113. 제101항에 있어서, 제2 요소 재료는 기판에 대향된 측면에서 제1 요소 재료와 결합되고, 제2 요소 재료는 변형 가능한 특성을 포함하며, 특성을 변형시킨 후, 제2 요소 재료를 제거하는 단계를 더 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  114. 제113항에 있어서, 제2 요소 재료는 형상 기억 합금을 포함하며, 상호 연결 요소를 생성하는 단계는 마르틴사이트 상태에서 제2 요소 재료를 도입하는 단계를 포함하며, 제2 요소 재료의 특성을 변형시키는 단계는 마르틴사이트 상태에서의 체적과 다른 기억 상태에서의 체적을 갖는 제2 요소 재료를 기억 상태로 변형시키는 단계를 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  115. 제114항에 있어서, 특성 변형시킨 후, 상호 연결 요소를 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  116. 제101항에 있어서, 상호 연결 요소를 생성하기 전에, 기판 상의 제1 접촉점으로부터 기판 상의 다른 제2 접촉점으로 접촉 노드를 재분배하고, 상호 연결을 생성하는 단계는 제2 접촉점에서 기부를 결합시키는 단계를 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  117. 제101항에 있어서, 변형 후, 상호 연결 요소의 분리된 단부에서 전자 부품 상의 접촉 노드에 기판을 결합시키는 단계를 더 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  118. 제117항에 있어서, 결합 후, 기판과 전자 부품 중 하나를 시험하는 단계를 더 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  119. 제118항에 있어서, 전자 부품은 다이를 포함하며 상호 연결 요소의 분리된 단부는 다이의 접합 패드에 결합되는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  120. 제1 요소 재료를 포함하는 제1 부분과, 제1 부분과 구조적으로 구별되고 제1 요소 재료와 다른 제2 요소 재료를 포함하는 제2 부분과, 제1 기판 상의 접촉 노드에 결합되는 기부 단부와, 자유 단부를 포함하는 상호 연결 요소를 제1 기판의 표면 상에 형성하는 단계와,
    상호 연결 요소의 형상을 수정하도록 제1 요소 재료와 제2 요소 재료 중 하나의 특성을 변형시키는 단계와,
    제2 기판 상의 접촉 노드에 자유 단부에서의 상호 연결 요소를 결합시키는 단계를 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  121. 제120항에 있어서, 상호 연결 요소를 형성하는 단계는 제1 기판 상의 대응하는 접촉 노드에 결합되는 복수의 상호 연결 요소를 형성하는 단계를 포함하며, 상호 연결 요소를 결합시키는 단계는 제2 기판 상의 대응하는 접촉 노드에 복수의 상호 연결 요소를 결합시키는 단계를 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  122. 제121항에 있어서, 결합 단계는 가압 연결을 하기에 충분한 접촉 힘으로 복수의 상호 연결 요소의 자유 단부를 대응하는 접촉 노드와 함께 접촉시키는 단계를 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  123. 제121항에 있어서, 복수의 상호 연결 요소는 제1 기판의 제1 표면 상의 대응하는 제1 접촉 노드에 결합되는 제1 상호 연결 요소와, 제1 기판의 제2 표면 상의 대응하는 제2 접촉 노드에 결합되는 제2 상호 연결 요소를 포함하며, 제1 상호 연결 요소는 제2 기판 상의 접촉 노드에 결합되는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  124. 제123항에 있어서, 인터포저 적용에서 제3 기판의 대응하는 접촉 노드에 제2 상호 연결 요소를 결합시키는 단계를 더 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  125. 제121항에 있어서, 상기 상호 연결 요소를 결합시키는 단계 후에 상기 제2 기판을 시험하는 단계를 더 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  126. 제121항에 있어서, 제2 기판은 회로 보드인 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  127. 제121항에 있어서, 제2 기판의 접촉 노드는 외부 연결점을 포함하며, 제2 기판의 외부 연결점을 제3 기판의 대응하는 접촉 노드에 결합시키는 단계를 더 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  128. 제121항에 있어서, 결합 단계는 제2 기판에의 임시적 연결 단계를 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  129. 제121항에 있어서, 결합 단계는 제2 기판에의 영구적 연결 단계를 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  130. 제129항에 있어서, 결합 단계는 제2 기판의 대응하는 접촉 노드에 상호 연결 요소의 자유 단부를 납땝하는 단계를 포함하는 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  131. 제121항에 있어서, 제2 기판은 집적 회로 시험 시스템의 일부인 것을 특징으로 하는 상호 연결 요소의 제조 방법.
  132. 제121항에 있어서, 제2 기판은 기판 시스템의 일부인 것을 특징으로 하는 상호 연결 요소의 제조 방법.
KR1020027013734A 2000-04-12 2001-03-28 성형 스프링 및 성형 스프링을 제조 및 이용하는 방법 KR100801353B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/547,561 2000-04-12
US09/547,561 US7458816B1 (en) 2000-04-12 2000-04-12 Shaped spring
US09/547,560 2000-04-12
US09/547,560 US6640432B1 (en) 2000-04-12 2000-04-12 Method of fabricating shaped springs

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020077018582A Division KR100835027B1 (ko) 2000-04-12 2001-03-28 성형 스프링을 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20020090234A KR20020090234A (ko) 2002-11-30
KR100801353B1 true KR100801353B1 (ko) 2008-02-05

Family

ID=27068579

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020077018582A KR100835027B1 (ko) 2000-04-12 2001-03-28 성형 스프링을 제조하는 방법
KR1020027013734A KR100801353B1 (ko) 2000-04-12 2001-03-28 성형 스프링 및 성형 스프링을 제조 및 이용하는 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020077018582A KR100835027B1 (ko) 2000-04-12 2001-03-28 성형 스프링을 제조하는 방법

Country Status (7)

Country Link
EP (1) EP1275150A2 (ko)
JP (1) JP2003531495A (ko)
KR (2) KR100835027B1 (ko)
CN (1) CN100339985C (ko)
AU (1) AU2001249567A1 (ko)
TW (1) TW546803B (ko)
WO (1) WO2001080315A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017082559A1 (ko) * 2015-11-10 2017-05-18 광주과학기술원 자가변형 플렉서블 필름 및 이의 제조 방법
KR20180107981A (ko) * 2017-03-23 2018-10-04 광주과학기술원 자가변형 플렉서블 필름 및 이의 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001098793A2 (en) * 2000-06-20 2001-12-27 Nanonexus, Inc. Systems for testing integraged circuits during burn-in
US7748991B2 (en) * 2006-07-21 2010-07-06 Fujikura Ltd. IC socket and manufacturing method for the same
EP2177646B1 (en) * 2008-10-17 2011-03-23 ATOTECH Deutschland GmbH Stress-reduced Ni-P/Pd stacks for bondable wafer surfaces
US8476749B2 (en) * 2009-07-22 2013-07-02 Oracle America, Inc. High-bandwidth ramp-stack chip package
US8441808B2 (en) * 2010-09-22 2013-05-14 Palo Alto Research Center Incorporated Interposer with microspring contacts
TWI449280B (zh) * 2011-01-17 2014-08-11 Hon Hai Prec Ind Co Ltd 測試連接器
KR102114210B1 (ko) * 2018-12-17 2020-05-25 주식회사 코리아 인스트루먼트 프로브 빔 및 프로브 모듈
CN114108041A (zh) * 2021-12-20 2022-03-01 太仓市惠得利弹簧有限公司 一种弹簧表面抗氧化处理工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213183A (ja) * 1996-02-05 1997-08-15 Eiko Takahashi 小型サーモスタット

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0546195Y2 (ko) * 1985-02-15 1993-12-02
US5216631A (en) * 1990-11-02 1993-06-01 Sliwa Jr John W Microvibratory memory device
JPH06181301A (ja) * 1992-12-14 1994-06-28 Fujitsu Ltd 固体撮像素子
US5810609A (en) * 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
JPH09213813A (ja) * 1996-02-06 1997-08-15 Sony Corp 半導体装置及び半導体装置製造方法
EP1482314B1 (en) * 1996-05-17 2009-11-11 FormFactor, Inc. Microelectronic spring contact element
KR100577131B1 (ko) * 1997-05-15 2006-05-10 폼팩터, 인크. 초소형 전자 요소 접촉 구조물과 그 제조 및 사용 방법
EP1023469A1 (en) * 1997-09-17 2000-08-02 Formfactor, Inc. Method of making a structure with improved material properties by moderate heat treatment of a metal deposit
US6827584B2 (en) * 1999-12-28 2004-12-07 Formfactor, Inc. Interconnect for microelectronic structures with enhanced spring characteristics

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213183A (ja) * 1996-02-05 1997-08-15 Eiko Takahashi 小型サーモスタット

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017082559A1 (ko) * 2015-11-10 2017-05-18 광주과학기술원 자가변형 플렉서블 필름 및 이의 제조 방법
US10939549B2 (en) 2015-11-10 2021-03-02 Gwangju Institute Of Science And Technology Self-transforming flexible film and method for preparing same
KR20180107981A (ko) * 2017-03-23 2018-10-04 광주과학기술원 자가변형 플렉서블 필름 및 이의 제조 방법
KR102042052B1 (ko) * 2017-03-23 2019-11-08 광주과학기술원 자가변형 플렉서블 필름 및 이의 제조 방법

Also Published As

Publication number Publication date
KR100835027B1 (ko) 2008-06-03
WO2001080315A3 (en) 2002-03-28
TW546803B (en) 2003-08-11
EP1275150A2 (en) 2003-01-15
WO2001080315A2 (en) 2001-10-25
CN1451179A (zh) 2003-10-22
JP2003531495A (ja) 2003-10-21
KR20020090234A (ko) 2002-11-30
CN100339985C (zh) 2007-09-26
KR20070093456A (ko) 2007-09-18
AU2001249567A1 (en) 2001-10-30

Similar Documents

Publication Publication Date Title
US6640432B1 (en) Method of fabricating shaped springs
KR100252457B1 (ko) 캔틸레버 요소및 희생기층을 사용하는 상호 접속요소의 제작방법
US7800388B2 (en) Curved spring structure with elongated section located under cantilevered section
US7048548B2 (en) Interconnect for microelectronic structures with enhanced spring characteristics
US6672875B1 (en) Spring interconnect structures
JP4160809B2 (ja) プローブカード・アセンブリ及びキット、及びそれらを用いる方法
US7126220B2 (en) Miniaturized contact spring
US6268015B1 (en) Method of making and using lithographic contact springs
US6255126B1 (en) Lithographic contact elements
US6491968B1 (en) Methods for making spring interconnect structures
US20090263986A1 (en) Spring interconnect structures
US7458816B1 (en) Shaped spring
US20070245553A1 (en) Fine pitch microfabricated spring contact structure &amp; method
KR100801353B1 (ko) 성형 스프링 및 성형 스프링을 제조 및 이용하는 방법
KR20010024022A (ko) 금속 침전물의 적절한 열처리에 의해 개선된 재료 특성을갖는 구조물을 제조하기 위한 방법
US20040198081A1 (en) Microelectronic spring contact elements
EP1200992B1 (en) Resilient interconnect structure for electronic components and method for making the same
WO2003081725A2 (en) A miniaturized contact spring

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120110

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130204

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee