KR20010018820A - 플라즈마 화학기상증착에 의한 오믹층 증착방법 - Google Patents

플라즈마 화학기상증착에 의한 오믹층 증착방법 Download PDF

Info

Publication number
KR20010018820A
KR20010018820A KR1019990034931A KR19990034931A KR20010018820A KR 20010018820 A KR20010018820 A KR 20010018820A KR 1019990034931 A KR1019990034931 A KR 1019990034931A KR 19990034931 A KR19990034931 A KR 19990034931A KR 20010018820 A KR20010018820 A KR 20010018820A
Authority
KR
South Korea
Prior art keywords
ohmic layer
plasma
titanium
pecvd
semiconductor substrate
Prior art date
Application number
KR1019990034931A
Other languages
English (en)
Inventor
이명범
문광진
이현덕
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990034931A priority Critical patent/KR20010018820A/ko
Priority to JP2000252245A priority patent/JP2001102327A/ja
Publication of KR20010018820A publication Critical patent/KR20010018820A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02153—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing titanium, e.g. TiSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

티타늄 실리사이드(TiSix)로 된 오믹층을 형성할 때, 반도체 기판과 같은 하부막에 손상이 발생하는 문제점을 억제하고, 실리콘막과 티타늄막의 계면에서 티타늄의 실리사이드화 정도를 개선하고, 비저항 특성이 우수한 PECVD에 의한 오믹층 증착방법에 관하여 개시한다. 이를 위해 본 발명은 반도체 기판을 PECVD 챔버에 넣고 TiCl4소스가스를 먼저 주입하고 챔버 내부에서 플라즈마를 형성하는 특징을 갖는 PECVD에 의한 오믹층 증착방법을 제공한다.

Description

플라즈마 화학기상증착에 의한 오믹층 증착방법{Method for forming a Ohmic layer by plasma enhanced chemical vapor deposition}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 플라즈마 화학기상증착(PECVD: Plasma Enhanced Chemical Vapor Deposition, 이하 'PECVD')에 의한 오믹층(Ohmic layer) 증착방법에 관한 것이다.
반도체 소자의 제조공정에서 실리콘과 메탈의 접촉 계면에서 형성되는 오믹층(Ohmic layer)은 반도체 소자의 수율 및 신뢰성을 결정하는 중요한 요소이다. 이러한 오믹층의 재질로는 알루미늄(Al), 크롬(Cr), 티타늄(Ti), 텅스텐(W) 및 몰리브덴(Mo)등이 있다. 이중 티타늄은 가장 대표적인 오믹층 재질의 하나이며 일반적으로 PECVD 방식으로 형성된다. 이러한 PECVD는 형성하고자 하는 박막 재료를 포함하는 1종 또는 그 이상의 화합물 소스가스를 챔버내부에 있는 반도체 기판 위에 공급하고, 소스가스의 공급전 또는 공급과 동시에 화학반응을 촉진시키기 위하여 플라즈마 방전(放電)을 사용하여 소망하는 박막을 형성시키는 방법이다.
일반적으로 PECVD를 통한 티타늄 실리사이드 오믹층을 형성하는 방법은 먼저 반도체 기판을 PECVD 챔버에 넣는다. 이어서 상기 PECVD 챔버에 수소 및 아르곤 가스를 주입(flow)하여 플라즈마를 형성한다. 마지막으로 오믹층을 형성하기 위한 소스가스, 즉 TiCl4를 흘림으로써 오믹층을 형성한다.
그러나, 이러한 방법은 소스가스인 TiCl4가 주입되기 전에 수소와 아르곤가스에 의한 플라즈마가 챔버 내부에서 형성되기 때문에 아르곤과 수소에 의한 플라즈마가 챔버 내부에 있는 반도체 기판 표면에 손상을 가하는 문제가 발생한다. 따라서 손상을 받은 반도체 기판의 표면은 단결정에서 비정질 상태의 실리콘으로 변화하게 되고, 이러한 비정질 상태의 반도체 기판 표면은 후속되는 오믹층 형성을 위한 티타늄막 증착시에 티타늄의 실리사이드화 정도를 감소시키는 결과를 초래한다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 오믹층으로서 티타늄 실리사이드를 형성할 때, 비저항 특성을 개선하고, 반도체 기판 표면에 손상이 발생하는 문제점을 개선할 수 있는 플라즈마 화학기상증착(PECVD)에 의한 오믹층 증착방법을 제공한다.
도 1 내지 도 3은 본 발명에 의한 오믹층 형성방법을 사용하여 콘택홀을 매립하는 공정을 설명하기 위해 도시한 단면도들이다.
도 4 내지 도 9는 본 발명에 의해 형성된 오믹층과, 기존의 방법에 의한 오믹층에서 티타늄 실리사이드가 형성된 프로파일을 보여주는 주사전자현미경(SEM) 사진이다.
도 10은 본 발명에 의하여 형성된 오믹층과, 기존의 방법에 의한 오믹층에서 티타늄의 실리사이드화(silicidation) 정도를 비교하기 위해 도시한 그래프이다.
도 11은 본 발명에 의하여 형성된 오믹층과, 기존의 방법에 의한 오믹층의 비저항 특성을 비교하기 위해 도시한 그래프이다.
도 12는 본 발명에 의하여 형성된 오믹층과, 기존의 방법에 의한 오믹층의 조성을 AES(Auger Electron Spectroscopy)로 분석한 결과를 나타낸 그래프이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 반도체 기판, 102: 절연막,
104: 콘택홀, 106: 티타늄층,
108: 티타늄 실리사이드층, 110: 장벽층(barrier layer),
112: 플러그(plug).
상기 기술적 과제를 달성하기 위해, 본 발명에 따른 PECVD에 의한 오믹층 증착방법은 먼저 반도체 기판을 화학기상증착 장비의 플라즈마 챔버에 넣고 수소/아르곤 가스를 주입한다. 이어서 상기 플라즈마 챔버로 Ti를 포함한 소스가스를 주입하고, 마지막으로 상기 플라즈마 챔버에 RF 플라즈마를 형성(plasma ON)하여 티타늄막을 증착한다.
본 발명의 바람직한 실시예에 의하면, 상기 Ti를 포함한 소스가스는 TiCl4로서, 실리콘을 포함한 가스인 SiH4, 또는 SiH2Cl2를 추가로 더 첨가할 수도 있다.
바람직하게는, 상기 수소의 주입량은 1000∼2000sccm이고, 아르곤의 주입량은 200∼500sccm의 범위인 것이 적합하고, 상기 TiCl4의 주입량은 2∼8sccm의 범위인 것이 적합하다.
또한, 본 발명의 바람직한 실시예에 의하면, 상기 티타늄막을 증착할때, 반도체 기판의 온도는 550∼650℃ 범위내에서 조절하는 것이 적합하며, 상기 챔버내의 RF 플라즈마의 파워를 150∼450W의 범위에서 조절하는 것이 적합하다.
본 발명에 따르면, 오믹층을 형성할 때 반도체 기판의 표면에 아르곤과 수소 플라즈마에 의한 손상이 발생하는 것을 억제하고, 비저항 특성이 개선된 오믹층을 형성할 수 있으며, 오믹층에서 티타늄의 실리사이드화 정도를 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1 내지 도 3은 본 발명에 의한 오믹층 형성방법을 사용하여 콘택홀을 매립하는 공정을 설명하기 위해 도시한 단면도들이다.
도 1을 참고하면, 반도체 기판(100)에 트랜지스터와 같은 하부구조를 형성하고 절연막(102)을 형성한다. 이어서 상기 절연막(102)에 사진 및 식각공정을 진행하여 상기 반도체 기판(100)의 일부를 노출시키는 콘택홀(104)을 형성한다. 그 후, 오믹층으로 티타늄층(도2의 106)의 형성을 위해 상기 반도체 기판을 PECVD 챔버로 집어넣는다.
도 2를 참조하면, 상기 반도체 기판이 투입된 챔버로 플라즈마를 생성하기 위해 아르곤/수소가스를 주입한다. 이때, 상기 수소의 주입량은 1000∼2000sccm이고, 아르곤의 주입량은 200∼500sccm의 범위인 것이 적합하다.
그 후에 상기 PECVD 챔버로 티타늄을 포함하는 소스가스인 TiCl4를 2∼8sccm의 양으로 주입한다. 이때 상기 소스가스에 실리콘을 포함하는 가스를 더 첨가하는 것이 적당하다. 이러한 실리콘을 포함하는 가스로는 SiH4, 또는 SiH2Cl2를 사용할 수 있다.
이어서, 상기 챔버에서 반도체 기판의 온도를 550 내지 650℃의 범위로 조절하고, 플라즈마 파워를 150W에서 450W의 범위로 인가하여 플라즈마를 생성함으로써 티타늄막(106)을 형성한다.
여기서 TiCl4소스가스에서 염소기(Cl)는 먼저 공급된 수소와 결합하여 HClx로 되어 외부로 배기되고, 소스가스로부터 염소기를 잃어버린 티타늄기(Ti)는 반도체 기판(100) 표면에서 단결정 상태의 실리콘과 반응하여 티타늄 실리사이드층(TiSix, 108)이 형성된다. 상기 실리콘을 포함하는 가스인 SiH4, 또는 SiH2Cl2를 소스가스인 TiCl4와 함께 챔버 내부로 흘려보내는 것은 이러한 실리사이드화를 촉진시키기 위함이다.
이때, 본 발명에 의하여 TiCl4소스가스가 플라즈마를 생성하기 앞서 먼저 PECVD 챔버로 공급된다. 이렇게 먼저 공급된 TiCl4소스가스는 플라즈마가 생성될 때, 아르곤 또는 수소 플라즈마에 의해 반도체 기판의 표면이 손상되는 것을 방지하는 역할을 한다. 따라서, 종래와 같이 반도체 기판 표면에 손상이 발생하여 단결정의 실리콘이 비정질의 실리콘으로 변화하여 티타늄층(106)을 형성할 때 티타늄 실리사이드층(TiSix, 108)의 실리사이드화(silicidation) 정도가 감소하는 문제를 억제할 수 있다.
도 3을 참조하면, 상기 결과물에 장벽층(barrier layer, 110)인 질화티타늄(TiN)을 일정두께로 증착하고, 콘택홀을 메우는 금속배선 또는 플러그층(plug, 112)인 알루미늄이나 텅스텐을 증착한다.
도 4 내지 도 9는 본 발명에 의하여 형성된 오믹층과, 기존의 방법에 의한 오믹층에서 티타늄 실리사이드가 형성된 프로파일을 보여주는 주사전자현미경(SEM) 사진이다.
도 4 내지 도 9를 참조하면, 도 4 내지 도 6은 플라즈마를 먼저 생성하고 TiCl4소스가스를 공급하는 종래 기술에 의한 방식으로 도 1 내지 도 3에 기술된 콘택홀을 매립하는 공정을 진행하였을 때의 주사전자현미경(SEM: Scanning Electron Microscope)이다. 여기서 도 4는 콘택홀 크기가 0.26㎛일 때이고, 도 5는 콘택홀 크기가 0.4㎛일 때이고, 도 6은 콘택홀 크기가 0.76㎛일 때이다.
도 7 내지 도 9는 본 발명과 같이 TiCl4소스가스를 PECVD 챔버로 먼저 공급하여 반도체 기판 표면의 손상을 먼저 방지한 후, 플라즈마를 생성하여 도 1에서 도 3에 기술된 콘택홀을 매립하는 공정을 진행하였을 때의 주사전자현미경 사진이다. 도 7은 콘택홀 크기가 0.26㎛일 때이고, 도 8은 콘택홀 크기가 0.4㎛일 때이고, 도 9는 콘택홀 크기가 0.76㎛일 때이다.
상기 도 4 내지 도 9의 주사전자현미경 사진은 티타늄 실리사이드로 된 오믹층이 잘 보이게 하기 위하여, 반도체 기판을 절단(cross section)한 후, BOE (Buffered Oxide Etchant)로 약 80초간 습식식각(wet etching)을 진행하여 티타늄층과 반도체 기판의 계면에 형성된 티타늄 실리사이드를 선택적으로 제거한 후에 찍은 사진이다.
기존의 방법에 의하여 콘택홀을 매립하는 공정을 진행하였을 때는 콘택홀의 크기가 커짐에 따라서 아르곤 또는 수소 플라즈마에 의하여 반도체 기판 표면에 손상이 심해졌다. 따라서, 도 4보다는 도6에서 티타늄 실리사이드로 된 오믹층의 형성이 콘택홀의 바닥면에서 불완전하게 형성된 것을 확인할 수 있다.
그러나 본 발명에 따라서 콘택홀을 매립하는 공정을 진행하였을 때는 콘택홀의 크기가 작은 도 7에서나 콘택홀의 크기가 큰 도 9에서나 비교적 안정된 형상으로 오믹층이 형성됨을 확인할 수 있다. 이것은 본 발명에 따라서 콘택홀을 매립하는 공정을 진행하면 반도체 기판의 표면 손상이 억제됨을 의미한다.
도 10은 본 발명에 의하여 형성된 오믹층과, 기존의 방법에 의한 오믹층에서 티타늄의 실리사이드화(silicidation) 정도를 비교하기 위해 도시한 그래프이다.
도 10을 참조하면, 그래프에서 X축은 증착시간(deposition time)을 나타내고, Y축은 증착시간에 따라 증착된 티타늄의 양(Ti intensity)이다. 이러한 티타늄 양의 단위는 kcps(kilo cycle per second)이며, 분석장비는 XRF(X-Ray Fluorescent analyser)로서 시료에 엑스레이(X-Ray)광을 조사하여 시료내의 원소들이 입사하는 광의 강도(intensity)를 측정함으로써 시료를 구성하는 원소의 농도나 두께를 측정하는 장비이다.
측정방법은 제1 시료에 대하여 기존의 방법으로 티타늄막을 형성(도면에서 -●-로 연결된 선)하고, 제2 시료에 대하여 본 발명과 같이 티타늄막을 형성(도면에서 -■-로 연결된 선)하되, 상기 제1 시료 및 제2 시료에는 동일한 양의 티타늄이 증착되도록 한다. 이어서 상기 제1 및 제2 시료에서 실리사이드화 반응이 일어나지 않은 티타늄막을 스트립(Strip) 공정으로 제거한다. 이어서 제1 시료 및 제2 시료에서 잔류하는 티타늄의 양을 측정한다. 제1 시료에서 잔류하는 티타늄의 양을 나타낸 것은 그래프에서 -○-로 연결된 선으로 나타나고, 제2 시료에서 잔류하는 티타늄의 양을 나타낸 것은 그래프에서 -□-로 연결된 선으로 나타난다.
실리사이드화 반응을 일으키지 않은 티타늄막을 스트립공정으로 제거한 상태에서 잔류하는 티타늄의 양을 서로 비교하면, 본 발명과 같이 티타늄막을 형성하였을 때(도면의 -□-로 연결된 선)가 기존의 방법으로 티타늄막을 형성하였을 때(도면의 -○-로 연결된 선)보다 티타늄의 양이 더 많은 것을 확인할 수 있다.
또한, 기존의 방법에서는 잔류하는 티타늄의 양(도면의 -○-로 연결된 선)이 증착하는 시간에 대하여 일정시간(약 60초)이 지나면 포화되어 더 이상 티타늄의 양이 증가되지 않는다. 그러나 본 발명과 같이 티타늄막을 형성하면 잔류하는 티타늄의 양(도면의 -□-로 연결된 선)은 선형적으로 증가되는 장점이 있다.
일 예로 초기 티타늄막에서 티타늄의 증착 양이 0.6kcps되는 지점에서의 제1 시료 및 제2 시료의 실리사이드화 정도를 아래의 표1을 통하여 비교해보기로 한다.
시료 초기 티타늄막의 Ti양(Ti + TiSix) 스트립후의 Ti양(TiSix) 실리사이드화 정도
제1 시료(기존방법) 0.6kcps/min 0.2kcps/min 33.3%
제2 시료(본 발명) 0.6kcps/min 0.32kcps/min 53.3
즉 동일한 양의 티타늄막이 증착되었더라도 기존의 방법으로 티타늄막을 증착하면 티타늄 실리사이드의 형성이 33.3%에 그치지만, 본 발명에 따라서 TiCl4가스를 먼저 공급하고 플라즈마를 형성하면 티타늄막으로부터 티타늄 실리사이드의 형성 정도가 53.3%로 개선됨을 알 수 있다.
도 11은 본 발명에 의하여 형성된 오믹층과, 기존의 방법에 의한 오믹층의 비저항 특성을 비교하기 위해 도시한 그래프이다.
도 11을 참조하면, 상기 도 10의 제1 및 제2 시료의 비저항 특성을 서로 비교한 그래프로서 그래프에서 X축은 증착시간(deposition time)을 나타내고, Y축은 증착시간에 따른 비저항(Resistivity)을 나타낸다. 증착시간의 단위는 초(sec)이면, 비저항의 단위는 μΩ.㎝이다.
도면에서 -□-로 연결된 선이 본 발명과 같이 티타늄막을 형성하였을 때, 즉 제2 시료에 대한 비저항을 나타내며, 도면에서 -○-로 연결된 선은 기존의 방법으로 티타늄막을 형성하였을 때로서 제1 시료의 비저항을 각각 나타낸다. 도10과 같이 증착시간이 60초인 지점에서 비저항 값을 서로 비교하면, 제1 시료는 175μΩ.㎝이며, 제2 시료는 56μΩ.㎝로서 본 발명에 따라서 티타늄막을 형성한 경우, 즉 제2 시료가 비저항 값이 현저하게 낮아져서 전기적인 특성이 개선됨을 확인할 수 있다.
참고로 상술한 제1 및 제2 시료에 대한 티타늄 실리사이드화 정도 및 비저항 특성을 얻기 위한 공정조건은 플라즈마 형성시기 및 TiCl4가스 주입시기를 제외하고는 각각 동일하다. 즉, 제1 시료에서는 챔버 내부에 플라즈마를 먼저 형성하고 5초 후에 TiCl4소스가스를 주입하였으며, 제2 시료에서는 TiCl4소스가스를 먼저 주입하고 3초 후에 챔버 내부에 플라즈마를 형성하였다.
그 외의 공정조건은 반도체 기판의 온도를 590℃로 조절하였고, 플라즈마 파워를 350W로 설정하였으며, 수소 및 아르곤 가스의 주입량은 1500sccm 및 400sccm이며 TiCl4가스의 주입양은 각각 5sccm이다.
도 12는 본 발명에 의하여 형성된 오믹층과, 기존의 방법에 의한 오믹층의 박막 조성을 AES(Auger Electron Spectroscopy)로 분석한 결과를 나타낸 그래프이다.
도 12를 참조하면, AES 분석방법은 전자선을 시료의 표면에 조사하여 방출된 2차 오저전자(secondary auger electrons)를 검출하여 물질의 원소분석을 수행하는 방법으로서, 주로 고체 시료의 원소분석에 적용되며 시료를 파괴하지 않고도 원소분석을 할 수 있는 장점이 있는 분석방법이다. 도면에서 위에 있는 그래프는 기존의 증착방법에 의하여 형성된 티타늄막에 대한 AES 분석 결과이며, 도면의 아래에 있는 그래프는 본 발명에 따른 증착방법 의하여 형성된 티타늄막에 대한 AES 분석결과를 나타낸다.
통상 티타늄막 내부에 염소기(Cl)가 많이 존재하면, 박막의 비저항이 높아지며, 막질 내부에서 부식이 쉽게 발생하여 누설(leakage)의 원인이 된다. 본 발명에 의하여 티타늄막을 형성한 경우가, 기존의 방법에 의하여 티타늄막을 형성한 경우보다 염소의 양이 2배 이상 낮은 것을 확인할 수 있다. 또한, 티타늄막 내부에서 티타늄 실리사이드의 형성이 보다 두껍게 형성된 것을 확인할 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 첫째, 티타늄 실리사이드로 된 오믹층을 PECVD 방식으로 형성할 때 아르곤 또는 수소 플라즈마에 의한 반도체 기판 표면의 손상을 억제하여 단위 증착시간당 보다 두꺼운 티타늄 실리사이드막을 형성할 수 있다.
둘째, 오믹층에 대하여 보다 개선된 비저항 특성을 얻을 수 있다.
셋째, 공정조건을 크게 변화시키지 않고도 티타늄의 실리사이드화 정도가 개선되고 비저항이 낮은 오믹층을 얻을 수 있다.

Claims (9)

  1. 반도체 기판을 화학기상증착 장비의 플라즈마 챔버에 넣고 수소/아르곤 가스를 주입하는 제1 공정;
    상기 플라즈마 챔버로 Ti를 포함한 소스가스를 주입하는 제2 공정; 및
    상기 플라즈마 챔버에 RF 플라즈마를 형성(plasma ON)하여 티타늄막을 증착하는 제3 공정을 구비하는 것을 특징으로 하는 PECVD에 의한 오믹층 증착방법.
  2. 제1항에 있어서,
    상기 제2 공정의 Ti를 포함한 소스가스는 TiCl4인 것을 특징으로 하는 PECVD에 의한 오믹층 증착방법.
  3. 제1항에 있어서,
    상기 제2 공정의 소스가스는 실리콘이 포함된 가스가 더 첨가된 것을 특징으로 하는 PECVD에 의한 오믹층 증착방법.
  4. 제3항에 있어서,
    상기 실리콘이 포함된 가스는 SiH4, 또는 SiH2Cl2인 것을 특징으로 하는 PECVD에 의한 오믹층 증착방법
  5. 제1항에 있어서,
    상기 제1 공정에서 수소의 주입량은 1000∼2000sccm인 것을 특징으로 하는 PECVD에 의한 오믹층 증착방법.
  6. 제1항에 있어서,
    상기 제1 공정에서 아르곤의 주입량은 200∼500sccm의 범위인 것을 특징으로 하는 PECVD에 의한 오믹층 증착방법.
  7. 제1항에 있어서,
    상기 제2 공정에서 TiCl4의 주입량은 2∼8sccm의 범위인 것을 특징으로 하는 PECVD에 의한 오믹층 증착방법.
  8. 제1항에 있어서,
    상기 제3 공정에서 티타늄막의 증착조건은 반도체 기판의 온도를 550∼650℃ 범위내에서 조절하는 것을 특징으로 하는 PECVD에 의한 오믹층 증착방법.
  9. 제1항에 있어서,
    상기 제3 공정에서 티타늄막의 증착조건은 RF 플라즈마의 파워를 150∼450W의 범위에서 조절하는 것을 특징으로 하는 PECVD에 의한 오믹층 증착방법.
KR1019990034931A 1999-08-23 1999-08-23 플라즈마 화학기상증착에 의한 오믹층 증착방법 KR20010018820A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990034931A KR20010018820A (ko) 1999-08-23 1999-08-23 플라즈마 화학기상증착에 의한 오믹층 증착방법
JP2000252245A JP2001102327A (ja) 1999-08-23 2000-08-23 プラズマ化学蒸着によるオーミック層形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990034931A KR20010018820A (ko) 1999-08-23 1999-08-23 플라즈마 화학기상증착에 의한 오믹층 증착방법

Publications (1)

Publication Number Publication Date
KR20010018820A true KR20010018820A (ko) 2001-03-15

Family

ID=19608282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990034931A KR20010018820A (ko) 1999-08-23 1999-08-23 플라즈마 화학기상증착에 의한 오믹층 증착방법

Country Status (2)

Country Link
JP (1) JP2001102327A (ko)
KR (1) KR20010018820A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002152A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 플라즈마 화학기상증착을 이용한 막의 형성방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056567A (ja) * 2002-10-17 2010-03-11 Tokyo Electron Ltd 成膜方法
JP5204964B2 (ja) * 2006-10-17 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2009141227A (ja) * 2007-12-08 2009-06-25 Tokyo Electron Ltd チタン膜の成膜方法及びチタン膜の成膜装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002152A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 플라즈마 화학기상증착을 이용한 막의 형성방법

Also Published As

Publication number Publication date
JP2001102327A (ja) 2001-04-13

Similar Documents

Publication Publication Date Title
KR100469127B1 (ko) 반도체 장치의 장벽층 형성방법
US20030003719A1 (en) Method and apparatus for manufacturing a barrier layer of semiconductor device
JP3358328B2 (ja) 高融点金属膜の成膜方法
US6635939B2 (en) Boron incorporated diffusion barrier material
KR100714269B1 (ko) 반도체 소자 제조에 사용되는 금속층 형성방법
KR20010078215A (ko) Ｃｖｄ법에 의해 형성된 티타늄 나이트라이드 막의플라즈마 처리
KR20010018820A (ko) 플라즈마 화학기상증착에 의한 오믹층 증착방법
KR20020077170A (ko) 접착특성 및 트렌치 충전특성을 향상시키는 구리증착전의배리어 금속 표면처리방법
JP3063519B2 (ja) 薄膜の形成方法
CN100576496C (zh) 双镶嵌结构的形成方法
JPH07114203B2 (ja) 半導体装置の製造方法
KR0161889B1 (ko) 반도체장치의 배선 형성방법
KR100445411B1 (ko) 반도체소자의금속배선형성방법
KR100545538B1 (ko) 반도체 소자의 도핑 영역과의 컨택트 제조 방법
KR100459235B1 (ko) 반도체소자에서금속배선의장벽금속층형성방법
KR20060032919A (ko) 플라즈마를 사용하여 반도체 소자의 오오믹층 및 장벽금속막을 형성하는 화학기상증착 방법
KR100524921B1 (ko) 반도체장치의 장벽층 제조방법
KR20030049141A (ko) 질화티타늄막 형성 방법 및 반도체 소자 제조 방법
KR20000065373A (ko) 반도체 소자의 확산방지막 및 그 제조방법
KR20050106916A (ko) 확산방지막을 구비하는 반도체소자의 제조 방법
KR20020028329A (ko) 반도체 소자의 콘택홀 형성 방법
KR100187658B1 (ko) 반도체 소자의 티타늄나이트라이드막 형성방법
KR20010003420A (ko) 반도체 소자의 확산 방지막 형성 방법
KR100335129B1 (ko) 반도체 소자의 콘택 형성방법
KR100284131B1 (ko) 반도체소자의전극형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application