KR100524921B1 - 반도체장치의 장벽층 제조방법 - Google Patents

반도체장치의 장벽층 제조방법 Download PDF

Info

Publication number
KR100524921B1
KR100524921B1 KR10-1999-0016606A KR19990016606A KR100524921B1 KR 100524921 B1 KR100524921 B1 KR 100524921B1 KR 19990016606 A KR19990016606 A KR 19990016606A KR 100524921 B1 KR100524921 B1 KR 100524921B1
Authority
KR
South Korea
Prior art keywords
layer
titanium
titanium layer
thickness
semiconductor substrate
Prior art date
Application number
KR10-1999-0016606A
Other languages
English (en)
Other versions
KR20000073360A (ko
Inventor
이명범
박병률
문광진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-1999-0016606A priority Critical patent/KR100524921B1/ko
Publication of KR20000073360A publication Critical patent/KR20000073360A/ko
Application granted granted Critical
Publication of KR100524921B1 publication Critical patent/KR100524921B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체 장치의 장벽층 제조 방법을 개시한다. 본 발명의 일 관점은 반도체 기판 상을 노출하는 콘택홀을 가지는 절연층을 형성한다. 절연층 상에 노출되는 반도체 기판에 접촉하는 티타늄층을 화학 기상 증착법으로 형성하여 티타늄층과 접촉하는 반도체 기판과의 계면에 티타늄 실리사이드층을 형성한다. 티타늄층을 전면 에칭하여 티타늄층의 절연층을 덮는 일부의 두께를 선택적으로 줄인다. 에칭된 티타늄층을 질화 처리한다. 질화 처리된 티타늄층 상에 질화 티타늄층을 형성한다.

Description

반도체 장치의 장벽층 제조 방법{Manufacturing method of barrier layer for semiconductor device}
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히 반도체 기판 상에 장벽층(barrier layer)을 제조하는 방법에 관한 것이다.
반도체 장치가 고집적화됨에 따라 금속 등과 같은 도전물로 채워질 콘택 홀(contact hole)의 크기가 감소하고 있으며 단차 또한 높아지고 있다. 이에 따라, 단차 도포성 등이 열악해져 도전물로 이루어지는 도전성 콘택을 형성하는 데 여러 가지 문제가 발생하고 있다. 이를 극복하기 위해서 도전성 콘택을 증착할 때, 화학 기상 증착(Chemical Vapour Deposition;이하 "CVD"라 한다) 방법이 주로 이용되고 있다.
한편, 콘택 구조의 하부 구조로 도입되는 오믹 특성을 가지는 장벽층을 증착하는 데 증착 불량 등의 문제가 발생할 수 있다. 장벽층은, 반도체 기판 상에 절연층을 형성한 후, 반도체 기판의 일부를 노출하는 콘택홀을 형성한 후, 상기 노출되는 반도체 기판에 접촉하도록 형성된다.
예를 들어, 노출되는 반도체 기판 상에 접촉하는 오믹(ohmic) 접촉을 위한 오믹층으로 티타늄(Ti)층을 형성한 후, 질화 티타늄(TiN)층을 형성하여 장벽층으로 이용한다. 이때, 절연층 상에 증착된 티타늄층의 일부가, 질화 티타늄층을 형성하기 위해서 도입되는 소오스 가스, 예를 들어, 사염화 티타늄(TiCl4) 가스 및 암모니아(NH3) 가스 등과 같은 소오스 가스와 반응하여 티타늄층이 리프팅(lifting)되는 문제가 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 리프팅 등과 같은 장벽층의 막질 결함의 발생을 방지할 수 있는 반도체 장치의 장벽층 제조 방법을 제공하는 데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 일 관점은 반도체 기판 상을 노출하는 콘택홀을 가지는 절연층을 형성한다. 상기 절연층 상에 상기 노출되는 반도체 기판에 접촉하는 티타늄층을 화학 기상 증착법으로 형성하여 상기 티타늄층과 접촉하는 반도체 기판과의 계면에 티타늄 실리사이드층을 형성한다. 상기 티타늄층을 전면 에칭하여 상기 절연층을 덮는 일부의 두께를 선택적으로 줄인다. 상기 에칭된 티타늄층을 질화 처리한다. 상기 질화 처리된 티타늄층 상에 질화 티타늄층을 형성한다.
상기 에칭하는 단계는 상기 티타늄층을 형성하는 단계와 인 시튜로 수행된다. 상기 에칭 단계는 상기 티타늄층을 형성하는 데 사용되는 티타늄 소오스 가스를 에칭 매개체로 이용한다. 상기 티타늄 소오스 가스는 사염화 티타늄 가스 등을 이용한다.
본 발명에 따르면, 접촉 저항값의 증가를 억제하며 리프팅 등과 같은 장벽층의 결함의 발생을 방지할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 막의 두께 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한 어떤 막이 다른 막 또는 반도체 기판의 "상"에 있다 또는 접촉하고 있다라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.
도 1 내지 도 4는 본 발명의 실시예에 의한 반도체 장치의 장벽층 제조 방법을 공정 흐름에 따라 개략적으로 나타낸다.
도 1은 반도체 기판(100) 상에 티타늄층(300)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 반도체 기판(100), 예를 들어, P형의 불순물이 도핑된 반도체 기판 상에 절연층(200)을 형성한다. 이후에, 사진 식각 공정 등으로 절연층(200)을 패터닝하여 하부에 존재하는 반도체 기판(100)의 일부를 노출하는 콘택홀을 형성한다.
다음에, CVD 방법으로 콘택홀에 의해 노출되는 반도체 기판(100)에 접촉하는 티타늄층(300)을 증착한다. 이때, 상기 티타늄층(300)은 이후에 형성될 금속막과 반도체 기판(100)과의 오믹 접촉을 위해서 콘택홀이 형성된 결과물 전면에 도입된다.
예를 들어, 사염화 티타늄 가스 등을 티타늄 소오스로 포함하고 수소 가스(H2) 등을 반응제(reaction agent)로 포함하는 반응 가스를 이용하는 플라즈마 강화 화학 기상 증착법(Plasma Enhanced CVD)을 이용하여 상기 티타늄층(300)을 증착하는 것이 바람직하다. 상기 반응 가스에는 증착 반응을 제어하거나 상기 반응 가스를 희석시키는 보조 가스로 아르곤(Ar) 가스 등이 더 포함될 수 있다.
예를 들어, 사염화 티타늄 가스를 대략 5sccm(Standard Cubic Centimeter per Minute)으로 흘려주고, 수소 가스를 대략 1500sccm으로 흘려주며, CVD 챔버의 압력을 대략 5Torr 정도로 유지하고 RF 파워를 대략 350W를 인가함으로서, 티타늄층(300)을 대략 50Å 내지 200Å정도의 두께로 형성할 수 있다. 바람직하게는 대략 80Å 내지 150Å 정도의 두께로 형성할 수 있다.
이때, 티타늄층(300)과 접촉하는 반도체 기판(100)의 계면에서는 증착되는 티타늄과 반도체 기판(100)을 이루는 실리콘이 반응하여 티타늄 실리사이드(TiSiX)가 형성되어 성장된다. 따라서, 티타늄이 증착되는 공정 도중에 반도체 기판(100)은, 계면에서 티타늄 실리사이드층(310)이 형성될 수 있는 온도, 예를 들어, 대략 630℃ 정도의 온도로 유지된다.
이와 같이 형성되는 티타늄 실리사이드층(310)은 티타늄층(300)과 노출되는 반도체 기판(100)과의 계면에 위치하게 된다. 이러한 티타늄 실리사이드층(310)은 반도체 기판(100)과의 오믹 접촉 특성을 나타내어 오믹층으로 이용된다. .
도 2는 티타늄층(도 1의 300)을 에칭하여 그 두께를 줄이는 단계를 개략적으로 나타낸다.
구체적으로, 반도체 기판(100)과의 계면에 형성된 티타늄 실리사이드층(310)을 하부에 가지는 티타늄층(도 1의 300)의 전면을 에칭하여 그 두께를 감소시킨다. 두께가 감소된 에칭된 티타늄층(350)은 초기의 티타늄층(도 1의 300)에 비해 대략 50Å 정도의 두께 감소를 나타낼 수 있다. 이러한 두께 감소는 콘택홀의 존재에 따른 구조적인 요소에 의해서 티타늄층(350)의 절연층(200)을 덮는 일부에 주로 이루어진다.
이때, 상기한 에칭 단계는 티타늄층(도 1의 300)을 형성하는 단계와 인 시튜(in-situ)로 수행된다. 보다 상세하게는 티타늄층(300)을 형성하는 데 이용되는 PECVD 방법을 이용하여 티타늄층(300)을 에칭한다.
예를 들어, 상기 티타늄층(300)을 증착하는 데 이용되는 사염화 티타늄 가스를 에칭 매개체로 이용할 수 있다. 상세하게 설명하면, 티타늄층(300)을 소정의 두께, 예를 들어, 120Å 정도로 형성한 후, 상기한 수소 가스의 공급을 중단하고, 사염화 티타늄 가스를 아르곤 가스와 함께 계속 공급할 수 있다. 이때, 사염화 탄소 가스는 대략 5sccm의 흐름량으로 공급될 수 있다.
이와 같은 사염화 티타늄 가스는 티타늄층(300)의 티타늄 원소와 반응하여 부산물로 이염화 티타늄(TiCl2) 등을 생성시키며 티타늄층(300)을 소모시킨다. 이와 같이 티타늄층(300)의 티타늄 원소가 소모되어 결과적으로 티타늄층(300)이 에칭될 수 있다.
한편, 이와 같은 티타늄층(300)의 에칭은 사염화 티타늄 가스 흐름량에서 인가되는 RF 파워에 따라 식각 속도가 변화될 수 있다. 예를 들어, 대략 350W의 RF 파워에서는 대략 220Å/min의 식각 속도를 얻을 수 있고, 대략 300W의 경우에는 대략 200Å/min의 식각 속도를 얻을 수 있다.
이와 같이 티타늄층(300)을 형성한 후, 수소 가스 등의 공급을 중단하고 사염화 티타늄 가스 등과 같은 티타늄 소오스 가스만을 계속 공급함으로써 증착된 티타늄층(300)을 인 시튜로 에칭할 수 있다. 또는 사염화 티타늄 가스를 플라즈마(plasma) 상태로 여기시켜 티타늄층(300) 상에 공급할 수 있다.
한편, 상기한 바와 같은 에칭에 의해서 티타늄층(350)은 절연층(200)을 덮는 일부에서, 실질적으로, 두께 감소가 주로 일어난다. 즉, 절연층(200)을 덮는 티타늄층(350)의 일부 두께는 상기한 바와 같이 대략 50Å 정도 줄어든 두께로 실제 선택적으로 감소된다. 반면에, 콘택홀 내에 위치하는 티타늄 실리사이드층(310)을 덮는 티타늄층(350)의 일부에서는 상기 티타늄층(350)의 절연층(200)을 덮는 일부에서 보다 적은 두께 감소가 일어난다. 즉, 50Å 보다 매우 작은 두께 감소가 발생한다.
이는 콘택홀 내에서의 에칭은 구조적인 요소에 의해서 억제될 수 있다는 점에 근거한다. 즉, 에칭에 의해서 발생하는 부산물, 예컨대, 폴리머 등이 콘택홀의 구조적 특성에 의해서 콘택홀 내에 부유될 수 있어 콘택홀 내에 위치하는 티타늄층(350)의 일부를 에칭하는 작용이 완화될 수 있다. 이에 따라, 콘택홀 내에 위치하는 티타늄층(350)의 일부에서는 티타늄층(350)의 절연층(200)을 덮는 일부에 비해 매우 작은 양의 두께 감소만 발생한다.
결론적으로, 절연층(200)을 덮는 티타늄층(350)의 일부의 두께는 대략 50Å 정도 감소 되지만, 콘택홀 내의 티타늄층(350)의 일부의 두께는 미미하게 감소하므로, 전면 에칭이 수행됨에도 불구하고 선택적으로 에칭이 수행된 것과 같은 효과를 구현할 수 있다.
도 3은 에칭된 티타늄층(도 2의 350)을 질화 처리하는 단계를 개략적으로 나타낸다.
구체적으로, 에칭된 티타늄층(350) 상에 암모니아 가스(NH3) 또는 질소 가스 등과 같은 질소 소오스를 공급하여 티타늄층(350)을 질화시킨다. 예를 들어, 반도체 기판(100)을 대략 600℃ 내지 680℃ 정도로 유지하고 상기 NH3 등의 질소 소오스 가스를 대략 3000 sccm 정도로 공급하여 에칭된 티타늄층(350)을 질화시킬 수 있다.
상기 NH3은 티타늄층(350)의 티타늄과 반응하여 티타늄 질화물을 형성함으로써, 티타늄층(350)을 질화시키는 효과가 구현된다. 이때, 질화 처리 정도는 티타늄층(350)의 절연층(200)을 덮는 일부가 완전히 질화되도록 하는 것이 바람직하다. 이와 같은 질화 처리는, 후속에 수행되는 장벽층으로 이용될 질화 티타늄층 증착 공정에서 상기 티타늄층(350)이 질화 티타늄층 증착에 이용되는 사염화 티타늄 가스 등과 같은 반응 가스와 반응함으로써, 증착되는 질화 티타늄층이 들뜨는 리프팅 현상을 방지하기 위해서 수행된다. 이와 같이 하여 질화 처리된 티타늄층(350a)을 구현한다.
일반적으로, 질화 처리는 반도체 기판(100)과 접촉하는 티타늄층(350)의 일부 또한 질화시킨다. 이에 따라, 접촉 저항의 증가를 수반한다. 한편, 장벽층으로 이용되는 질화 티타늄층의 리프팅은 주로 절연층을 덮는 티타늄층의 일부에 주로 발생하므로, 절연층을 덮는 티타늄층의 일부만을 선택적으로 질화시키는 것이 접촉 저항의 증가를 억제하는 데 바람직하다. 그러나, 이와 같은 선택적인 질화 처리는 불가능에 가깝다.
따라서, 본 발명의 실시예에서는 질화 처리 정도를 최소화하기 위해서, 도 2에서 설명한 바와 같이 티타늄층(350)을 에칭하여 그 두께를 선택적으로 감소시키는 단계를 도입하는 것을 특징으로 한다. 이에 따라, 에칭된 티타늄층(350)은 절연층(200)을 덮는 일부의 두께가 초기의 티타늄층(300)에 비해서 매우 감소된 두께, 대략 50Å 이상 감소된 두께를 가질 수 있다. 반면에, 콘택홀 내에 위치하는 티타늄층(350)은 콘택홀의 구조적인 요소에 의해서 에칭이 절연층(200)을 덮는 일부에서에 비해 낮은 에칭 속도로 이루지므로, 상대적으로 두꺼운 두께로 유지될 수 있다.
이에 따라, 질화 처리에 의해서 티타늄층(350)의 절연층(200)을 덮는 일부를 완전히 질화시킬 때, 콘택홀 내의 반도체 기판(200)을 덮는 티타늄층(350)의 일부는 상대적으로 두꺼운 두께를 유지하고 있으므로 상기 질화 처리에 의해서 티타늄층(350)의 반도체 기판(200)을 덮는 콘택홀 내의 일부 또는 하부의 티타늄 실리사이드층(310)에 존재하는 티타늄이 질화되는 정도를 줄일 수 있다. 따라서, 접촉 저항의 증가를 억제할 수 있다. 이에 대해서는 이후의 도 5를 참조하여 보다 상세하게 설명한다.
도 4는 질화 처리된 티타늄층(350a) 상에 질화 티타늄층(400)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 질화 처리된 티타늄층(350a) 상에 티타늄 소오스 가스 및 질소 소오스 가스 등을 포함하는 반응 가스를 도입한다. 예를 들어, 사염화 티타늄 가스 및 NH3을 포함하는 반응 가스를 도입한다. 이와 같은 반응 가스가 반응하여 질화 처리된 티타늄층(350a) 상에 질화 티타늄층(400)을 형성한다.
예를 들어, 챔버 내의 온도를 대략 650℃ 정도로 유지하여 반도체 기판(100) 등의 온도가 상기한 온도로 유지되도록 한다. 그리고, 챔버의 압력을 대략 20 Torr 정도로 유지한다. 그리고, 티타늄 소오스 가스로 사염화 티타늄 가스를 대략 25sccm으로 공급하고, 삼수소화 질소 가스를 대략 60sccm으로 공급하며 질소 가스를 대략 3000sccm으로 공급한다.
사염화 티타늄 가스와 삼수소화 질소 가스는 상기 질화 처리된 티타늄층(350a) 상에서 반응하여 질화 티타늄층(400)으로 증착된다. 이때, 만일 질화 티타늄층(400)의 하부에 티타늄층이 존재한다면, 사염화 티타늄 가스는 하부의 티타늄층과 반응하여 부산물 가스 등을 발생시킬 수 있다. 이와 같이 사염화 티타늄 가스 등이 하부의 티타늄층과 반응하면, 증착되는 질화 티타늄층(400)에 리프팅 등과 같은 막질 불량이 발생할 수 있다.
그러나, 본 발명의 실시예에서는 질화 티타늄층(400)의 하부에 질화 처리된 티타늄층(350a)이 위치하고 있다. 따라서, 질화 티타늄층(400)에 함유된 티타늄 원소와 상기한 사염화 티타늄 가스 등이 반응하는 것이 억제된다. 이에 따라, 증착되는 질화 티타늄층(400)에 리프팅 등과 같은 막질 불량이 방지될 수 있다.
이와 같이 형성된 질화 티타늄층(400)은 물질의 이동 또는 확산 등을 방지하는 장벽층(barrier layer)으로 이용된다.
이후에, 질화 티타늄층(400) 상에 텅스텐(W) 등과 같은 도전 물질을 증착하여 도전막(450)을 형성한다. 예를 들어, 육불화 황(WF6) 등과 같은 텅스텐 소오스 가스를 이용하여 텅스텐을 질화 티타늄막(400) 상에 증착한다. 도전막(450)은 이후에 패터닝되어 도전성 스터드(stud) 또는 도전성 플러그(plug) 등과 같은 배선 구조체의 일부로 이용될 수 있다.
이하, 상술한 바와 같은 본 발명의 실시예에 의한 효과를 도면을 참조하여 구체적이고 상세하게 설명한다.
도 5는 티타늄층의 두께와 접촉 저항값의 관계를 측정한 결과를 도시한 그래프이다.
구체적으로, P형의 반도체 기판 상에 절연층을 형성하고 절연층에 콘택홀을 형성하고, 콘택홀에 의해 노출되는 반도체 기판 상에 접촉하는 티타늄층을 형성한다. 이때, 콘택홀의 크기는 상대적으로 다른 크기 조건을 갖도록 하였으며, 증착되는 티타늄층의 두께 또한 다른 조건이 되도록 하였다. 예를 들어, 참조 부호 510은 평균적으로 대략 120Å 정도의 두께로 형성된 티타늄층의 경우이고, 참조 부호 530은 평균적으로 대략 80Å 정도의 두께로 형성된 티타늄층의 경우이며, 참조 부호 550은 대략 40Å 정도의 두께로 형성된 티타늄층의 경우이다.
이와 같은 조건 하의 티타늄층에 본 발명의 실시예에서와 같이 실리사이드화, 질화 처리, 질화 티타늄층 형성 및 콘택홀을 채우는 도전막을 형성하였다. 본 발명의 실시예에서와는 달리 티타늄층을 에칭하여 그 두께를 감소하는 단계를 실시하지는 않았다. 또한, 질화 처리 조건은 티타늄층의 절연층을 덮는 일부가 완전히 질화되는 조건으로 설정하였다. 이후에, 도전막과 반도체 기판 간의 접촉 저항을 측정하여 그래프로 도시하였다. 이와 같이 함으로써, 티타늄층의 절연층을 덮는 일부를 완전히 질화시키는 조건에 의해서, 티타늄층의 콘택홀 내의 반도체 기판을 덮는 일부가 질화되어 접촉 저항의 증가에 기여하는 정도를 알 수 있다.
도 5를 참조하면, 콘택홀 내에서 반도체 기판과 접촉하는 부분에서 측정되는 접촉 저항값이 티타늄층의 두께에 의존함을 알 수 있다. 티타늄층의 두께가 120Å인 경우(510)와 80Å인 경우(530)에 비해 티타늄층의 두께가 40Å인 경우(550)가 보다 높은 저항값을 나타낸다.
이는, 티타늄층의 두께가 상대적으로 두꺼운 경우(510, 530)에, 티타늄층의 절연층을 덮는 노출되는 일부가 완전히 질화되는 동안에, 콘택홀 내에 위치하는 반도체 기판을 덮는 티타늄층의 일부는 상대적으로 적은 양이 질화됨을 의미한다.
즉, 티타늄층의 두께가 40Å인 경우(550)에는 티타늄층의 절연층을 덮는 일부가 완전히 질화될 때, 콘택홀 내의 티타늄층의 반도체 기판을 덮는 일부는 거의 대부분 질화됨을 의미한다. 이는 콘택홀의 크기 변화에 접촉 저항의 변화가 거의 일어나지 않음에 근거를 둘 수 있다.
반면에, 티타늄층의 두께가 80Å인 경우(530)에서는 낮은 접촉 저항을 보이다가 콘택홀의 크가가 대략 상대적인 비가 1인 경우에 증가함을 보인다. 이는 티타늄층의 절연층을 덮는 일부가 완전히 질화될 때, 콘택홀 내의 티타늄층의 반도체 기판을 덮는 일부는 그 일부만이 질화되어, 질화되지 않는 티타늄의 비율이 상대적으로 높음을 의미한다. 이는 콘택홀 내에 존재하는 티타늄층의 경우에 콘택홀의 존재에 의한 구조적인 요소에 의해서 질화 반응이 제한되거나 억제되었음을 의미한다. 이러한 구조적인 요소에 의한 질화 정도의 영향은 콘택홀의 상대적인 크기가 작은 경우에 낮은 접촉 저항이 측정된 참조 부호 530의 그래프에서 명확하게 뒷받침된다. 또한, 참조 부호 530의 그래프에서 상대적인 크기가 큰 경우에는 보다 높은 접촉 저항이 나타남에서, 구조적인 요소의 영향은 콘택홀의 크기에 의존함을 알 수 있다. 이로부터, 콘택홀의 크기가 상대적으로 클 경우에 접촉 저항이 높아지므로, 구조적인 요소에 의해서 질화 반응 정도가 억제되는 것이 완화됨을 알 수 있다.
한편, 티타늄층이 120Å인 경우(510)에는 콘택홀의 크기에 따른 접촉 저항의 변화가 거의 나타나지 않는다. 그리고, 접촉 저항은 모두 티타늄층이 40Å인 경우에 비해 매우 낮은 값을 나타낸다. 이는 콘택홀 내의 티타늄층의 일부만이 질화되는 것을 의미한다.
이와 같은 현상으로부터, 초기의 티타늄층의 두께만을 고려할 때 어느 정도 이상의 두께를 가지는 것이 낮은 접촉 저항값을 구현하는 데 유리하다는 결론을 도출할 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 적어도 80Å 이상의 두께로 초기의 티타늄층(300)을 형성하는 것이 바람직함을 알 수 있다.
그러나, 80Å의 두께 정도에서는 접촉 면적의 상대적인 크기가 증가함에 따라, 즉, 콘택홀에 의해서 노출되는 반도체 기판에 접촉하는 콘택의 상대적인 크기가 증가함에 따라, 저항값 또한 증가됨에 나타난다. 이를 방지하기 위해서 적어도 120Å 정도의 두께로 초기의 티타늄층을 형성하는 것이 보다 바람직함을 도 5에서 알 수 있다.
그러나, 티타늄층이 두꺼워지면 일반적으로, 후속에 증착되는 질화 티타늄층의 두께 또한 두꺼워져야 하며 리프팅이 발생할 수 있는 확률이 증가할 수 있다. 따라서, 리프팅을 방지하기 위해서 티타늄층을 질화시키는 효과가 상쇄될 수 있다. 그리고, 두꺼운 티타늄층을 완전히 질화시키기 위해서는 질화 처리 조건의 강화가 요구된다. 이는 접촉 저항의 증가에 악영향을 미친다.
티타늄층의 질화 처리에 따른 접촉 저항값의 변화는 다음의 도 6에 도시되어 있다.
도 6은 질화 처리 정도와 접촉 저항값의 관계를 측정한 결과를 도시한 그래프이다.
구체적으로, 도 5의 참조 부호 530에서와 같이 티타늄층을 대략 80Å 정도의 두께로 형성한 후, 각기 다른 조건으로 질화 처리하였다. 이후에, 도 5에서와 같이 도전막을 형성하여 도전막과 반도체 기판과의 접촉 저항값을 측정하였다. 이에 따른 결과로부터 질화 처리 조건에 따른 티타늄층의 질화 정도를 측정하였다.
도 6에서 참조 부호 610은 평균적으로 대략 80Å 두께로 형성된 티타늄층에 플라즈마를 이용한 질화 처리를 대략 630℃의 온도 조건에서 대략 30초 정도 수행한 경우에서 측정되는 접촉 저항값을 나타내고, 참조 부호 630은 열적 질화 처리를 대략 630℃의 온도 조건에서 대략 30초 정도 수행한 경우에서의 측정되는 접촉 저항값을 나타내고, 참조 부호 650은 열적 질화 처리를 대략 650℃의 온도 조건에서 대략 30초 정도 수행한 경우에서의 접촉 저항값을 나타낸다.
이와 같은 결과에서, 온도가 높은 경우(650)에 질화 처리에 의한 접촉 저항의 증가가 커짐을 알 수 있다. 따라서, 질화 정도를 강화하면, 접촉 저항의 증가는 필연적임을 알 수 있다.
도 7은 질화 처리 조건에 따른 질화 처리 효과 정도를 비교 분석한 그래프이다.
구체적으로, 도 6에서의 측정된 샘플들 각각을 AES(Auger Electron Spectrum) 분석 장비를 이용하여 질화 처리된 효과 정도를 분석하였다. 참조 부호 710은 도 6의 참조 부호 630에 이용된 샘플에서 분석된 결과이고, 참조 부호 730은 도 6의 참조 부호 610에 이용된 샘플에서 분석된 결과이고, 참조 부호 750은 도 6의 참조 부호 650에 이용된 샘플에서 분석된 결과이다. 이러한 샘플들은 콘택홀 내에 위치하는 질화 처리된 티타늄층의 일부에서 채취된 것이다.
도 6에서의 결과와 유사하게 650℃의 상대적으로 높은 온도 조건에서 열적 질화 처리한 경우가 가장 깊은 깊이로 질화 처리되었음을 알 수 있다. 도 6과 연관시켜 고려하면, 질화 처리를 강화할 경우 저항의 증가가 수반됨을 알 수 있다.
도 8은 질화 티타늄막의 두께와 접촉 저항값의 관계를 측정한 결과를 도시한 그래프이다.
구체적으로, 일정 두께의 티타늄층을 형성한 후 질화 처리하고, 장벽층으로 이용되는 질화 티타늄막을 두께를 달리하여 형성한 다음, 질화 티타늄막 상에 텅스텐막을 형성하고, 접촉 저항값을 측정하여 질화 티타늄막의 두께에 대한 접촉 저항값의 변화를 측정하였다. 참조 부호 810은 질화 티타늄막의 두께를 평균적으로 대략 450Å 정도일 때, 참조 부호 830은 대략 250Å 정도일 때, 참조 부호 850은 대략 150Å 정도일 때의 접촉 저항값을 나타낸다.
도 8을 참조하면, 질화 티타늄막의 두께가 극심하게 감소하면, 접촉 저항값이 오히려 증가함을 알 수 있다. 특히, 콘택의 상대적인 크기가 증가하면, 접촉 저항값이 낮은 두께인 경우에 크게 높은 값을 나타냄을 알 수 있다. 이러한 현상은 질화 티타늄막이 낮은 두께를 가질 수록 텅스텐막을 형성하는 데 이용되는 육불화 텅스텐 가스(WF6) 등과 같은 텅스텐 소오스 가스에 의해서 용이하게 침해됨을 시사한다.
그러나, 질화 티타늄막의 두께를 두껍게 형성하면, 비록 낮은 접촉 저항을 얻을 수 있으나, 리프팅이 발생할 확률은 일반적으로 증가한다. 따라서, 질화 티타늄막의 두께를 낮게 도입하여 리프팅 방지를 보다 더 확보하기 위해서는, 접촉 저항을 낮게 유지하는 것이 필요하다. 이를 위해서는 하부의 질화된 티타늄층의 두께가 감소되는 것이 필요하다.
결론적으로, 도 5에서 도시된 바와 같이 초기의 티타늄층을 두껍게 도입하는 것은 접촉 저항을 낮게 구현하는 데 유리하다. 그러나, 이는 질화 처리 정도의 강화를 요구한다. 그러나, 도 6 및 도 7에서 도시된 바와 같이 질화 처리 정도의 강화는 깊은 깊이까지 콘택홀 내에 위치하는 티타늄층의 일부를 질화시키므로, 접촉 저항의 증가를 수반하게 된다. 또한, 초기의 티타늄층을 두껍게 도입하는 것은 질화 처리된 티타늄층의 절연층을 덮는 일부 두께가 상대적으로 두꺼운 것을 의미하므로, 후속에 증착되는 질화 티타늄층의 두께가 상대적으로 두꺼울 것을 요구한다. 이는, 도 8에서와 같이 접촉 저항의 감소를 이끌 수 있으나, 앞서 설명한 바와 같이 리프팅의 발생을 유도하는 경향을 나타낼 수 있다.
이와 같은 결론으로부터, 초기의 티타늄층은 두껍게 도입하여야 접촉 저항값을 상대적으로 낮은 값으로 유지할 수 있음을 알 수 있다. 또한, 리프팅의 발생을 억제하기 위해서는 절연층을 덮는 티타늄층의 일부는 상대적으로 얇은 두께를 가지는 것이 바람직함을 알 수 있다. 이는 상호 상치되는 결론이다.
따라서, 이와 같이 상치되는 결론을 극복하기 위해서 본 발명의 실시예에서는, 초기의 티타늄층을 상대적으로 두꺼운 두께, 예컨대, 대략 120Å 정도로 형성한 후, 티타늄층의 전면을 에칭하는 단계를 도입한다. 본 발명의 실시예에서와 같이 초기의 티타늄층의 두께를 상대적으로 두껍게 도입함으로써, 반도체 기판을 덮는 티타늄층의 두께를 두껍게 유지할 수 있어 도 5에서 설명한 바와 같이 질화 처리에 불구하고 낮은 접촉 저항값을 얻을 수 있다.
또한, 티타늄층을 전면 에칭함으로써, 절연층을 덮는 티타늄층의 일부만을 실질적으로 선택하여 그 두께를 50Å 정도 제거함으로써, 실제적으로 절연층을 덮는 티타늄층의 일부의 두께만을 얇게 도입하는 효과를 얻을 수 있다. 이에 따라, 질화 처리는 티타늄층의 감소된 두께를 질화시킬 정도로 수행되면 충분하다. 이에 따라, 질화 처리된 티타늄층을 얇게 도입하는 효과를 얻을 수 있다. 리프팅의 발생을 보다 억제할 수 있다.
이에 따라, 본 발명의 실시예에서는 접촉 저항의 억제에 있어서 초기의 티타늄층을 상대적으로 두껍게 도입하는 효과를 얻을 수 있고, 리프팅의 방지면에 있어서 티타늄층을 얇게 도입함으로써 질화 처리된 티타늄층을 얇게 도입하여 질화 티타늄층을 얇게 도입하여 리프팅을 보다 더 방지할 수 있는 효과를 함께 얻을 수 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
상술한 본 발명에 따르면, 일정한 두께 이상의 티타늄층을 형성한 후, 다시 에칭하여 절연층을 덮는 티타늄층의 일부만의 두께를 선택적으로 감소시킴으로써, 질화 처리에 수반되는 접촉 저항값의 증가를 억제 또는 제한할 수 있다. 이와 함께, 절연층을 덮는 티타늄층의 일부가 얇게 도입되는 효과를 구현할 수 있어, 결국 질화 처리된 티타늄층을 얇게 도입하는 효과를 구현하여 질화 티타늄층을 증착할 때 리프팅 현상이 발생되는 것을 또한 방지할 수 있다.
도 1 내지 도 4는 본 발명의 실시예에 의한 반도체 장치의 장벽층 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 5 내지 도 8은 본 발명의 실시예에 의한 효과를 설명하기 위해서 개략적으로 도시한 그래프들이다.
*도면의 주요 부분에 대한 부호설명*
100;반도체 기판, 200;절연층,
300;티타늄층, 310;티타늄 실리사이드층,
350;에칭된 티타늄층, 350a;질화 처리된 티타늄층,
400;질화 티타늄층.

Claims (3)

  1. 반도체 기판 상을 노출하는 콘택홀을 가지는 절연층을 형성하는 단계;
    상기 절연층 상에 상기 노출되는 반도체 기판에 접촉하는 티타늄층을 화학 기상 증착법으로 형성하여 상기 티타늄층과 접촉하는 반도체 기판과의 계면에 티타늄 실리사이드층을 형성하는 단계;
    상기 티타늄층을 전면 에칭하여 상기 절연층을 덮는 일부의 두께를 선택적으로 줄이는 단계;
    상기 에칭된 티타늄층을 질화 처리하는 단계; 및
    상기 질화 처리된 티타늄층 상에 장벽층으로 질화 티타늄층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 장벽층 제조 방법.
  2. 제1항에 있어서, 상기 에칭하는 단계는
    상기 티타늄층을 형성하는 단계와 인 시튜로 수행되는 것을 특징으로 하는 반도체 장치의 장벽층 제조 방법.
  3. 제2항에 있어서, 상기 에칭 단계는
    상기 티타늄층을 형성하는 데 사용되는 티타늄 소오스 가스를 에칭 매개체로 이용하는 것을 특징으로 하는 반도체 장치의 장벽층 제조 방법.
KR10-1999-0016606A 1999-05-10 1999-05-10 반도체장치의 장벽층 제조방법 KR100524921B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0016606A KR100524921B1 (ko) 1999-05-10 1999-05-10 반도체장치의 장벽층 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0016606A KR100524921B1 (ko) 1999-05-10 1999-05-10 반도체장치의 장벽층 제조방법

Publications (2)

Publication Number Publication Date
KR20000073360A KR20000073360A (ko) 2000-12-05
KR100524921B1 true KR100524921B1 (ko) 2005-10-31

Family

ID=19584524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0016606A KR100524921B1 (ko) 1999-05-10 1999-05-10 반도체장치의 장벽층 제조방법

Country Status (1)

Country Link
KR (1) KR100524921B1 (ko)

Also Published As

Publication number Publication date
KR20000073360A (ko) 2000-12-05

Similar Documents

Publication Publication Date Title
KR100274603B1 (ko) 반도체장치의제조방법및그의제조장치
US6524952B1 (en) Method of forming a titanium silicide layer on a substrate
KR0167248B1 (ko) 반도체 기판의 전처리방법
US7211506B2 (en) Methods of forming cobalt layers for semiconductor devices
US6326690B2 (en) Method of titanium/titanium nitride integration
US20050136660A1 (en) Method of forming titanium film by CVD
US20090071404A1 (en) Method of forming titanium film by CVD
JP2004536960A (ja) フッ素を含まないタングステン核生成によるｗ−ｃｖｄ
KR100783844B1 (ko) 텅스텐막의 형성 방법
US7358188B2 (en) Method of forming conductive metal silicides by reaction of metal with silicon
KR100494129B1 (ko) 반도체 소자의 전극 형성방법
US20020192396A1 (en) Method of titanium/titanium nitride integration
KR100510473B1 (ko) 원자층 증착법을 이용한 반도체소자의 커패시터 상부 전극 형성방법
KR20040059842A (ko) 반도체 장치의 콘택트 홀 형성 방법
KR100524921B1 (ko) 반도체장치의 장벽층 제조방법
KR0161889B1 (ko) 반도체장치의 배선 형성방법
US5962084A (en) Plasma CVD process and semiconductor device having metal film formed by the process
KR101217393B1 (ko) 성막 방법, 플라즈마 처리 장치 및 기억 매체
US6767812B2 (en) Method of forming CVD titanium film
KR100445411B1 (ko) 반도체소자의금속배선형성방법
US6306765B1 (en) Method for the formation of thin films for use as a semiconductor device
KR20010018820A (ko) 플라즈마 화학기상증착에 의한 오믹층 증착방법
US5595936A (en) Method for forming contacts in semiconductor device
JPH09306870A (ja) バリア膜の形成方法
KR100639201B1 (ko) 반도체소자의 티타늄실리사이드 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee