KR20010018380A - 반도체칩의 접착방법 - Google Patents

반도체칩의 접착방법 Download PDF

Info

Publication number
KR20010018380A
KR20010018380A KR1019990034329A KR19990034329A KR20010018380A KR 20010018380 A KR20010018380 A KR 20010018380A KR 1019990034329 A KR1019990034329 A KR 1019990034329A KR 19990034329 A KR19990034329 A KR 19990034329A KR 20010018380 A KR20010018380 A KR 20010018380A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
film
printed circuit
ultraviolet curable
circuit board
Prior art date
Application number
KR1019990034329A
Other languages
English (en)
Inventor
석재욱
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019990034329A priority Critical patent/KR20010018380A/ko
Publication of KR20010018380A publication Critical patent/KR20010018380A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/275Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27515Curing and solidification, e.g. of a photosensitive layer material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

상면에 자외선 경화 접착성분을 갖는 필름과 가운데에 펀치홀에 형성되어 있는 인쇄회로기판과 반도체칩을 준비하는 공정과, 필름의 위에 인쇄회로기판을 올려 놓고 상기한 인쇄회로기판의 가운데에 형성되어 있는 펀치홀을 통해 반도체칩을 필름의 위에 올려 놓는 공정과, 필름의 하부를 자외선으로 조사하여 줌으로써 자외선 경화 접착성분이 경화되도록 하여 반도체칩이 견고하게 부착되도록 하는 공정을 포함하여 이루어지며, 자외선을 이용하여 접착성분의 경화가 이루어지도록 함으로써 상대적으로 공정작업시간을 짧게 줄일 수 있을 뿐만 아니라 반도체칩 접착과정에서 반도체칩과 인쇄회로기판의 열적변형이 발생되지 않도록 하여 수율을 높일 수 있는 효과를 가진 반도체칩의 접착방법을 제공한다.

Description

반도체칩의 접착방법{METHOD FOR ATTACHING A SEMICONDUCTOR CHIP}
이 발명은 반도체칩의 접착방법에 관한 것으로서, 더욱 상세하게 말하자면 반도체칩을 접착시킴에 있어 자외선 경화방식을 이용함으로써 상대적으로 공정작업시간을 짧게 줄일 수 있을 뿐만 아니라 반도체칩과 인쇄회로기판의 열적변형이 발생되지 않도록 하는, 자외선을 이용한 반도체칩의 접착방법에 관한 것이다.
반도체 패키지는 실장방법에 따라 삽입형과 표면실장(Surface Mount Technology, SMT)형으로 분류하게 되는데, 삽입형으로서 대표적인 것은 DIP(Dual In-line Package), PGA(Pim Grid Array) 등이 있고, 표면실장형으로서 대표적인 것은 QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Carrier), CLCC(Ceramic Leaded Chip Carrier), BGA(Ball Grid Array) 등이 있다. 근래에는 전자제품의 소형화에 따라 인쇄회로기판의 부품 장착도를 높이기 위해서 삽입형 반도체 패키지 대신에 표면실장형 반도체 패키지가 널리 사용되고 있다.
표면실장형 반도체 패키지 중에는 UTBGA(Ultra Thin Ball Grid Array)라고 하는, 패키지가 극히 얇은 두께로 이루어지는 제품의 개발이 이루어져 있어서 전자제품의 소형화를 더욱 가속화시키고 있다.
상기한 UTBGA는 와이어 본딩을 하기 전에 반도체칩을 접착시키기 위하여 접착 테이프를 사용하게 되는데, 이 과정을 첨부된 도면을 참조로 하여 구체적으로 설명하면 다음과 같다.
도 1a~도 1d는 종래의 접착 테이프를 이용한 반도체칩의 접착과정을 순차적으로 나타내는 도면이다. 종래의 접착 테이프를 이용한 반도체칩의 접착과정은, 도1a에 도시되어 있는 바와 같이 접착 테이프(1)와 가운데에 펀치홀(21)에 형성되어 있는 인쇄회로기판(2)과 반도체칩(3)을 준비하는 공정과, 도1b에 도시되어 있는 바와 같이 접착 테이프(1)의 위에 인쇄회로기판(2)을 올려 놓고 상기한 인쇄회로기판(2)의 가운데에 형성되어 있는 펀치홀(21)을 통해 반도체칩(3)을 접착 테이프(1)의 위에 올려 놓은 뒤에 고온으로 가열해 줌으로써 접착 테이프의 열적경화접착성분을 경화시키는 공정과, 도1c에 도시되어 있는 바와 같이 본딩 와이어(4)를 이용하여 상기한 반도체칩(3)과 인쇄회로기판(2)을 와이어 본딩한 후 수지몰딩(5)을 이용하여 몰딩을 하고 인쇄회로기판(2)의 위에 솔더볼(6)을 형성하는 공정과, 도1d에 도시되어 있는 바와 같이 접착 테이프(1)를 제거하는 공정을 포함하여 이루어진다.
그러나, 이와 같은 종래의 접착 테이프를 이용한 반도체칩의 접착방법은, 접착 테이프의 열적경화접착성분을 경화시키기 위하여 150도 이상의 고온에서 장시간(1시간 정도)동안 가열해주어야 하기 때문에 공정작업시간이 상대적으로 오래 걸리게 됨으로써 생산성이 저하될 뿐만 아니라 반도체칩과 인쇄회로기판의 열적변형이 일어나게 됨으로써 불량률이 높아지게 문제점이 있다.
이 발명의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 자외선 경화방식을 이용하여 반도체칩이 접착되도록 함으로써 상대적으로 공정작업시간을 짧게 줄일 수 있을 뿐만 아니라 반도체칩 접착과정에서 반도체칩과 인쇄회로기판의 열적변형이 전혀 발생되지 않도록 함으로써 불량률을 저하시킬 수 있는, 자외선을 이용한 반도체칩의 접착방법을 제공하는 데 있다.
도 1a~도 1d는 종래의 접착 테이프를 이용한 반도체칩의 접착과정을 순차적으로 나타내는 도면이다.
도 2a~도 2c는 이 발명의 제1 실시예에 따른 자외선을 이용한 반도체칩의 접착과정을 순차적으로 나타내는 도면이다.
도 3a~도 3c는 이 발명의 제2 실시예에 따른 자외선을 이용한 반도체칩의 접착과정을 순차적으로 나타내는 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 접착 테이프 2 : 인쇄회로기판
3 : 반도체칩 4 : 본딩 와이어
5 : 수지몰딩 6 : 솔더볼
7 : 자외선 경화 접착제 8 : 투명필름
9 : 자외선 경화 필름
상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은, 상면에 자외선 경화 접착성분을 갖는 필름과 가운데에 펀치홀에 형성되어 있는 인쇄회로기판과 반도체칩을 준비하는 공정과, 필름의 위에 인쇄회로기판을 올려 놓고 상기한 인쇄회로기판의 가운데에 형성되어 있는 펀치홀을 통해 반도체칩을 필름의 위에 올려 놓는 공정과, 필름의 하부를 자외선으로 조사하여 줌으로써 자외선 경화 접착성분이 경화되도록 하여 반도체칩이 견고하게 부착되도록 하는 공정을 포함하여 이루어진다.
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하기로 한다.
도 2a~도 2c는 이 발명의 제1 실시예에 따른 자외선을 이용한 반도체칩의 접착과정을 순차적으로 나타내는 도면이다. 이 발명의 제1 실시예에 따른 자외선을 이용한 반도체칩의 접착과정은, 도2a에 도시되어 있는 바와 같이 상면에 자외선 경화 접착제(7)가 뿌려져 있는 투명필름(8)과 가운데에 펀치홀(21)에 형성되어 있는 인쇄회로기판(2)과 반도체칩(3)을 준비하는 공정과, 도2b에 도시되어 있는 바와 같이 투명필름(8)의 상면의 자외선 경화 접착제(7)의 위에 인쇄회로기판(2)을 올려 놓고 상기한 인쇄회로기판(2)의 가운데에 형성되어 있는 펀치홀(21)을 통해 반도체칩(3)을 자외선 경화 접착제(7)의 위에 올려 놓는 공정과, 투명필름(8)의 하부를 자외선으로 조사하여 줌으로써 자외선 경화 접착제(7)가 경화되도록 하여 반도체칩(3)이 견고하게 고정되도록 하는 공정을 포함하여 이루어진다.
상기한 구성에 의한 이 발명의 제1 실시예에 따른 자외선을 이용한 반도체칩의 접착방법은, 투명필름(8)의 하부를 자외선으로 조사하여 투명필름(8)과 반도체칩(3)의 사이에 있는 자외선 경화 접착제(7)가 경화되도록 함으로써 상대적으로 짧은 시간안에 반도체칩(3)이 접착될 수 있도록 한다. 반도체칩(3)이 접착되고 나면 종래와 마찬가지로, 외어어 본딩 고정, 몰딩 공정, 솔더볼 형성공정 등이 순차적으로 이루어지도록 함으로써 패키지가 완성되도록 한다.
도 3a~도 3c는 이 발명의 제2 실시예에 따른 자외선을 이용한 반도체칩의 접착과정을 순차적으로 나타내는 도면이다. 이 발명의 제2 실시예에 따른 자외선을 이용한 반도체칩의 접착과정은, 도3a에 도시되어 있는 바와 같이 상면에 자외선 경화 접착성분이 형성되어 있는 자외선 경화필름(9)과 가운데에 펀치홀(21)에 형성되어 있는 인쇄회로기판(2)과 반도체칩(3)을 준비하는 공정과, 도3b에 도시되어 있는 바와 같이 자외선 경화필름(9)의 상면에 인쇄회로기판(2)을 올려 놓고 상기한 인쇄회로기판(2)의 가운데에 형성되어 있는 펀치홀(21)을 통해 반도체칩(3)을 자외선 경화필름(9)의 위에 올려 놓는 공정과, 자외선 경화필름(9)의 하부를 자외선으로 조사하여 줌으로써 자외선 경화 접착성분이 경화되도록 하여 반도체칩(3)이 견고하게 고정되도록 하는 공정을 포함하여 이루어진다.
상기한 구성에 의한 이 발명의 제2 실시예에 따른 자외선을 이용한 반도체칩의 접착방법은, 자외선 경화필름(9)의 하부를 자외선으로 조사하여 자외선 경화필름(9)의 상면에 있는 자외선 경화 접착성분이 경화되도록 함으로써 상대적으로 짧은 시간안에 반도체칩(3)이 접착될 수 있도록 한다. 반도체칩(3)이 접착되고 나면 종래와 마찬가지로, 외어어 본딩 고정, 몰딩 공정, 솔더볼 형성공정 등이 순차적으로 이루어짐으로써 패키지가 완성되도록 한다.
이상의 설명에서와 같이 이 발명의 실시예에서, 자외선을 이용하여 접착성분의 경화가 이루어지도록 함으로써 상대적으로 공정작업시간을 짧게 줄일 수 있을 뿐만 아니라 반도체칩 접착과정에서 반도체칩과 인쇄회로기판의 열적변형이 발생되지 않도록 하여 수율을 높일 수 있는 효과를 가진 반도체칩의 접착방법을 제공할 수가 있다. 이 발명의 이와 같은 효과는 반도체 패키지 분야에서 이 발명의 기술적 범위를 벗어나지 않는 범위내에서 다양하게 변형되어 이용될 수가 있다.

Claims (4)

  1. 상면에 자외선 경화 접착성분을 갖는 필름과 가운데에 펀치홀에 형성되어 있는 인쇄회로기판과 반도체칩을 준비하는 공정과, 필름의 위에 인쇄회로기판을 올려 놓고 상기한 인쇄회로기판의 가운데에 형성되어 있는 펀치홀을 통해 반도체칩을 필름의 위에 올려 놓는 공정과, 필름의 하부를 자외선으로 조사하여 줌으로써 자외선 경화 접착성분이 경화되도록 하여 반도체칩이 견고하게 부착되도록 하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체칩의 접착방법.
  2. 제 1 항에 있어서, 상기한 필름은 자외선 경화 접착제가 뿌려져 있는 투명필름을 사용하는 것을 특징으로 하는 반도체칩의 접착방법.
  3. 제 2 항에 있어서, 상기한 자외선 경화 접착제는 반도체칩 접착영역에만 형성되어 있는 것을 특징으로 하는 반도체칩의 접착방법.
  4. 제 1 항에 있어서, 상기한 필름은 상면에 자외선 경화 접착성분이 형성되어 있는 자외선 경화필름을 사용하는 것을 특징으로 하는 반도체칩의 접착방법.
KR1019990034329A 1999-08-19 1999-08-19 반도체칩의 접착방법 KR20010018380A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990034329A KR20010018380A (ko) 1999-08-19 1999-08-19 반도체칩의 접착방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990034329A KR20010018380A (ko) 1999-08-19 1999-08-19 반도체칩의 접착방법

Publications (1)

Publication Number Publication Date
KR20010018380A true KR20010018380A (ko) 2001-03-05

Family

ID=19607815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990034329A KR20010018380A (ko) 1999-08-19 1999-08-19 반도체칩의 접착방법

Country Status (1)

Country Link
KR (1) KR20010018380A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038180B1 (ko) * 2010-12-28 2011-05-31 세미텍 주식회사 반도체 패키징 공정의 엘티씨씨 기판 고정 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038180B1 (ko) * 2010-12-28 2011-05-31 세미텍 주식회사 반도체 패키징 공정의 엘티씨씨 기판 고정 방법

Similar Documents

Publication Publication Date Title
KR100214555B1 (ko) 반도체 패키지의 제조방법
KR100293138B1 (ko) 열저항력이 뛰어난 고체 촬상 장치 및 그 제조 방법
JPH06232186A (ja) 電子部品の接着方法
CN111586990A (zh) 印制电路板陶瓷柱栅阵列器件防护处理方法
KR20010018380A (ko) 반도체칩의 접착방법
US6120301A (en) Semiconductor device and method of manufacturing the same
JP3216314B2 (ja) 半導体装置およびその製造方法、並びに半導体装置の製造装置
KR20050013936A (ko) 반도체 장치 및 그 제조 방법
KR100337462B1 (ko) 에어리어 어레이 범프드 반도체 패키지 몰딩금형
KR100480834B1 (ko) 레이저 마킹용 영구 테이프구조
KR200276091Y1 (ko) 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지 제조용 몰딩 금형
JP2887644B2 (ja) プリント基板における電子部品の固定方法
KR100251860B1 (ko) Csp (칩 스케일 패키지)의 구조 및 제조방법
KR100254267B1 (ko) 비.지.에이패키지및그제조방법
JPH02110994A (ja) フラットパッケージ型電子部品の回路基板搭載方法
JPS59143333A (ja) 素子保護用樹脂の被覆方法
JPH03145193A (ja) 混成集積回路装置の製造方法
KR20090082029A (ko) 솔더 볼 형성방법 및 이를 이용한 반도체 패키지의제조방법
CN118658791A (zh) 厚模bga集成电路封装工艺
JPH04326747A (ja) 部品実装方法
JPH03219691A (ja) 回路基板における部品実装方法
JP2000299552A (ja) 電子回路基板製造方法
JPH04364761A (ja) 半導体装置及びその実装方法
JPH03278565A (ja) 混成集積回路装置
JPH03201554A (ja) 基板実装用の電子部品

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application