KR20010018068A - Method fo manufacturing a capacitor in a semiconductor - Google Patents
Method fo manufacturing a capacitor in a semiconductor Download PDFInfo
- Publication number
- KR20010018068A KR20010018068A KR1019990033873A KR19990033873A KR20010018068A KR 20010018068 A KR20010018068 A KR 20010018068A KR 1019990033873 A KR1019990033873 A KR 1019990033873A KR 19990033873 A KR19990033873 A KR 19990033873A KR 20010018068 A KR20010018068 A KR 20010018068A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist layer
- layer
- forming
- capacitor
- hole pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Abstract
Description
본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 특히 포토리소그라피(photolithography)기술에서 포토레지스트(photor-esist)가 노광될 때 발생되는 정현파 효과(Standing wave effect)를 이용하여, 높은 유전율의 강유전체를 사용하는 캐패시터의 전극 재료인 노블 메탈 또는 금속 산화물로 주름진 표면을 갖는 하부 전극 형성할 수 있는 반도체 소자의 캐패시터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a capacitor of a semiconductor device. In particular, a ferroelectric having a high dielectric constant is obtained by using a standing wave effect generated when photoresist is exposed in photolithography. The present invention relates to a capacitor manufacturing method of a semiconductor device capable of forming a lower electrode having a corrugated surface with a noble metal or a metal oxide which is an electrode material of a capacitor to be used.
일반적으로, 고집적 반도체 소자의 동작에 필요한 캐패시터의 정전 용량을 확보하기 위하여, 캐패시터의 하부 전극을 3차원 구조로 설계하여 유효 표면적을 증대시키고 있으며, 이때 사용되는 전극 재료는 폴리실리콘이다. 반도체 소자가 고집적화 되어감에 따라 더욱 복잡한 3차원의 하부 전극을 형성하여야 하는데, 작은 디자인 룰에서 이러한 3차원 구조를 형성하는데 공정상의 어려움이 있어 반도체 소자의 고집적화 실현에 한계가 있다. 공정상의 어려움을 해결하면서 반도체 소자의 고집적화를 실현하기 위하여, 최근에는 높은 유전율을 갖는 BST, STO, PLT와 같은 강유전체를 캐패시터의 유전체막의 재료로 사용하려는 연구가 진행되고 있다. 이때 적용되는 캐패시터의 전극 재료로 Pt, Ru, Pd 등의 노블 메탈이나 RuO2, RhO2, IrO2등의 금속 산화물이 대두되고 있다. 이러한 전극 재료는 증착, 식각, 화학적 기계적 연마(CMP), 세정 등의 여러 가지 공정상의 어려움이 있기 때문에 고유전체 캐패시터의 하부 전극으로 사용할 경우 단순 구조로만 형성하고 있는 실정이다. 따라서, 고집적 반도체 소자의 동작에 필요한 정전 용량을 확보하기 위해서는 높이를 높게 하는 방법밖에 없어 실제 고집적 반도체 소자 제조 공정에 적용하는데 어려움이 따른다.In general, in order to secure the capacitance of the capacitor required for the operation of the highly integrated semiconductor device, the lower electrode of the capacitor is designed in a three-dimensional structure to increase the effective surface area, and the electrode material used here is polysilicon. As the semiconductor devices have been highly integrated, more complicated three-dimensional lower electrodes have to be formed. However, there is a process difficulty in forming such three-dimensional structures in a small design rule. In order to realize high integration of semiconductor devices while solving process difficulties, researches have recently been made on using ferroelectrics such as BST, STO, and PLT having high dielectric constant as the material of the dielectric film of a capacitor. At this time, noble metals such as Pt, Ru, and Pd, and metal oxides such as RuO 2 , RhO 2 , and IrO 2 are emerging as electrode materials of the capacitor to be applied. Since the electrode material has various process difficulties such as deposition, etching, chemical mechanical polishing (CMP), and cleaning, the electrode material has only a simple structure when used as a lower electrode of a high dielectric capacitor. Therefore, in order to secure the capacitance required for the operation of the highly integrated semiconductor device, there is only a method of increasing the height, which makes it difficult to apply to the manufacturing process of the highly integrated semiconductor device.
따라서, 본 발명은 포토리소그라피 기술에서 포토레지스트가 노광될 때 발생되는 정현파 효과를 이용하여 노블 메탈 또는 금속 산화물로 주름진 표면을 갖는 하부 전극을 형성하므로, 하부 전극의 유효 표면적이 증대되어 충분한 캐패시터의 정전 용량을 확보할 수 있고, 이로 인하여 하부 전극의 높이를 낮출 수 있어 반도체 소자의 고집적화를 실현시킬 수 있는 반도체 소자의 캐패시터 제조 방법을 제공함에 그 목적이 있다.Accordingly, the present invention forms a lower electrode having a pleated surface with a noble metal or metal oxide by using the sinusoidal effect generated when the photoresist is exposed in photolithography technology, thereby increasing the effective surface area of the lower electrode, thereby providing sufficient capacitance of the capacitor. It is an object of the present invention to provide a method for manufacturing a capacitor of a semiconductor device, which can secure a capacity, thereby lowering the height of the lower electrode, thereby realizing high integration of the semiconductor device.
이러한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 캐패시터 제조 방법은 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판이 제공되고, 상기 기판 상에 포토레지스트층을 형성하는 단계; 노광 공정을 실시하여 상기 포토레지스트층의 일부분을 노광하고, 상기 노광 공정시 입사광과 반사광의 간섭 현상으로 인해 정현파가 상기 포토레지스트층 내부에 발생하여 상기 포토레지스트층의 노광된 부분과 노광되지 않는 부분과의 경계면이 주름진 모양으로 되는 단계; 상기 포토레지스트층의 노광된 부분을 제거하고, 이로 인하여 내측벽이 주름진 홀 패턴이 형성되는 단계; 상기 홀 패턴이 형성된 포토레지스트층 상에 도전성 물질층을 형성하고, 상기 홀 패턴 내에만 상기 도전성 물질층을 남긴 후, 상기 포토레지스트층을 제거하여 주름진 표면 특성을 갖는 하부 전극을 형성하는 단계; 및 상기 하부 전극 상에 유전체막 및 상부 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a capacitor of a semiconductor device, the method including: forming a photoresist layer on the substrate; An exposure process is performed to expose a portion of the photoresist layer, and a sinusoidal wave is generated inside the photoresist layer due to an interference phenomenon between incident light and reflected light during the exposure process, and thus an exposed portion of the photoresist layer and an unexposed portion Making the interface of the cortex become corrugated; Removing the exposed portion of the photoresist layer, thereby forming a hole pattern having corrugated inner walls; Forming a conductive material layer on the photoresist layer on which the hole pattern is formed, leaving the conductive material layer only in the hole pattern, and then removing the photoresist layer to form a lower electrode having corrugated surface characteristics; And forming a dielectric film and an upper electrode on the lower electrode.
도 1a 내지 도 1c는 본 발명의 제 1 실시 예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 소자의 단면도.1A to 1C are cross-sectional views of a device for explaining a method of manufacturing a capacitor of a semiconductor device according to the first embodiment of the present invention.
도 2a 내지 도 2c는 본 발명의 제 2 실시 예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 소자의 단면도.2A to 2C are cross-sectional views of devices for describing a method of manufacturing a capacitor of a semiconductor device according to a second embodiment of the present invention.
〈도면의 주요 부분에 대한 부호 설명〉<Description of Signs of Major Parts of Drawings>
10 : 접합부 11 : 반도체 기판10: junction portion 11: semiconductor substrate
12 : 층간 절연막 13 : 스페이서 산화막12 interlayer insulating film 13 spacer oxide film
14 : 폴리실리콘 플러그 15 : 배리어 메탈층14 polysilicon plug 15 barrier metal layer
16 : 포토레지스트층 17 : 마스크16 photoresist layer 17 mask
18 : 도전성 물질층 18A : 하부 전극18 conductive layer 18A lower electrode
19 : 배리어층19: barrier layer
이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings, the present invention will be described in detail.
도 1a 내지 도 1c는 본 발명의 제 1 실시 예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 소자의 단면도이다.1A to 1C are cross-sectional views of devices for describing a method of manufacturing a capacitor of a semiconductor device according to a first embodiment of the present invention.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(11) 상에 층간 절연막(12)을 형성한 후, 층간 절연막(12)의 일부분을 식각 하여 접합부(10)가 노출 되도록 콘택 홀을 형성한다. 콘택 홀 내 벽에 스페이서 산화막(13)을 형성한 후 콘택 홀이 충분히 매립되도록 폴리실리콘을 증착하고, 에치 백 공정을 과도하게 실시하여 리세스(recess)를 갖는 폴리실리콘 플러그(13)를 형성한다. 폴리실리콘 플러그(13)의 리세스 부분에 매립 배리어 메탈층(15)을 형성한다. 매립 배리어 메탈층(15)을 포함한 전체 구조상에 포토레지스트층(16)을 형성한 후, 하부 전극용 마스크(17)를 이용한 노광 공정으로 포토레지스트층(16)을 노광시킨다.Referring to FIG. 1A, after forming an interlayer insulating film 12 on a semiconductor substrate 11 on which various elements for forming a semiconductor device are formed, a portion of the interlayer insulating film 12 is etched to expose the junction 10. Form a contact hole. After forming the spacer oxide film 13 on the inner wall of the contact hole, polysilicon is deposited to sufficiently fill the contact hole, and the etch back process is excessively performed to form the polysilicon plug 13 having a recess. . A buried barrier metal layer 15 is formed in the recessed portion of the polysilicon plug 13. After the photoresist layer 16 is formed on the entire structure including the buried barrier metal layer 15, the photoresist layer 16 is exposed by an exposure process using the mask 17 for lower electrodes.
상기에서, 노광 공정시 입사광과 반사광의 간섭 현상으로 인해 정현파(Standing wave)가 포토레지스트층(16) 내부에 발생하여 포토레지스트층(16)의 노광된 부분과 노광되지 않는 부분과의 경계면(A)이 주름 모양으로 된다. 노광 공정시에 사용되는 광원은 현재 사용되고 있는 모든 광원을 사용할 수 있다. 예를 들어, 248nm의 파장을 갖는 KrF를 광원으로 사용할 경우, 경계면(A)의 굴곡 크기가 약 70nm정도인 것으로 확인되고 있다. 포토레지스트층(16)은 네거티브 포토레지스트 또는 포지티브 포토레지스트를 도포 하여 형성하며, 본 발명에서는 포지티브 포토레지스트로 형성한 경우를 예를 들어 설명한다.In the above, a sine wave is generated inside the photoresist layer 16 due to the interference phenomenon between the incident light and the reflected light during the exposure process, and thus the interface A between the exposed portion and the unexposed portion of the photoresist layer 16. ) Is wrinkled. As the light source used in the exposure process, any light source currently used may be used. For example, when KrF having a wavelength of 248 nm is used as a light source, it is confirmed that the bending size of the interface A is about 70 nm. The photoresist layer 16 is formed by applying a negative photoresist or a positive photoresist. In the present invention, a case where the photoresist layer is formed of a positive photoresist will be described.
도 1b를 참조하면, 포토레지스트층(16)의 노광된 부분을 제거하고, 이로 인하여 내측벽이 주름진 홀 패턴이 형성되고, 홀 패턴이 형성된 포토레지스트층(16)의 표면을 따라 하부 전극용 도전성 물질층(18)을 형성한다.Referring to FIG. 1B, the exposed portion of the photoresist layer 16 is removed, thereby forming a hole pattern with wrinkled inner walls, and conducting the lower electrode conductive along the surface of the photoresist layer 16 on which the hole pattern is formed. The material layer 18 is formed.
상기에서, 도전성 물질층(18)은 BST, STO, PLT와 같은 높은 유전율의 강유전체를 사용하는 캐패시터의 전극 재료인 Pt, Ru, Ir, Rh등의 노블 메탈이나, RuO2, IrO2, RhO2, SrRuO3, CaRuO3, BaRuO3, Sr2RuO4, Sr3Ru2O7, (La, Sr)CoO3등의 금속 산화물은 물론 YBCO와 같은 초전도체나 반도체 소자에 널리 사용되는 폴리실리콘을 증착하여 형성된다. 도전성 물질층(18)은, 도시된 바와 같이, 그 내측벽 및 외측벽 모두가 주름진 표면 특성을 갖도록 홀 패턴이 매립되지 않도록 형성하여 유효 표면적을 극대화시키는 것이 바람직하며, 홀 패턴이 완전히 매립되도록 도전성 물질층(18)을 증착하더라도 외측벽이 주름진 표면 특성을 갖기 때문에 주름진 부분만큼 유효 표면적이 증대된다.In the above, the conductive material layer 18 is a noble metal such as Pt, Ru, Ir, Rh, etc., which is an electrode material of a capacitor using a high dielectric constant ferroelectric such as BST, STO, PLT, or RuO 2 , IrO 2 , RhO 2 Metal oxides such as, SrRuO 3 , CaRuO 3 , BaRuO 3 , Sr 2 RuO 4 , Sr 3 Ru 2 O 7 , (La, Sr) CoO 3, as well as polysilicones widely used in superconductors and semiconductor devices such as YBCO Is formed. The conductive material layer 18 is preferably formed so that the hole pattern is not buried so that both the inner wall and the outer wall have corrugated surface characteristics, so as to maximize the effective surface area, and the conductive material so that the hole pattern is completely buried. Even if layer 18 is deposited, the effective surface area is increased by the corrugated portion because the outer wall has corrugated surface properties.
도 1c를 참조하면, 도전성 물질층(18)은 홀 패턴 부분에서 갭이 형성되고, 이 갭 부분을 도전성 물질층(18)과 식각 선택비가 큰 물질로 매립시키 후, 포토레지스트층(16) 상부면이 노출될 때까지 화학적 기계적 연마 공정을 실시하여 홀 패턴 내에만 도전성 물질층(18)을 남기고, 이후 갭 부분의 매립 물질과 포토레지스트층(16)을 완전히 제거하고, 이로 인하여 내측벽 및 외측벽 모두가 주름진 표면 특성을 갖는 실린더 구조의 하부 전극(18A)이 형성된다. 이후, 캐패시터의 유전체막 및 상부 전극을 형성하여 캐패시터가 완성된다.Referring to FIG. 1C, a gap is formed in the hole pattern portion of the conductive material layer 18, and the gap portion is filled with a material having a high etching selectivity with the conductive material layer 18, and then the upper portion of the photoresist layer 16 is formed. The chemical mechanical polishing process is performed until the surface is exposed, leaving the conductive material layer 18 only in the hole pattern, and then completely removing the buried material and the photoresist layer 16 in the gap portion, thereby allowing the inner and outer walls to be removed. The lower electrode 18A of the cylindrical structure is formed in which all have corrugated surface characteristics. Thereafter, the capacitor film is completed by forming the dielectric film and the upper electrode of the capacitor.
상기에서, 갭 부분을 매립시키는 물질은 공정의 단순화를 위해 포토레지스트층(16)과 같은 극성을 갖는 포토레지스트를 사용하는 것이 바람직하지만, 산화물과 같은 다른 물질을 사용할 수도 있다.In the above, it is preferable to use a photoresist having the same polarity as the photoresist layer 16 as the material for filling the gap portion, but other materials such as oxides may be used.
도 2a 내지 도 2c는 본 발명의 제 2 실시 예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 소자의 단면도이다.2A to 2C are cross-sectional views of devices for describing a method of manufacturing a capacitor of a semiconductor device according to the second embodiment of the present invention.
도 2a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(11) 상에 층간 절연막(12)을 형성한 후, 층간 절연막(12)의 일부분을 식각 하여 접합부(10)가 노출 되도록 콘택 홀을 형성한다. 콘택 홀 내 벽에 스페이서 산화막(13)을 형성한 후 콘택 홀이 충분히 매립되도록 폴리실리콘을 증착하고, 에치 백 공정을 과도하게 실시하여 리세스를 갖는 폴리실리콘 플러그(13)를 형성한다. 폴리실리콘 플러그(13)의 리세스 부분에 매립 배리어 메탈층(15)을 형성한다. 매립 배리어 메탈층(15)을 포함한 전체 구조상에 배리어층(19)을 형성한다. 배리어층(19)상에 포토레지스트층(16)을 형성한 후, 하부 전극용 마스크(17)를 이용한 노광 공정으로 포토레지스트층(16)을 노광시킨다.Referring to FIG. 2A, after forming the interlayer insulating film 12 on the semiconductor substrate 11 on which various elements for forming a semiconductor device are formed, a portion of the interlayer insulating film 12 is etched to expose the junction 10. Form a contact hole. After forming the spacer oxide film 13 on the inner wall of the contact hole, polysilicon is deposited to sufficiently fill the contact hole, and the etch back process is excessively performed to form the polysilicon plug 13 having the recess. A buried barrier metal layer 15 is formed in the recessed portion of the polysilicon plug 13. The barrier layer 19 is formed on the entire structure including the buried barrier metal layer 15. After the photoresist layer 16 is formed on the barrier layer 19, the photoresist layer 16 is exposed by an exposure process using the mask 17 for lower electrodes.
상기에서, 노광 공정시 입사광과 반사광의 간섭 현상으로 인해 정현파가 포토레지스트층(16) 내부에 발생하여 포토레지스트층(16)의 노광된 부분과 노광되지 않는 부분과의 경계면(A)이 주름 모양으로 된다. 노광 공정시에 사용되는 광원은 현재 사용되고 있는 모든 광원을 사용할 수 있다. 배리어 메탈층(15)은 리세스 부분에 매립되어 하부 전극 형성 후에 외부에 노출되지 않지만 오배열로 인한 배리어 메탈층(15)의 외부 노출 가능성이 있기 때문에 노출 방지를 위해 산화물, 질화물 등으로 배리어층(19)을 형성한다. 포토레지스트층(16)은 네거티브 포토레지스트 또는 포지티브 포토레지스트를 도포 하여 형성하며, 본 발명에서는 포지티브 포토레지스트로 형성한 경우를 예를 들어 설명한다.In the above, the sine wave is generated inside the photoresist layer 16 due to the interference phenomenon between the incident light and the reflected light during the exposure process, so that the interface A between the exposed portion and the unexposed portion of the photoresist layer 16 is wrinkled. Becomes As the light source used in the exposure process, any light source currently used may be used. The barrier metal layer 15 is buried in the recess portion and is not exposed to the outside after the lower electrode is formed, but since the barrier metal layer 15 may be exposed to the outside due to misalignment, the barrier layer may be formed of oxide, nitride, or the like to prevent exposure. (19) is formed. The photoresist layer 16 is formed by applying a negative photoresist or a positive photoresist. In the present invention, a case where the photoresist layer is formed of a positive photoresist will be described.
도 2b를 참조하면, 포토레지스트층(16)의 노광된 부분을 제거하고, 이로 인하여 내측벽이 주름진 홀 패턴이 형성된다. 홀 패턴이 형성된 포토레지스트층(16)을 식각 마스크로 한 식각 공정으로 배리어층(19)의 노출된 부분을 제거하여 배리어 메탈층(15)이 노출되도록 한다. 홀 패턴이 형성된 포토레지스트층(16)의 표면을 따라 하부 전극용 도전성 물질층(18)을 형성한다.Referring to FIG. 2B, the exposed portion of the photoresist layer 16 is removed, thereby forming a hole pattern in which the inner wall is corrugated. The exposed portion of the barrier layer 19 is removed by an etching process using the photoresist layer 16 having the hole pattern as an etching mask to expose the barrier metal layer 15. A conductive material layer 18 for lower electrodes is formed along the surface of the photoresist layer 16 on which the hole pattern is formed.
상기에서, 도전성 물질층(18)은 BST, STO, PLT와 같은 높은 유전율의 강유전체를 사용하는 캐패시터의 전극 재료인 Pt, Ru, Ir, Rh등의 노블 메탈이나, RuO2, IrO2, RhO2, SrRuO3, CaRuO3, BaRuO3, Sr2RuO4, Sr3Ru2O7, (La, Sr)CoO3등의 금속 산화물은 물론 YBCO와 같은 초전도체나 반도체 소자에 널리 사용되는 폴리실리콘을 증착하여 형성된다. 도전성 물질층(18)은, 도시된 바와 같이, 그 내측벽 및 외측벽 모두가 주름진 표면 특성을 갖도록 홀 패턴이 매립되지 않도록 형성하여 유효 표면적을 극대화시키는 것이 바람직하며, 홀 패턴이 완전히 매립되도록 도전성 물질층(18)을 증착하더라도 외측벽이 주름진 표면 특성을 갖기 때문에 주름진 부분만큼 유효 표면적이 증대된다.In the above, the conductive material layer 18 is a noble metal such as Pt, Ru, Ir, Rh, etc., which is an electrode material of a capacitor using a high dielectric constant ferroelectric such as BST, STO, PLT, or RuO 2 , IrO 2 , RhO 2 Metal oxides such as, SrRuO 3 , CaRuO 3 , BaRuO 3 , Sr 2 RuO 4 , Sr 3 Ru 2 O 7 , (La, Sr) CoO 3, as well as polysilicones widely used in superconductors and semiconductor devices such as YBCO Is formed. The conductive material layer 18 is preferably formed so that the hole pattern is not buried so that both the inner wall and the outer wall have corrugated surface characteristics, so as to maximize the effective surface area, and the conductive material so that the hole pattern is completely buried. Even if layer 18 is deposited, the effective surface area is increased by the corrugated portion because the outer wall has corrugated surface properties.
도 2c를 참조하면, 도전성 물질층(18)은 홀 패턴 부분에서 갭이 형성되고, 이 갭 부분을 도전성 물질층(18)과 식각 선택비가 큰 물질로 매립시키 후, 포토레지스트층(16) 상부면이 노출될 때까지 화학적 기계적 연마 공정을 실시하여 홀 패턴 내에만 도전성 물질층(18)을 남기고, 이후 갭 부분의 매립 물질과 포토레지스트층(16)을 완전히 제거하고, 이로 인하여 내측벽 및 외측벽 모두가 주름진 표면 특성을 갖는 실린더 구조의 하부 전극(18A)이 형성된다. 하부 전극(18A)을 식각 마스크로 하여 노출된 배리어층(19)을 제거하고, 주름진 부분만큼 남아 있는 배리어층(19)이 배리어 메탈층(15)의 외부 노출을 방지한다. 이후, 캐패시터의 유전체막 및 상부 전극을 형성하여 캐패시터가 완성된다.Referring to FIG. 2C, a gap is formed in the hole pattern portion of the conductive material layer 18, and the gap portion is filled with a material having a high etching selectivity with the conductive material layer 18, and then over the photoresist layer 16. The chemical mechanical polishing process is performed until the surface is exposed, leaving the conductive material layer 18 only in the hole pattern, and then completely removing the buried material and the photoresist layer 16 in the gap portion, thereby allowing the inner and outer walls to be removed. The lower electrode 18A of the cylindrical structure is formed in which all have corrugated surface characteristics. The exposed barrier layer 19 is removed using the lower electrode 18A as an etch mask, and the barrier layer 19 remaining by the corrugated portion prevents the external exposure of the barrier metal layer 15. Thereafter, the capacitor film is completed by forming the dielectric film and the upper electrode of the capacitor.
상기에서, 갭 부분을 매립시키는 물질은 공정의 단순화를 위해 포토레지스트층(16)과 같은 극성을 갖는 포토레지스트를 사용하는 것이 바람직하지만, 산화물과 같은 다른 물질을 사용할 수도 있다.In the above, it is preferable to use a photoresist having the same polarity as the photoresist layer 16 as the material for filling the gap portion, but other materials such as oxides may be used.
상술한 바와 같이, 본 발명은 본 발명은 포토리소그라피(photolithography)기술에서 포토레지스트(photor-esist)가 노광될 때 발생되는 정현파 효과(Standing wave effect)를 이용한 단순 공정으로 주름진 표면 특성을 갖는 하부 전극을 형성할 수 있어, 높은 유전율의 강유전체를 사용하는 캐패시터의 전극 재료인 노블 메탈 또는 금속 산화물로도 주름진 표면을 갖는 하부 전극 형성을 가능하게 하므로써, 반도체 소자의 고집적화 실현에 기여할 수 있을 뿐만 아니라, 기존의 노광 장비를 활용할 수 있어 공정 비용 절감 효과가 있다.As described above, the present invention provides a lower electrode having a wrinkled surface characteristic by a simple process using a standing wave effect generated when a photoresist is exposed in photolithography. By forming a lower electrode having a corrugated surface even with a noble metal or a metal oxide, which is an electrode material of a capacitor using a high dielectric constant ferroelectric, it is possible to contribute to the realization of high integration of a semiconductor device. Can be used to reduce the process cost.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990033873A KR20010018068A (en) | 1999-08-17 | 1999-08-17 | Method fo manufacturing a capacitor in a semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990033873A KR20010018068A (en) | 1999-08-17 | 1999-08-17 | Method fo manufacturing a capacitor in a semiconductor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010018068A true KR20010018068A (en) | 2001-03-05 |
Family
ID=19607489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990033873A KR20010018068A (en) | 1999-08-17 | 1999-08-17 | Method fo manufacturing a capacitor in a semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010018068A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100388468B1 (en) * | 2001-06-30 | 2003-06-25 | 주식회사 하이닉스반도체 | Capacitor making methods of ferroelectric random access memory |
| KR20060074978A (en) * | 2004-12-28 | 2006-07-04 | 주식회사 하이닉스반도체 | Method for manufacturing capacitor in memory deive |
-
1999
- 1999-08-17 KR KR1019990033873A patent/KR20010018068A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100388468B1 (en) * | 2001-06-30 | 2003-06-25 | 주식회사 하이닉스반도체 | Capacitor making methods of ferroelectric random access memory |
| KR20060074978A (en) * | 2004-12-28 | 2006-07-04 | 주식회사 하이닉스반도체 | Method for manufacturing capacitor in memory deive |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100239417B1 (en) | Capacitor of semiconductor device amd manufacturing method thereof | |
| KR100270211B1 (en) | Dram cell capacitor and method of fabricating the same | |
| US5686339A (en) | High dielectric constant capacitor and a fabricating method thereof | |
| KR20050105695A (en) | Capacitor of memory device and fabrication method thereof | |
| US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
| KR100227070B1 (en) | Capacitor fabricating method | |
| JPH09199686A (en) | Manufacture of capacitor of semiconductor device | |
| JPH0870100A (en) | Ferroelectric substance capacitor preparation | |
| KR100587086B1 (en) | Method for forming capacitor of semiconductor device | |
| KR20010018068A (en) | Method fo manufacturing a capacitor in a semiconductor | |
| KR19980085564A (en) | Semiconductor device and manufacturing method thereof | |
| KR19990003904A (en) | Charge storage electrode of semiconductor device and forming method thereof | |
| KR100445059B1 (en) | Method of fabricating capacitor of semiconductor device for improving physical property of capacitor bottom electrode | |
| KR100557646B1 (en) | A method for forming a storage node of semiconductor device | |
| TW201804625A (en) | Capacitor structure and manufacturing method thereof | |
| KR0124576B1 (en) | Capacitor apparatus of semiconductor memory | |
| KR0132654B1 (en) | Manufacturing method of capacitor of semiconductor device | |
| KR100280503B1 (en) | How to Form Storage Nodes for Cell Capacitors | |
| KR100772530B1 (en) | Method for forming concave capacitor in semiconductor device | |
| KR19990039831A (en) | Capacitors in Semiconductor Devices and Formation Methods | |
| KR100934824B1 (en) | Method of forming a semiconductor device | |
| KR20000027832A (en) | Method for forming lower electrode of capacitors | |
| KR970011676B1 (en) | Method of forming semiconductor device capacitor | |
| KR20020002633A (en) | A method for forming a storage node of a semiconductor device | |
| KR980012481A (en) | Method for manufacturing capacitor of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |