KR20010017947A

KR20010017947A - 불휘발성 강유전체 메모리 소자의 구동회로

Info

Publication number: KR20010017947A
Application number: KR1019990033705A
Authority: KR
Inventors: 강희복
Original assignee: 김영환; 현대반도체 주식회사
Priority date: 1999-08-16
Filing date: 1999-08-16
Publication date: 2001-03-05
Also published as: KR100339413B1; JP4544713B2; US6317380B1; DE10037706B4; DE10037706A1; JP2001076480A

Abstract

본 발명은 레이아웃을 효율적으로 이용하여 칩 사이즈를 최소화하고, 소자의 구동능력을 극대화할 수 있는 불휘발성 강유전체 메모리 소자의 구동회로를 제공하기 위한 것으로, 복수개의 셀 어레이들로 구성되는 제 1 셀 어레이부와 제 2 셀 어레이부와, 복수개의 로컬 워드라인 드라이버들로 구성되며 상기 제 1 셀 어레이부의 일측에 형성되어 임의의 셀들을 구동하기 위한 신호를 출력하는 제 1 로컬 워드라인 드라이버부와, 복수개의 로컬 워드라인 드라이버들로 구성되며 상기 제 1 로컬 워드라인 드라이버부의 일측에 형성되어 상기 제 2 셀 어레이부의 임의의 셀들을 구동하기 위한 신호를 출력하는 제 2 로컬 워드라인 드라이버부와, 상기 제 1 로컬 워드라인 드라이버부와 제 2 로컬 워드라인 드라이버부중 임의의 하나를 활성화시키기 위한 제어신호를 출력하는 메인 워드라인 드라이버와, 상기 임의의 셀들에 대응되는 제 1, 제 2 스플릿 워드라인에 인가될 구동신호를 상기 제 1, 제 2 로컬 워드라인 드라이버부로 인가하는 로컬 X디코더부를 포함하는 것을 특징으로 한다.

Description

불휘발성 강유전체 메모리 소자의 구동회로{DRIVING CIRCUIT FOR NONVOLATILE FERROELECTRIC MEMORY DEVICD}

본 발명은 반도체 메모리 장치에 관한 것으로 특히, 불휘발성 강유전체 메모리 소자의 구동회로에 관한 것이다.

일반적으로 비휘발성 강유전체 메모리 즉, FRAM(Ferroelectric Random Access Memory)은 디램(DRAM : Dynamic Random Access Memory)정도의 데이터 처리속도를 갖고, 전원의 오프(off)시에도 데이터가 보존되는 특성때문에 차세대 기억소자로 주목받고 있다.

FRAM은 DRAM과 거의 유사한 구조를 갖는 기억소자로서 커패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류분극을 이용한 것이다.

이와 같은 잔류분극 특성으로 인해 전계를 제거하여도 데이터가 지워지지 않는다.

도 1은 일반적인 강유전체의 히스테리시스 루프를 나타낸 특성도이다.

도 1에서와 같이, 전계에 의해 유기된 분극이 전계를 제거하여도 잔류분극(또는 자발분극)의 존재로 인하여 소멸되지 않고, 일정량(d,a상태)을 유지하고 있는 것을 알 수 있다.

비휘발성 강유전체 메모리 셀은 상기 d,a상태를 각각 1,0으로 대응시켜 기억소자로 응용한 것이다.

이하, 종래 기술에 따른 비휘발성 강유전체 메모리 소자의 구동회로를 첨부된 도면을 참조하여 설명하기로 한다.

도 2는 종래 비휘발성 강유전체 메모리의 단위셀을 나타내었다.

도 2에 도시된 바와 같이, 일방향으로 형성된 비트라인(B/L)과, 상기 비트라인과 교차하는 방향으로 형성된 워드라인(W/L)과, 워드라인에 일정한 간격을 두고 워드라인과 동일한 방향으로 형성된 플레이트 라인(P/L)과, 게이트가 상기 워드라인에 연결되고 소오스는 상기 비트라인에 연결되는 트랜지스터(T1)와, 두 단자중 제 1 단자가 상기 트랜지스터(T1)의 드레인에 연결되고, 제 2 단자는 상기 플레이트 라인(P/L)에 연결되는 강유전체 커패시터(FC1)를 포함하여 구성된다.

이와 같이 구성된 종래 비휘발성 강유전체 메모리 소자의 데이터 입출력 동작은 다음과 같다.

도 3a는 종래 비휘발성 강유전체 메모리 소자의 쓰기 모드(Write mode)의 동작을 나타낸 타이밍도이고, 도 3b는 읽기 모드(Read mode)의 동작을 나타낸 타이밍도이다.

먼저, 쓰기 모드의 경우, 외부에서 인가되는 칩 인에이블 신호(CSBpad)가 하이(high)에서 로우(low)로 활성화되고, 동시에 쓰기 인에이블 신호(WEBpad)를 하이에서 로우로 인가하면, 쓰기 모드가 시작된다.

이어, 쓰기 모드에서의 어드레스 디코딩이 시작되면, 해당 워드라인에 인가되는 펄스가 "로우"에서 "하이"로 천이되어 셀이 선택된다.

이와 같이, 워드라인이 "하이"상태를 유지하고 있는 구간에서 해당 플레이트 라인에는 차례로 일정구간의 "하이" 신호와 일정 구간의 "로우" 신호가 인가된다.

그리고 선택된 셀에 로직값 "1" 또는 "0"을 쓰기 위하여 해당 비트라인에 쓰기 인에이블 신호(WEBpad)에 동기되는 "하이" 또는 "로우" 신호를 인가한다.

즉, 비트라인에 "하이"신호를 인가하고, 워드라인에 인가되는 신호가 "하이"상태인 구간에서 플레이트 라인에 인가되는 신호가 "로우"이면 강유전체 커패시터에는 로직값 "1"이 기록된다.

그리고 비트라인에 "로우"신호를 인가하고, 플레이트 라인에 인가되는 신호가 "하이"신호이면 강유전체 커패시터에는 로직값 "0"이 기록된다.

이와 같은 쓰기 모드의 동작으로 셀에 저장된 데이터를 읽어내기 위한 동작은 다음과 같다.

먼저, 외부에서 칩 인에이블 신호(CSBpad)를 "하이"에서 "로우"로 활성화시키면, 해당 워드라인이 선택되기 이전에 모든 비트라인은 이퀄라이저 신호에 의해 "로우" 전압으로 등전위 된다.

그리고 각 비트라인을 비활성화시킨 다음, 어드레스를 디코딩하고, 디코딩된 어드레스에 의해 해당 워드라인에는 "로우"신호가 "하이" 신호로 천이되어 해당 셀을 선택한다.

선택된 셀의 플레이트 라인에 "하이" 신호를 인가하여 강유전체 메모리에 저장된 로직값 "1"에 상응하는 데이터를 파괴시킨다.

만약, 강유전체 메모리에 로직값 "0"이 저장되어 있다면, 그에 상응하는 데이터는 파괴되지 않는다.

이와 같이 파괴된 데이터와, 파괴되지 않은 데이터는 전술한 히스테리시스 루프의 원리에 의해 서로 다른값을 출력하게 되어 센스앰프는 로직값 "1" 또는 "0"을 센싱하게 된다.

즉, 데이터가 파괴된 경우는 도 1의 히스테리시스 루프에서처럼 d에서 f로 변경되는 경우이고, 데이터가 파괴되지 않은 경우는 a에서 f로 변경되는 경우이다.

따라서, 일정시간이 경과한 후에 센스앰프가 인에이블되면, 데이터가 파괴된 경우는 증폭되어 로직값 "1"을 출력하고, 데이터가 파괴되지 않는 경우는 로직값 "0"을 출력한다.

이와 같이, 센스앰프에서 데이터를 출력한 후에는 원래의 데이터로 복원하여야 하므로 해당 워드라인에 "하이"신호를 인가한 상태에서 플레이트 라인을 "하이"에서 "로우"로 비활성화시킨다.

상기와 같은 종래 불휘발성 강유전체 메모리 소자의 구동회로를 보다 상세히 설명하면 다음과 같다.

도 4는 종래 기술에 따른 불휘발성 강유전체 메모리 소자의 구성도이다.

도 4에 도시된 바와 같이, 크게 메인 워드라인 드라이버(41)와, 메인 워드라인 드라이버(41)의 일측에 형성된 제 1 셀 어레이부(43)와, 제 1 셀 어레이부(43)의 일측에 형성된 제 1 로컬 워드라인 드라이버부(45)와, 제 1 로컬 워드라인 드라이버부(45)의 일측에 형성된 제 2 로컬 워드라인 드라이버부(47)와, 상기 제 2 로컬 워드라인 드라이버부(47)의 일측에 형성된 제 2 셀 어레이부(49)와, 상기 제 1 로컬 워드라인 드라이버(45)의 상부에 형성된 제 1 로컬 X디코더부(51)와, 상기 제 2 로컬 워드라인 드라이버(47)의 상부에 형성된 제 2 로컬 X디코더부(53)로 구성된다.

여기서, 제 1 로컬 워드라인 드라이버부(45)는 메인 워드라인 드라이버(41)의 출력신호와 제 1 로컬 X디코더부(45)의 출력신호를 입력하여 제 1 셀 어레이부(43)의 워드라인을 선택한다.

제 2 로컬 워드라인 드라이버부(47)는 메인 워드라인 드라이버(41)의 출력신호와 제 2 로컬 X디코더부(53)의 출력신호를 입력하여 제 2 셀 어레이부(49)의 워드라인을 선택한다.

이와 같은 종래 기술에 따른 불휘발성 강유전체 메모리 소자는 메인 워드라인 드라이버부(41)의 출력신호가 제 1, 제 2 로컬 워드라인 드라이버부(45,47)의 공통 입력으로 사용됨을 알 수 있다.

따라서 셀 어레이부의 선택은 상기 제 1 로컬 X디코더부(51)의 출력신호와 제 2 로컬 X디코더부(53)의 출력신호에 의해 결정된다.

즉 제 1, 제 2 로컬 X디코더부(51,53)의 출력신호에 의해 제 1 셀 어레이부 (43) 또는 제 2 셀 어레이부(45)를 선택하게 되고, 선택된 셀 어레이부의 워드라인을 구동하게 된다.

도 5는 도 4의 부분적 상세도로써, 제 1, 제 2 로컬 X디코더부의 출력신호에 따른 셀 어레이부 선택을 보여주는 도면이다.

도 5에 도시한 바와 같이, 메인 워드라인 드라이버부(41)와 연결된 메인 워드라인은 제 1, 제 2 로컬 워드라인 드라이버부(45,47) 및 제 1, 제 2 셀 어레이부 (43,49)를 가로지르며 형성된다.

제 1 로컬 워드라인 드라이버부(45)는 상기 메인 워드라인을 통해 전달되는 메인 워드라인 드라이버부(41)에서 출력되는 신호와 상기 제 1 로컬 X디코더부(51)에서 출력되는 신호를 논리연산하는 논리 게이트(55)로 구성된다.

제 2 로컬 워드라인 드라이버부(47) 또한 상기 메인 워드라인을 통해 전달되는 메인 워드라인 드라이버부(41)에서 출력되는 신호와 상기 제 2 로컬 X디코더부 (53)에서 출력되는 신호를 논리연산하는 논리 게이트(55)로 구성된다.

여기서, 상기 논리 게이트(55)는 낸드 게이트로써, 각 낸드 게이트의 출력은 상기 메인 워드라인 드라이버(41)에서 인가되는 신호와 상관없이 상기 제 1, 제 2 로컬 X디코더부(51,53)의 출력신호에 의해 결정된다.

예를 들어, 메인 워드라인 드라이버(41)에서 하이(high) 신호가 인가된다고 가정할 때, 상기 제 1 로컬 X디코더부(51)의 출력신호가 로우(low)이고, 제 2 로컬 X디코더부(53)의 출력신호가 하이(high)이면 제 1 셀 어레이부(43)가 선택된다.

반대로, 제 1 로컬 X디코더부(51)의 출력신호가 하이(high)이고, 제 2 로컬 X디코더부(53)의 출력신호가 로우(low)이면 제 2 셀 어레이부(49)가 선택된다.

이와 같이, 셀 어레이부의 선택은 제 1, 제 2 로컬 X디코더부(51,53)의 출력신호에 의해 결정된다.

참고적으로 도 4 및 도 5는 불휘발성 강유전체 메모리 소자의 구동회로는 일부만을 도시한 것이므로 상기 제 1, 제 2 로컬 워드라인 드라이버부(45,47) 및 제 1, 제 2 셀 어레이부(43,43a), 그리고 제 1, 제 2 로컬 X디코더부(51,53)는 복수개 존재하게 된다.

그러나 상기와 같은 종래 불휘발성 강유전체 메모리 소자의 구동회로는 다음과 같은 문제점이 있었다.

좌측과 우측의 셀 어레이부중 어느 하나를 선택하기 위해서는 두 개의 로컬 X디코더부가 필요하게 되어 상기 로컬 X디코더부가 차지하는 면적이 커지게 된다.

고집적화 추세에 따라 면적이 작아져야 함에도 불구하고 이러한 면적의 증가는 딜레이 요인으로 작용하게 되어 억세스 속도가 느려지게 되고 결과적으로 소자의 구동능력을 저하시키게 된다.

또한, 칩 사이즈가 커지게 되어 집적화에 불리하다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로써, 레이아웃을 효율적으로 이용하여 칩 사이즈를 최소화하고, 소자의 구동능력을 극대화할 수 있는 불휘발성 강유전체 메모리 소자의 구동회로를 제공하는데 그 목적이 있다.

도 1은 일반적인 강유전체의 히스테리시스 루프를 나타낸 특성도

도 2는 종래 비휘발성 강유전체 메모리의 단위셀의 구성도

도 3a는 종래 비휘발성 강유전체 메모리 소자의 쓰기 모드(Write mode)의 동작을 나타낸 타이밍도

도 3b는 읽기 모드(Read mode)의 동작을 나타낸 타이밍도

도 4는 종래 기술에 따른 불휘발성 강유전체 메모리 소자의 구성도

도 5는 도 4의 부분적 상세도

도 6은 본 발명의 불휘발성 강유전체 메모리 소자의 회로적 구성도

도 7은 본 발명의 불휘발성 강유전체 메모리 장치의 구성도

도 8은 본 발명의 불휘발성 강유전체 메모리 소자의 동작을 설명하기 위한 타이밍도

도 9는 본 발명의 불휘발성 강유전체 메모리 소자의 구동회로의 구성블록도

도 10a는 본 발명의 불휘발성 강유전체 메모리 소자의 구동회로에 따른 부분적 상세구성도

도 10b는 본 발명의 불휘발성 강유전체 메모리 소자의 구동회로에 따른 부분적 상세구성도

도 11은 도 9의 각 구성블록을 이루는 구성단위를 상세하게 도시한 구성블록도

도 12는 본 발명의 일실시예에 따른 불휘발성 강유전체 메모리 소자의 구동회로의 구성도

도 13은 본 발명의 다른 실시예에 따른 불휘발성 강유전체 메모리 소자의 구동회로

도면의 주요 부분에 대한 부호의 설명

91 : 메인 워드라인 드라이버 93,99 : 제 1, 제 2 셀 어레이부

95,97 : 제 1, 제 2 로컬 워드라인 드라이버부

101 : 로컬 X디코더부

상기의 목적을 달성하기 위한 본 발명의 불휘발성 강유전체 메모리 소자의 구동회로는 복수개의 셀 어레이들로 구성되는 제 1 셀 어레이부와 제 2 셀 어레이부와, 복수개의 로컬 워드라인 드라이버들로 구성되며 상기 제 1 셀 어레이부의 일측에 형성되어 임의의 셀들을 구동하기 위한 신호를 출력하는 제 1 로컬 워드라인 드라이버부와, 복수개의 로컬 워드라인 드라이버들로 구성되며 상기 제 1 로컬 워드라인 드라이버부의 일측에 형성되어 상기 제 2 셀 어레이부의 임의의 셀들을 구동하기 위한 신호를 출력하는 제 2 로컬 워드라인 드라이버부와, 상기 제 1 로컬 워드라인 드라이버부와 제 2 로컬 워드라인 드라이버부중 임의의 하나를 활성화시키기 위한 제어신호를 출력하는 메인 워드라인 드라이버와, 상기 임의의 셀들에 대응되는 제 1, 제 2 스플릿 워드라인에 인가될 구동신호를 상기 제 1, 제 2 로컬 워드라인 드라이버부로 인가하는 로컬 X디코더부를 포함하는 것을 특징으로 한다.

이하, 본 발명의 불휘발성 강유전체 메모리 소자의 구동회로를 첨부된 도면을 참조하여 설명하기로 한다.

도 6은 본 발명의 불휘발성 강유전체 메모리 소자의 단위셀을 도시한 것이다.

도 6에 도시한 바와 같이, 본 발명의 불휘발성 강유전체 메모리 소자의 단위 셀은 로우(Row)방향으로 형성되며 서로 일정한 간격을 가지는 제 1 스플릿 워드라인(SWL1)과 제 2 스플릿 워드라인(SWL2), 제 1, 제 2 스플릿 워드라인(SWL1,SWL2)들을 가로지르는 방향으로 형성된 제 1 비트라인(B/L1)및 제 2 비트라인(B/L2), 게이트가 제 1 스플릿 워드라인(SWL1)에 연결되고 드레인이 제 1 비트라인(B/L1)에 연결되는 제 1 트랜지스터(T1)와, 제 1 트랜지스터(T1)의 소오스와 상기 제 2 스플릿 워드라인(SWL2) 사이에 연결된 제 1 강유전체 커패시터(FC1)과, 게이트가 제 2 스플릿 워드라인(SWL2)에 연결되고 드레인이 제 2 비트라인(B/L2)에 연결되는 제 2 트랜지스터(T2)와, 제 2 트랜지스터(T2)의 소오스와 제 1 스플릿 워드라인(SWL1) 사이에 연결된 제 2 강유전체 커패시터(FC2)로 구성된다.

이와 같은 단위 셀을 복수개 구성하여 도 7과 같은 불휘발성 강유전체 메모리 장치가 구성되는데, 상기 단위 셀은 구조적으로는 2T/2C가 단위 셀이 되고, 데이터 저장 단위로는 1T/1C가 단위 셀이 된다.

이하에서 도 7에 도시된 불휘발성 강유전체 메모리 장치의 동작원리를 보다 상세하게 설명하면 다음과 같다.

도 7은 간략화한 본 발명의 불휘발성 강유전체 메모리 장치의 회로적 구성도이다.

도 7에 도시한 바와 같이, 로우(ROW)방향으로 제 1, 제 2 스플릿 워드라인 (SWL1,SWL2)을 한쌍으로 하는 복수개의 스플릿 워드라인쌍들이 형성되고, 상기 스플릿 워드라인쌍들을 가로지는 방향으로 형성되며 인접한 두개의 비트라인을 한쌍으로 하여 복수개의 비트라인(B/L1,B/L2)쌍들이 형성되고, 상기 쌍을 이루는 비트라인 사이에는 양쪽의 비트라인을 통해 전달된 데이터를 센싱하여 데이터 라인(DL) 또는 데이터 바 라인(/DL)으로 전달하는 센싱앰프(SA)들이 형성된다.

이때, 센싱앰프(SA)들을 인에이블시키기 위한 인에이블 신호(SEN)를 출력하는 센싱앰프 인에이블부가 더 구비되고, 비트라인과 데이터 라인들을 선택적으로 스위칭하는 선택스위칭부(CS)가 더 구비된다.

이와 같은 본 발명의 불휘발성 강유전체 메모리 소자의 동작을 도 8에 도시된 타이밍도를 참조하여 설명하기로 한다.

도 8의 T0구간은 제 1 스플릿 워드라인(SWL1)과 제 2 스플릿 워드라인(SWL2)이 "H(High)"로 활성화되기 이전의 구간으로써, 모든 비트라인을 일정레벨로 프리챠지(Precharge)시킨다.

T1구간은 제 1, 제 2 스플릿 워드라인(SWL1,SWL2)들이 모두 "H"가 되는 구간으로써, 강유전체 커패시터의 데이터가 비트라인에 전달되어 비트라인의 레벨이 변화된다.

이때, 로직 "High"로 저장되었던 강유전체 커패시터는 비트라인과 스플릿 워드라인에 서로 반대극성의 전계가 가해지므로 강유전체의 극성이 파괴되면서 많은 전류가 흐르게 되어 비트라인에 높은 전압이 유기된다.

반면에 로직 "Low"로 저장되었던 강유전체 커패시터는 비트라인과 스플릿 워드라인에 동일한 극성의 전계가 가해지므로 강유전체의 극성이 파괴되지 않아 전류가 적게 흐르게 되어 비트라인에 약간 작은 전압을 유기하게 된다.

비트라인에 셀 데이터가 충분히 실리면 센싱앰프를 활성화시키기 위해 센싱앰프 인에이블신호(SEN)를 하이(high)로 천이시켜 비트라인의 레벨을 증폭하게 된다.

한편, 파괴된 셀의 로직 "H" 데이터는 제 1 스플릿 워드라인(SWL1)과 제 2 스플릿 워드라인(SWL2)이 하이(high)인 상태에서 복구할 수 없으므로 다음의 T2,T3구간에서 재저장(Restore)될 수 있도록 한다.

이어, T2구간은 제 1 스플릿 워드라인(SWL1)은 로우(low)로 천이되고 제 2 스플릿 워드라인(SWL2)은 하이(high)상태를 계속 유지하는 구간으로써, 제 2 트랜지스터(T2)는 온(On)상태가 된다. 이때, 해당 비트라인이 하이상태라면 하이 데이터가 제 2 강유전체 커패시터(FC2)의 한쪽 전극에 전달되어 제 1 스플릿 워드라인(SWL1)의 로우(low)상태와 비트라인의 하이(high)레벨 사이에 로직 1 상태가 복구된다.

T3구간은 상기 제 1 스플릿 워드라인(SWL1)이 다시 하이(high)로 천이되고 제 2 스플릿 워드라인(SWL2)은 로우(low)상태로 천이되는 구간으로써, 제 1 트랜지스터(T1)가 온(On)상태가 된다. 이때 해당 비트라인이 하이상태라이면 하이 데이터가 제 1 강유전체 커패시터(FC1)의 한쪽 전극에 전달되므로써 제 2 스플릿 워드라인(SWL2)의 하이 레벨 사이에 로직 1 상태가 복구된다.

이와 같은 본 발명의 불휘발성 강유전체 메모리 소자의 구동회로를 보다 상세하게 설명하면 다음과 같다.

도 9는 본 발명의 불휘발성 강유전체 메모리 소자의 구동회로를 블록도로 도시한 것이다.

도 9에 도시한 바와 같이, 메인 워드라인 드라이버(91)와, 메인 워드라인 드라이버(91)의 일측에 형성되며 복수개의 셀 어레이들로 구성된 제 1 셀 어레이부(93), 제 1 셀 어레이부(93)의 일측에 형성되며 복수개의 로컬 워드라인 드라이버들로 구성된 제 1 로컬 워드라인 드라이버부(95), 제 1 로컬 워드라인 드라이버부(95)의 일측에 형성되며 복수개의 로컬 워드라인 드라이버들로 구성된 제 2 로컬 워드라인 드라이버부(97), 제 2 로컬 워드라인 드라이버부(97) 일측에 형성되며 복수개의 셀 어레이들로 구성된 제 2 셀 어레이부(99), 제 1, 제 2 로컬 워드라인 드라이버부(95,97) 상부(또는 하부)에 형성된 로컬 X디코더부(101)를 포함하여 구성된다.

여기서, 메인 워드라인 드라이버(91)는 제 1, 제 2 로컬 워드라인 드라이버부(95,97)중 어느 하나를 활성화시키기 위한 제 1, 제 2 제어신호와, 다른 하나를 비활성화시키기 위한 제 3, 제 4 제어신호를 출력한다.

활성화를 위한 제 1, 제 2 제어신호가 R1, R2일 수도 있고, L1, L2일 수도 있다.

즉, R1, R2가 제 1, 제 2 제어신호가 되면 L1, L2는 제 3, 제 4 제어신호가 되고, 반대로 L1, L2가 제 1, 제 2 제어신호가 되면 R1, R2는 제 3, 제 4 제어신호가 된다.

이때, 제 1, 제 2 제어신호가 각각 R1, R2일 경우에는 제 2 로컬 워드라인 드라이버부(97)가 활성화되고, 제 1, 제 2 제어신호가 각각 L1, L2일 경우에는 제 1 로컬 워드라인 드라이버부(95)가 활성화되며, 상기 제 1 제어신호와 제 2 제어신호는 서로 반대 위상을 갖는다.

상기 제 1, 제 2 셀 어레이부(93,99)는 2개의 트랜지스터와 2개의 강유전체 커패시터를 단위셀로하여 상기 단위셀이 복수개 형성되는 셀 어레이들로 구성된다.

상기 로컬 X디코더부(101)는 각 셀 어레이부를 구성하고 있는 스플릿 워드라인에 상응하는 만큼의 제어신호를 출력하며 이는 제 1, 제 2 로컬 워드라인 드라이버부(95,97)에 공통으로 입력된다.

상기 메인 워드라인 드라이버(91)는 제 1 로컬 워드라인 드라이버부(95)와 제 2 로컬 워드라인 드라이버부(97)중 어느 하나를 선택하기 위한 제어신호를 출력한다.

제어신호에 의해 선택된 로컬 워드라인 드라이버는 활성화되어 로컬 X디코더부(101)에서 출력되는 활성화 신호를 원하는 스플릿 워드라인쌍으로 전달한다.

한편, 도 10a는 도 9의 "A"부분을 보다 상세하게 도시한 상세구성도이다.

도 10a에 도시한 바와 같이, 메인 워드라인 드라이버에서 출력되는 활성화신호인 제 1 제어신호(L1)를 스위칭하는 제 1 스위칭 소자들(10_1,10_2), 상기 제 1 스위칭 소자들을 통해 전달된 제 1 제어신호(L1)에 의해 제어되고 상기 로컬 X디코더부의 출력신호(G1,G2)를 스위칭하는 제 2 스위칭 소자들(11_1,11_2), 상기 제 2 제어신호(L2)에 의해 제어되고 상기 제 2 스위칭 소자들(11_1,11_2)을 통해 전달된 상기 로컬 X디코더부의 출력신호(G1,G2)를 각각 제 1 스플릿 워드라인(SWL1_L1)과 제 2 스플릿 워드라인(SWL2_L2)으로 인가하는 제 3 스위칭 소자들(12_1,12_2)을 포함하여 구성된다.

여기서, 상기 제 1, 제 2, 제 3 스위칭 소자들은 모두 앤모스 트랜지스터로 구성된다.

메인 워드라인 드라이버로부터 출력되는 로컬 워드라인 드라이버 활성화 신호인 제 1 제어신호(L1)와 제 2 제어신호(L2)는 서로 반대 위상을 갖는다.

이에 도 10a에 도시된 로컬 워드라인 드라이버의 동작을 설명하면 다음과 같다.

활성화시 제 1 제어신호(L1)는 하이(high)레벨이며, 제 2 제어신호(L2)는 로우(low)레벨이 된다.

비활성화시 제 1 제어신호(L1) 신호는 로우레벨이며, 제 2 제어신호(L2)는 하이레벨의 신호가 된다.

활성화시, 상기 로컬 X디코더부(101)의 출력신호중 G1신호가 하이레벨이고 L1신호가 하이레벨인 상태에서 L2신호가 로우레벨이면, 상기 제 1 스플릿 워드라인(SWL1_L1)이 하이(high)레벨로 활성화된다.

상기 제 1 스플릿 워드라인(SWL_L1)이 로우레벨로 비활성되는 방법은 2가지가 있다.

그중 첫 번째는 L1신호가 하이레벨이고, L2신호가 로우레벨인 상태에서 G1신호가 로우레벨인 경우가 있고, 두 번째는 L1신호가 로우레벨이고, L2신호가 하이레벨인 상태에서 G1의 신호에 상관없이 무조건 로우레벨로 비활성화되는 경우가 있다.

한편, 활성화시 상기 로컬 X디코더부(101)의 신호중 G2신호가 하이레벨이고, L1신호가 하이레벨인 상태에서 L2신호가 로우레벨이면, 제 2 스플릿 워드라인(SWL2_L1)은 하이레벨로 활성화된다.

상기 제 2 스플릿 워드라인이 비활성화되는 방법은 2가지가 있는데 그중 첫 번째는 L1신호가 하이레벨이고, L2신호가 로우레벨인 상태에서 G2신호가 로우레벨인 경우이다.

그리고 두 번째는 L1신호가 로우레벨이고, L2신호가 하이레벨인 상태에서 G2신호에 상관없이 무조건 로우레벨로 비활성화된다.

이에, L1과 L2에 의한 셀 어레이부 선택원리를 도 9 및 도 10a를 참조하여 설명하기로 한다.

로컬 X디코더부(101)의 출력신호 G1, G2가 제 1 로컬 워드라인 드라이버부(95)와 제 2 로컬 워드라인 드라이버부(97)에 공통으로 입력된다고 하더라도 메인 워드라인 드라이버에서 출력되는 제 1, 제 2, 제 3, 제 4 제어신호에 따라 제 1, 제 2 로컬 워드라인 드라이버부(95,97)중 어느 하나가 결정된다.

전술한 바와 같이, 제 1, 제 2 제어신호는 제 1, 제 2 로컬 워드라인 드라이버부(95,97)중 어느 하나를 활성화시키기 위한 신호이고, 제 3, 제 4 제어신호는 다른 하나를 비활성화시키기 위한 신호이다.

따라서, L1, L2신호가 제 1, 제 2 제어신호가 되면 제 1 로컬 워드라인 드라이버부가 선택된다.

다시말해서, 제 1 셀 어레이부(93)중 임의의 단위셀을 선택하고자 할 경우에는 L1,L2를 활성화 상태로 하고, R1,R2를 비활성화 상태로 하여 제 1 로컬 워드라인 드라이버부(95)를 활성화 상태로 만든다.

따라서, L1신호는 하이(high), L2신호는 로우(low)인 상태에서 R1신호는 로우(low), R2신호는 하이(high)레벨로 만들면 된다.

도 10b는 R1, R2가 활성화 상태인 경우의 로컬 워드라인 드라이버를 도시한 것이다.

도 10b에 도시한 바와 같이, 로컬 워드라인 드라이버를 활성화시키기 위해 메인 워드라인 드라이버에서 출력되는 제 1 제어신호(R1)를 스위칭하는 제 1 스위칭 소자들(10_1,10_2)과, 상기 제 1 스위칭 소자들을 통해 전달된 제 1 제어신호(R1)에 의해 제어되고 상기 로컬 X디코더부의 출력신호(G1,G2)를 선택적으로 스위칭하는 제 2 스위칭 소자들(11_1,11_2)과, 상기 제 2 제어신호(R2)에 의해 제어되고 상기 제 2 스위칭 소자들(11_1,11_2)을 통해 전달된 상기 로컬 X디코더부의 출력신호들(G1,G2)을 각각 제 1 스플릿 워드라인(SWL1_R1) 및 제 2 스플릿 워드라인(SWL2_R1)으로 인가하는 제 3 스위칭 소자들(12_1,12_2)을 포함하여 구성된다.

이와 같은 로컬 워드라인 드라이버의 동작을 설명하면 다음과 같다.

활성화시에는 제 1 제어신호(R1)는 하이(high)레벨이며, 제 2 제어신호(R2) 는 로우(low)레벨이 된다.

비활성화시 제 1 제어신호(R1) 신호는 로우레벨이며, 제 2 제어신호(R2)는 하이레벨의 신호가 된다.

활성화시, 상기 로컬 X디코더부(101)의 신호중 G1신호가 하이레벨이고 R1신호가 하이레벨인 상태에서 R2신호가 로우레벨이면, 상기 제 1 스플릿 워드라인(SWL1_R1)이 하이(high)레벨로 활성화된다.

상기 제 1 스플릿 워드라인(SWL1_R1)이 로우레벨로 비활성되는 방법은 2가지가 있다.

그중 첫 번째는 R1신호가 하이레벨이고, R2신호가 로우레벨인 상태에서 G1신호가 로우레벨인 경우가 있고, 두 번째는 R1신호가 로우레벨이고, R2신호가 하이레벨인 상태에서 G1의 신호에 상관없이 무조건 로우레벨로 비활성화되는 경우가 있다.

한편, 활성화시 상기 로컬 X디코더부(101)의 신호중 G2신호가 하이레벨이고, R1신호가 하이레벨인 상태에서 R2신호가 로우레벨이면, 제 2 스플릿 워드라인(SWL2_R1)은 하이레벨로 활성화된다.

상기 제 2 스플릿 워드라인이 비활성화되는 방법은 2가지가 있는데 그중 첫 번째는 R1신호가 하이레벨이고, R2신호가 로우레벨인 상태에서 G2신호가 로우레벨인 경우이다.

그리고 두 번째는 R1신호가 로우레벨이고, R2신호가 하이레벨인 상태에서 G2신호에 상관없이 무조건 로우레벨로 비활성화된다.

이에, R1과 R2에 의한 셀 어레이부 선택원리를 도 9 및 도 10b를 참조하여 설명하기로 한다.

로컬 X디코더부(101)의 출력신호 G1, G2가 제 1 로컬 워드라인 드라이버부(95)와 제 2 로컬 워드라인 드라이버부(97)에 공통으로 입력된다고 하더라도 메인 워드라인 드라이버(91)에서 출력되는 제 1, 제 2, 제 3, 제 4 제어신호에 따라 제 1, 제 2 로컬 워드라인 드라이버부중 하나가 선택된다.

전술한 바와 같이, 메인 워드라인 드라이버(91)에서 출력되는 제 1, 제 2 제어신호는 제 1, 제 2 로컬 워드라인 드라이버부중 어느 하나를 활성화시키기 위한 신호이고, 제 3, 제 4 제어신호는 다른 하나를 비활성화시키기 위한 신호이다.

따라서, R1, R2신호가 제 1, 제 2 제어신호가 되면 제 2 로컬 워드라인 드라인 드라이버부가 선택된다.

다시말해서, 제 2 셀 어레이부(99)중 임의의 셀을 선택하고자 할 경우에는 R1,R2를 활성화 상태로 하고, L1,L2를 비활성화 상태로 하면 된다.

따라서, R1신호는 하이(high), R2신호는 로우(low)인 상태에서 L1신호는 로우(low), L2신호는 하이(high)레벨로 만들면 된다.

참고적으로 도 11은 제 1, 제 2 셀 어레이부, 제 1, 제 2 로컬 워드라인 드라이버부를 구성하는 복수개의 셀 어레이(93_1,93_2,93_3,...93_n) 및 로컬 워드라인 드라이버(95_1,95_2,95_3,...95_n)(97_1,97_2,97_3,...97_n)들중 각각 하나씩만을 별도로 도시한 것이다.

따라서, 본 발명에 따른 불휘발성 강유전체 메모리 소자의 구동회로는 도 11과 같은 셀 어레이 및 로컬 워드라인 드라이버들이 복수개 구성되어 각각 셀 어레이부 및 로컬 워드라인 드라이버부가 구성됨을 알 수 있다.

이에, 본 발명의 불휘발성 강유전체 메모리 소자의 구동회로에 따른 실시예를 설명하기로 한다.

도 12는 본 발명에 따른 불휘발성 강유전체 메모리 소자 구동회로의 일실시예를 나타낸 구성도이다.

본 발명의 일실시예에 따른 구동회로는 셀 어레이부를 구성하고 있는 각 셀 어레이가 2쌍의 스플릿 워드라인으로 구성되었을 경우를 예로 한 것이다.

즉, 도 12에 도시한 바와 같이, 복수개의 셀 어레이(93_1,93_2,...93_n)들로 구성된 제 1 셀 어레이부(93), 복수개의 셀 어레이(99_1,99_2,...99_n)들로 구성된 제 2 셀 어레이부(99), 제 1 셀 어레이부(93)의 각 셀 어레이들과 대응되도록 제 1 셀 어레이부(93)일측에 형성되며 복수개의 로컬 워드라인 드라이버(95_1,95_2,.. 95_n)들로 구성된 제 1 로컬 워드라인 드라이버부(95), 제 2 셀 어레이부(99)의 각 셀 어레이들과 대응되도록 제 1 로컬 워드라인 드라이어부(95)의 일측에 형성되며 복수개의 로컬 워드라인 드라이버(97_1,97_2,...97_n)들로 구성된 제 2 로컬 워드라인 드라이버부(97), 제 1 로컬 워드라인 드라이버부(95)와 제 2 로컬 워드라인 드라이버부(97)를 구성하고 있는 복수개의 로컬 워드라인 드라이버들중 임의의 어느 하나를 활성화시키는 활성화 신호와 상기 어느 하나를 제외한 나머지를 비활성화시키기 위한 비활성화 신호를 출력하는 메인 워드라인 드라이버부(91)와, 상기 제 1, 제 2 로컬 워드라인 드라이버부(95,97)에 공통으로 인가되어 그 중 활성화된 로컬 워드라인 드라이버를 통해 해당 스플릿 워드라인에 활성화 신호를 출력하는 하는 로컬 X디코더부(101)를 포함하여 구성된다.

이와 같이 구성된 본 발명의 일실시예에 따른 불휘발성 강유전체 메모리 소자의 구동회로의 동작을 설명하면 다음과 같다.

제 1 셀 어레이부(93) 및 제 2 셀 어레이부(99)를 구성하고 있는 복수개의 셀 어레이중 임의의 셀을 선택하기 위해서는 해당 셀과 연결된 로컬 워드라인 드라이버가 선택되어야 한다.

따라서, 메인 워드라인 드라이버부(91)는 선택하고자 하는 셀과 연결된 로컬 워드라인 드라이버를 활성화시키기 위해 제 1,2,3 제어신호 및 제 4 제어신호를 출력한다.

예를 들어 도 12에서 제 1 셀 어레이부(93)를 구성하고 있는 셀 어레이중 첫 번째 셀 어레이(93_1)의 두 번째 스플릿 워드라인쌍(SWL1_L2,SWL2_L2)을 활성화시키기 위해서는 상기 메인 워드라인 드라이버부(91)는 제 1 제어신호(L1)을 하이레벨로 제 2 제어신호(L2)는 로우레벨로 출력한다.

그리고 제 3 제어신호(R1)를 로우레벨로 출력하거나 제 4 제어신호(R2)를 하이레벨로 출력한다.

따라서, 제 2 로컬 워드라인 드라이버부(97)는 비활성 상태가 된다. 참고적으로 제 2 로컬 워드라인 드라이버부가 비활성화 상태로 되는 이유는 앞에서 설명한 바 있다.

한편, 제 1 로컬 워드라인 드라이버부(95)의 첫 번째 로컬 워드라인 드라이버(95_1)는 메인 워드라인 드라이버(91)에서 출력되는 제 1, 제 2 제어신호에 의해 활성화된다.

이때, 상기 첫 번째 로컬 워드라인 드라이버(95_1)를 제외한 나머지 로컬 워드라인 드라이버(95_2,95_3,...95_n)는 모두 비활성화 상태가 된다.

첫 번째 로컬 워드라인 드라이버(95_1)의 제 1 스위칭 소자들(10_1,10_2, 10_3,10_4)은 전원전압(Vcc)에 의해 항상 턴-온 상태를 유지하고 있으므로 제 1 스위칭 소자들을 통해 하이레벨의 제 1 제어신호(L1)가 제 2 스위칭 소자들(11_1,11_2,11_3,11_4)의 게이트에 전달된다.

따라서, 제 2 스위칭 소자들(11_1,11_2,11_3,11_4)이 모두 턴-온되며, 제 3 스위칭 소자들(13_1,13_2,13_3,13_4)은 로우 레벨의 제 2 제어신호(L2)에 의해 모두 턴-오프 상태가 된다.

이때, 로컬 X디코더부(101)는 G1~Gn의 신호를 출력하는데, 상기 G1~Gn 신호는 각각 제 1 로컬 워드라인 드라이버부(95) 및 제 2 로컬 워드라인 드라이버부(97)에 공통으로 인가된다.

이에, 제 1 로컬 워드라인 드라이버부(95)의 첫 번째 로컬 워드라인 드라이버(95_1)가 활성화 상태이므로 이와 연결된 셀 어레이(93_1)의 첫 번째 스플릿 워드라인쌍(SWL1_L1,SWL2_L1)에는 G1,G2신호가 인가되고, 두 번째 스플릿 워드라인쌍에는 G3,G4신호가 인가된다.

즉, 로컬 X디코더부(101)에서 출력되는 G1신호는 제 2 스위칭 소자들중 첫 번째 스위칭 소자(11_1)를 통해 제 1 스플릿 워드라인(SWL1_L1)으로 인가되고, G2신호는 제 2 스위칭 소자들중 두 번째 스위칭 소자(11_2)를 통해 제 2 스플릿 워드라인(SWL2_L1)으로 인가된다.

그리고 로컬 X디코더부(101)에서 출력되는 G3신호는 제 2 스위칭 소자(11_1,11_2,11_3,11_4)들중 세번째 스위칭 소자(11_3)를 통해 제 1 스플릿 워드라인(SWL1_L2)로 인가되고 G4신호는 네번째 스위칭소자(11_4)를 통해 제 2 스플릿 워드라인(SWL2_L2)로 인가된다.

이때, 로컬 X디코더부(101)는 G1~Gn신호중 G3신호와 G4신호만을 활성화 신호로 출력하고 나머지는 비활성화 신호로 출력하기 때문에 첫 번째 스플릿 워드라인쌍(SWL1_L1,SWL2_L1)은 비활성화 상태가 된다.

반면에 두 번째 스플릿 워드라인쌍(SLW1_L2,SWL2_L2)에는 활성화 신호인 G3신호와 G4신호가 인가되어 결국 두 번째 스플릿 워드라인쌍(SWL1_L2,SWL2_L2)만이 활성화 상태가 된다.

한편, G3신호와 G4신호는 제 2 로컬 워드라인 드라이버부(97)의 첫 번째 로컬 워드라인 드라이버(97_1)에도 인가되는데 상기 로컬 워드라인 드라이버(97_1)가 비활성화 상태이므로 상기 G3, G4신호는 제 2 셀 어레이부(99)의 첫 번째 셀 어레이(99_1)로 더이상 인가되지 않는다.

이와 같은 과정을 통해 첫 번째 로컬 워드라인 드라이버(95_1)가 활성화 상태라고 하더라도 선택하고자 하는 셀의 스플릿 워드라인쌍에만 활성화 신호가 인가되고 나머지는 비활성화 신호가 인가됨을 알 수 있다.

도 13은 본 발명의 다른 실시예에 따른 불휘발성 강유전체 메모리 소자의 구동회로를 도시한 것이다.

도 12는 셀 어레이가 2쌍의 스플릿 워드라인으로 구성된 경우이고, 도 13은 4쌍의 스플릿 워드라인으로 구성된 경우이다.

도 12 및 도 13을 통해서 스플릿 워드라인을 몇 쌍으로 구성하느냐에 따라 그와 로컬 워드라인 드라이버를 구성하는 스위칭 소자의 수도 달라지게 됨을 알 수 있다.

도 10a 및 도 10b 그리고 도 12 및 도 13으로부터 알 수 있듯이 스플릿 워드라인쌍이 N개(N=1,2,3...)이면 상기 로컬 X디코더부(101)에서 출력되는 제어신호의 수는 2N개가 된다.

이상 상술한 바와 같이, 본 발명의 불휘발성 강유전체 메모리 소자의 구동회로는 다음과 같은 효과가 있다.

메인 워드라인 드라이버의 제어신호에 의해 좌측과 우측의 셀 어레이부중 어느 하나가 선택되고 그로 인해 로컬 X디코더부를 하나만 구성하여도 되므로 로컬 X디코더부가 차지하는 면적을 최소화할 수 있어 칩 사이즈를 최소화할 수 있다.

면적 대비 구동회로의 구동능력을 향상시키므로 빠른 억세스가 가능하고, 스플릿 워드라인을 제어하는 로컬 워드라인 드라이버를 앤모스 트랜지스터만으로 구성하므로 Vtn drop이 없는 전달특성을 얻을 수 있다.

Claims

복수개의 셀 어레이들로 구성되는 제 1 셀 어레이부와 제 2 셀 어레이부;

복수개의 로컬 워드라인 드라이버들로 구성되며 상기 제 1 셀 어레이부의 일측에 형성되어 임의의 셀들을 구동하기 위한 신호를 출력하는 제 1 로컬 워드라인 드라이버부;

복수개의 로컬 워드라인 드라이버들로 구성되며 상기 제 1 로컬 워드라인 드라이버부의 일측에 형성되어 상기 제 2 셀 어레이부의 임의의 셀들을 구동하기 위한 신호를 출력하는 제 2 로컬 워드라인 드라이버부;

상기 제 1 로컬 워드라인 드라이버부와 제 2 로컬 워드라인 드라이버부중 임의의 하나를 활성화시키기 위한 제어신호를 출력하는 메인 워드라인 드라이버;

상기 임의의 셀들에 대응되는 제 1, 제 2 스플릿 워드라인에 인가될 구동신호를 상기 제 1, 제 2 로컬 워드라인 드라이버부로 인가하는 로컬 X디코더부를 포함하는 것을 특징으로 하는 불휘발성 강유전체 메모리 소자의 구동회로.
제 1 항에 있어서, 상기 셀은

일정 간격을 갖고 일방향으로 형성된 제 1, 제 2 스플릿 워드라인과,

일정 간격을 갖고 상기 제 1, 제 2 스플릿 워드라인과 교차하는 방향으로 형성된 제 1, 제 2 비트라인;

드레인이 상기 제 1 비트라인에 연결되고 게이트는 상기 제 1 스플릿 워드라인에 연결되는 제 1 트랜지스터와,

상기 제 1 트랜지스터의 소오스와 상기 제 2 스플릿 워드라인 사이에 형성된 제 1 강유전체 커패시터와,

드레인이 상기 제 2 비트라인에 연결되고 게이트는 상기 제 2 스플릿 워드라인에 연결되는 제 2 트랜지스터와,

상기 제 2 트랜지스터의 소오스와 상기 제 1 스플릿 워드라인 사이에 형성된 제 2 강유전체 커패시터로 구성되는 것을 특징으로 하는 불휘발성 강유전체 메모리 소자의 구동회로.
제 1 항에 있어서, 상기 메인 워드라인 드라이버는

상기 제 1 로컬 워드라인 드라이버와 제 2 로컬 워드라인 드라이버중 임의의 어느 하나를 활성화시키기 위한 제 1, 제 2 제어신호와, 다른 하나를 비활성화시키기 위한 제 3, 제 4 제어신호를 출력하는 것을 특징으로 하는 불휘발성 강유전체 메모리 소자의 구동회로.
제 3 항에 있어서, 상기 임의의 어느 하나를 활성화시키기 위한 제 1 제어신호와 제 2 제어신호는 서로 반대 위상의 신호를 갖는 것을 특징으로 하는 불휘발성 강유전체 메모리 소자의 구동회로.
제 3 항에 있어서, 상기 제 1, 제 2 제어신호를 제 1 로컬 워드라인 드라이버부로 인가하면 상기 제 3, 제 4 제어신호는 2 로컬 워드라인 드라이버부로 인가하고, 상기 제 1, 제 2 제어신호를 제 2 로컬 워드라인 드라이버부로 인가하면 상기 제 3, 제 4 제어신호는 제 1 로컬 워드라인 드라이버부로 인가하는 것을 특징으로 하는 불휘발성 강유전체 메모리 소자의 구동회로.
제 5 항에 있어서, 상기 제 1, 제 2 제어신호가 인가되는 제 1 로컬 워드라인 드라이버부 또는 제 2 로컬 워드라인 드라이버부를 구성하는 복수개의 로컬 워드라인 드라이버는 각각

메인 워드라인 드라이버에서 출력되는 활성화 신호중 제 1 제어신호를 스위칭하는 제 1 스위칭 소자들과,

상기 제 1 스위칭 소자들을 통과한 제 1 제어신호에 의해 제어되고 상기 로컬 X디코더부에서 출력되는 구동신호를 스위칭하는 제 2 스위칭 소자들과,

상기 활성화 신호중 제 2 제어신호에 따라 상기 구동신호를 해당 스플릿 워드라인에 선택적으로 인가하는 제 3 스위칭 소자들을 포함하여 구성되는 것을 특징으로 하는 불휘발성 강유전체 메모리 소자의 구동회로.
제 6 항에 있어서, 상기 스위칭 소자들은

앤모스 트랜지스터로 구성되는 것을 특징으로 하는 불휘발성 강유전체 메모리 소자의 구동회로.
일방향으로 n개의 스플릿 워드라인쌍이 형성되고, 상기 스플릿 워드라인쌍과 교차하는 방향으로 m개의 비트라인들이 형성되고 각 비트라인과 각 스플릿 워드라인쌍과의 교차지점에 트랜지스터 강유전체 커패시터로 이루어지는 셀들이 형성되어 복수개의 셀 어레이를 이루는 제 1, 제 2 셀 어레이부;

상기 제 1 셀 어레이부의 일측에서 상기 n개의 스플릿 워드라인쌍중 임의의 한 쌍을 구동하기 위한 구동신호를 출력하는 제 1 로컬 워드라인 드라이버부;

상기 제 1 로컬 워드라인 드라이버부의 일측에 형성되고 상기 제 2 셀 어레이부의 n개의 스플릿 워드라인쌍중 임의의 한 쌍을 구동하기 위한 구동신호를 출력하는 제 2 로컬 워드라인 드라이버부;

상기 제 1, 제 2 로컬 워드라인 드라이버중 어느 하나를 활성화시키기 위한 제어신호와 다른 하나를 비활성화시키기 위한 제어신호를 출력하는 메인 워드라인 드라이버;

n개의 스플릿 워드라인쌍에 인가할 구동신호를 상기 제 1, 제 2 로컬 워드라인 드라이버부에 공통으로 인가하고 그 중 선택된 셀들을 구동하기 위한 구동신호를 활성화 상태로 출력하는 로컬 X디코더를 포함하여 구성되는 것을 특징으로 하는 불휘발성 강유전체 메모리 소자의 구동회로.
제 8 항에 있어서, 상기 스플릿 워드라인쌍이 N개(N=1,2,3,..)이면 상기 로컬 X디코더부에서 출력되는 제어신호는 2N개 임을 특징으로 하는 불휘발성 강유전체 메모리 소자의 구동회로.
제 8 항에 있어서, 상기 제 1, 제 2 로컬 워드라인 드라이버부는 각각

복수개의 로컬 워드라인 드라이버들로 구성되는 것을 특징으로 하는 불휘발성 강유전체 메모리 소자의 구동회로.
제 8 항에 있어서, 상기 메인 워드라인 드라이버는

상기 제 1 로컬 워드라인 드라이버와 제 2 로컬 워드라인 드라이버중 임의의 어느 하나를 활성화시키기 위한 제 1, 제 2 제어신호와 다른 하나를 비활성화시키기 위한 제 3, 제 4 제어신호를 출력하는 것을 특징으로 하는 불휘발성 강유전체 메모리 소자의 구동회로.
제 11 항에 있어서, 상기 임의의 어느 하나를 활성화시키기 위한 제 1 제어신호와 제 2 제어신호는 서로 반대 위상을 갖는 것을 특징으로 불휘발성 강유전체 메모리 소자의 구동회로.
제 11 항에 있어서, 상기 제 1, 제 2 제어신호를 제 1 로컬 워드라인 드라이버부로 인가하면 상기 제 3, 제 4 제어신호는 2 로컬 워드라인 드라이버부로 인가하고, 상기 제 1, 제 2 제어신호를 제 2 로컬 워드라인 드라이버부로 인가하면 상기 제 3, 제 4 제어신호는 제 1 로컬 워드라인 드라이버부로 인가하는 것을 특징으로 하는 불휘발성 강유전체 메모리 소자의 구동회로.
제 11 항에 있어서, 상기 제 1 제어신호와 제 2 제어신호가 인가되는 제 1 로컬 워드라인 드라이버부 또는 제 2 로컬 워드라인 드라이버는 각각

각 스플릿 워드라인마다 대응되도록 형성되며 상기 메인 워드라인 드라이버에서 출력되는 활성화 신호중 제 1 제어신호를 선택적으로 출력하는 제 1 스위칭 소자들과,

상기 제 1 스위칭 소자들을 통과한 제 1 제어신호에 의해 제어되고 상기 로컬 X디코더부에서 출력되는 구동신호를 스위칭하는 제 2 스위칭 소자들과,

상기 활성화 신호중 제 2 제어신호에 의해 제어되고 상기 제 2 스위칭 소자들을 통과한 상기 구동신호를 해당 스플릿 워드라인에 선택적으로 인가하는 제 3 스위칭 소자들을 포함하여 구성되는 것을 특징으로 하는 불휘발성 강유전체 메모리 소자의 구동회로.
제 14 항에 있어서, 상기 스위칭 소자들은 앤모스 트랜지스터인 것을 특징으로 하는 불휘발성 강유전체 메모리 소자의 구동회로.