KR20010011718A - 그 측벽이 경사진 식각마스크를 이용한 반도체 소자의 패턴 형성 방법 - Google Patents

Abstract

본 발명은 패턴 형성을 위한 식각마스크 형성 과정에서 오염 입자의 발생을 감소시키고 패턴의 임계 치수를 보다 정확하게 조절할 수 있는, 그 측벽이 경사진 식각마스크를 이용한 반도체 메모리 소자의 패턴 형성 방법에 관한 것으로, 반도체 기판 상에 식각대상막을 형성하는 단계, 상기 식각대상막 상에 식각마스크층을 형성하는 단계, 상기 식각마스크층 상에 포토레지스트 패턴을 형성하는 단계, 상기 식각마스크층을 경사식각하여, 그 측벽에 경사를 가져 그 하부의 폭이 상기 포토레지스트 패턴 보다 큰 식각마스크를 형성하는 단계, 상기 포토레지스트 패턴을 제거하는 단계 및 상기 식각마스크로 덮이지 않은 상기 식각대상막을 식각해서 패턴을 형성하는 단계를 포함하는 반도체 소자의 패턴 형성 방법을 제공한다.

Description

그 측벽이 경사진 식각마스크를 이용한 반도체 소자의 패턴 형성 방법{METHOD FOR FORMING PATTERN OF SEMICONDUCTOR DEVICE BY USING ETCH MASK HAVING SLOPED SIDES}

본 발명은 반도체 메모리 소자 제조 방법에 관한 것으로, 특히 측벽이 경사진 반사방지막 패턴을 식각마스크로 이용하는 반도체 소자의 패턴 형성 방법에 관한 것이다.

반도체 소자의 집적도 향상에 따라 식각마스크로 이용되는 포토레지스트 패턴 형성시 이웃하는 포토레지스트 패턴이 연결되어 원하는 식각마스크를 형성할 수 없는 단점이 있다. 이를 해결하기 위하여 형성하고자 하는 패턴의 폭보다 작은 포토레지스트를 형성하고 폴리머를 의도적으로 형성하여 포토레지스트에 달라붙도록 함으로써 식각마스크의 크기를 증가시키는 방법이 이용되고 있다.

특히, 0.22 ㎛ 이하의 선폭을 갖는 고집적된 반도체 소자 제조를 위한 설계 혹은 공정상의 문제 중 가장 일반적인 것은 게이트 전극 사이의 공간에 콘택을 위한 플러그를 형성할 만한 공간이 충분하지 못하다는 것이다.

이러한 문제를 해결하기 위한 방법의 하나로 게이트 전극 사이에 폴리실리콘막을 증착하고, 소정의 마스크 패턴 형성 작업과 식각작업을 거쳐 서로 분리된 폴리실리콘 플러그를 형성한 다음, 전체 구조 상에 절연막을 형성하고 절연막을 선택적으로 식각하여 폴리실리콘 플러그를 노출시키는 콘택홀을 형성하는 방법이 널리 이용되고 있다.

첨부된 도면 도1a 내지 도1d를 참조하여 종래 기술에 따른 반도체 메모리 소자의 폴리실리콘 플러그 형성 방법을 설명한다.

먼저, 도1a에 도시한 바와 같이 실리콘 기판(10) 상에 게이트 전극(11)을 형성하고, 게이트 전극(11) 상에 마스크 산화막(12)을 형성한 다음, 산화막 스페이서(13)를 형성하고, 전체 구조 상에 폴리실리콘막(14)을 증착하고, 폴리실리콘막 상에 산화막 또는 질화막 등으로 반사방지막(15)을 형성한다. 상기 산화막 스페이서(13)는 이후에 형성될 폴리실리콘 플러그와 게이트 전극을 절연하는 기능을 한다.

다음으로, 도1b에 도시한 바와 같이 반사방지막 상에 포토레지스트 패턴(PR)을 형성한다. 이때, 이웃하는 포토레지스트 패턴(PR)이 연결(bridge)되는 것을 방지하기 위하여 포토레지스트 패턴(PR)의 크기는 형성하고자 하는 플러그의 크기보다 작게 만든다.

다음으로, 도1c에 도시한 바와 같이 포토레지스트(PR) 패턴을 식각마스크로 이용하여 반사방지막(15)을 식각한다. 이때, 반사방지막 식각 과정에서 폴리머가 생성되도록하여 포토레지스트(PR) 패턴 주변에 폴리머(16)를 붙인다.

다음으로, 도1d에 도시한 바와 같이 포토레지스트 패턴 및 그 측벽의 폴리머를 식각마스크로 이용하여 폴리실리콘막(14)을 식각해서 폴리실리콘막(14) 플러그를 형성하고 포토레지스트 패턴 및 폴리머를 제거한다.

전술한 바와 같이 이루어지는 종래의 폴리실리콘 플러그 형성 방법은 의도적으로 폴리머를 생성시켜 식각마스크로 이용하기 때문에 오염 입자(particle)가 많이 발생한다. 이러한 오염입자는 수율을 저하시키는 원인으로 작용하며, 챔버(Chamber)의 세정(cleaning) 주기가 짧아지므로 챔버 관리 측면에서 효율적이지 못하여 경제성을 떨어뜨린다. 더욱이 전술한 종래의 플러그 폴리실리콘 패턴 형성 방법은 패턴의 임계치수(Critical Dimension)를 제어하기 어려운 문제점이 있다.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 패턴 형성을 위한 식각마스크 형성 과정에서 오염 입자의 발생을 감소시키고 패턴의 임계 치수를 보다 정확하게 조절할 수 있는, 그 측벽이 경사진 식각마스크를 이용한 반도체 메모리 소자의 패턴 형성 방법을 제공하는데 그 목적이 있다.

도1a 내지 도1d는 종래 기술에 따른 폴리실리콘 플러그 형성 공정 단면도,

도2a 내지 도2d는 본 발명의 일실시예에 따른 폴리실리콘 플러그 형성 공정 단면도,

도3은 경사식각된 실리콘질화막의 단면을 보이는 SEM 사진.

*도면의 주요부분에 대한 도면 부호의 설명*

24: 폴리실리콘막 25: 반사방지막

상기와 같은 목적을 달성하기 위한 본 발명은, 반도체 소자의 패턴 형성 방법에 있어서, 반도체 기판 상에 식각대상막을 형성하는 제1 단계; 상기 식각대상막 상에 식각마스크층을 형성하는 제2 단계; 상기 식각마스크층 상에 포토레지스트 패턴을 형성하는 제3 단계; 상기 식각마스크층을 경사식각하여, 그 측벽에 경사를 가져 그 하부의 폭이 상기 포토레지스트 패턴 보다 큰 식각마스크를 형성하는 제4 단계; 상기 포토레지스트 패턴을 제거하는 제5 단계; 및 상기 식각마스크로 덮이지 않은 상기 식각대상막을 식각해서 패턴을 형성하는 제6 단계를 포함하는 반도체 소자의 패턴 형성 방법을 제공한다.

본 발명은 식각대상막 상에 산화질화막 또는 질화막 등으로 반사방지막 및 식각마스크로서 역할하는 식각마스크층을 형성하고, 식각마스크층을 선택적으로 식각하여 그 측벽에 경사를 갖는 식각마스크를 형성하고, 식각대상막을 식각하는데 그 특징이 있다.

이하, 첨부된 도면 도2a 내지 도2d를 참조하여 본 발명의 일실시예에 따른 반도체 메모리 소자의 폴리실리콘 플러그 형성 방법을 상세히 설명한다.

먼저, 도2a에 도시한 바와 같이 실리콘 기판(20) 상에 비정질 실리콘막 및 텅스텐 실리사이드를 이용하여 게이트 전극(21)을 형성하고, 게이트 전극(21) 상에 마스크 산화막(22)을 형성한 다음, 마스크 산화막(22) 및 게이트 전극(21)을 덮는 산화막 스페이서(23)를 형성하고, 전체 구조 상에 폴리실리콘막(24)을 형성한다.

폴리실리콘막(24)은 퍼니스(furnace) 또는 화학기상증착(chemical vapor deposition) 장치에서 1000 Å 내지 5000 Å 두께로 형성한다.

이어서, 폴리실리콘막 상에 산화질화막 또는 질화막 등으로 200 Å 내지 2000 Å 두께의 반사방지막(25)을 형성한다. 상기 산화막 스페이서(23)는 이후에 형성될 폴리실리콘 플러그와 게이트 전극을 절연하는 기능을 하며, 게이트 전극(21) 측벽에만 형성될 수도 있다.

반사방지막(25)을 산화질화막으로 형성할 경우 증착방법으로는 화학기상증착 장치를 이용하며, 질화막으로 형성할 경우는 퍼니스 또는 화학기상증착 장치를 이용한다.

다음으로, 도2b에 도시한 바와 같이 반사방지막(25) 상에 식각마스크로서 포토레지스트 패턴(PR)을 형성한다. 이때, 이웃하는 포토레지스트 패턴(PR)이 연결(bridge)되는 것을 방지하기 위하여 포토레지스트 패턴(PR)은 형성하고자 하는 플러그의 크기보다 작게 만든다.

다음으로, 도2c에 도시한 바와 같이 50 mTorr 내지 300 mTorr의 압력 조건에서, 50 W 내지 200 W의 전력(Power)을 인가하고, CF₄, Ar, CHF₃, O₂등의 가스를 이용하여 플라즈마 식각 장비에서 반사방지막(25)을 과도하게 경사식각해서 그 측벽이 경사진 반사방지막(25) 패턴을 형성하고, 포토레지스트 패턴을 제거한다.

이와 같이 반사방지막(25) 패턴 측벽이 경사를 갖게되어 그 하부의 폭이 상기 포토레지스트 패턴 보다 커진다.

다음으로, 도2d에 도시한 바와 같이 그 측벽이 경사진 반사방지막(25) 패턴을 식각마스크로 이용하여 폴리실리콘막(24)을 식각해서 폴리실리콘막(24) 플러그를 형성한다. 이때, 3 mTorr 내지 20 mTorr의 압력, 40 W 내지 500 W의 조건에서, Cl₂, HBr, C₂F₆, O₂, SF₆, N₂등의 가스를 이용하여 TCP(transformer coupled plasma) Type의 장비에서 식각을 실시한다.

도3은 실리콘 웨이퍼 상에 실리콘질화막을 증착하고 경사 식각을 실시하여 얻은 실리콘질화막 패턴을 보이는 SEM 사진으로서 원하는 만큼의 충분한 경사가 형성되었음을 보이고 있다. 실험결과 상으로 0.5 ㎛ 두께의 실리콘질화막을 식각했을 때 약 0.1 ㎛ 이상의 임계치수 증가를 얻을 수 있었다.

전술한 바와 같은 패턴 형성 방법은 캐패시터 패턴 형성과 같은 여러 패턴 형성 공정에 이용될 수도 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같이 이루어지는 본 발명은 반사방지막을 건식식각하여 측벽에 경사를 갖는 식각마스크를 형성하는 방법으로서 폴리머를 발생시키는 종래의 방법과 비교할 때 공정이 간단하며, 오염입자의 발생을 방지하고 챔버를 효율적으로 관리할 수 있다. 또한, 최종적인 패턴의 임계지수는 반사방지막의 두께에 비례하므로 안정적인 공정 조건을 확보할 수 있다.

이에 따라, 수율향상과 장비효율을 높이는 효과를 얻을 수 있다.

Claims (6)

1. 반도체 소자의 패턴 형성 방법에 있어서,

   반도체 기판 상에 식각대상막을 형성하는 제1 단계;

   상기 식각대상막 상에 식각마스크층을 형성하는 제2 단계;

   상기 식각마스크층 상에 포토레지스트 패턴을 형성하는 제3 단계;

   상기 식각마스크층을 경사식각하여, 그 측벽에 경사를 가져 그 하부의 폭이 상기 포토레지스트 패턴 보다 큰 식각마스크를 형성하는 제4 단계;

   상기 포토레지스트 패턴을 제거하는 제5 단계; 및

   상기 식각마스크로 덮이지 않은 상기 식각대상막을 식각해서 패턴을 형성하는 제6 단계

   를 포함하는 반도체 소자의 패턴 형성 방법.
2. 제 1 항에 있어서,

   상기 제1 단계는,

   게이트 전극 형성이 완료된 반도체 기판을 마련하는 제7 단계;

   상기 게이트 전극을 감싸는 절연막을 형성하는 제8 단계; 및

   상기 제8 단계가 완료된 전체 구조 상에 상기 식각대상막을 형성하는 제9 단계를 포함하며,

   상기 제6 단계에서 플러그를 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 식각마스크층을 질화막 또는 실리콘질화막으로 이루어지는 반사방지막인 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
4. 제 3 항에 있어서,

   상기 식각대상막을 폴리실리콘막으로 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
5. 제 3 항에 있어서,

   상기 제4 단계는,

   50 mTorr 내지 300 mTorr의 압력 조건에서,

   50 W 내지 200 W의 전력을 인가하고,

   CF₄, Ar, CHF₃및 O₂가스를 이용하여 플라즈마 식각 장비에서 상기 식각마스크층을 식각하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
6. 제 5 항에 있어서,

   상기 제6 단계는,

   3 mTorr 내지 20 mTorr의 압력 조건에서,

   40 W 내지 500 W의 전력을 인가하고,

   Cl₂, HBr, C₂F₆, O₂, SF₆, N₂등의 가스를 이용하여 TCP(transformer coupled plasma) Type의 장비에서 실시하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.