KR20010005703A - 제어된 전자 빔 방사를 사용하는 상호레벨 유전체로의 저 유전상수 중합체의 집적화 - Google Patents

제어된 전자 빔 방사를 사용하는 상호레벨 유전체로의 저 유전상수 중합체의 집적화 Download PDF

Info

Publication number
KR20010005703A
KR20010005703A KR1019997008771A KR19997008771A KR20010005703A KR 20010005703 A KR20010005703 A KR 20010005703A KR 1019997008771 A KR1019997008771 A KR 1019997008771A KR 19997008771 A KR19997008771 A KR 19997008771A KR 20010005703 A KR20010005703 A KR 20010005703A
Authority
KR
South Korea
Prior art keywords
dielectric layer
dielectric
electron beam
layer
substrate
Prior art date
Application number
KR1019997008771A
Other languages
English (en)
Other versions
KR100477455B1 (ko
Inventor
징 준 양
린 포레스터
최동규
시 큉 왕
네일 에이치. 헨드릭즈
Original Assignee
크리스 로저 에이취.
얼라이드시그날 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리스 로저 에이취., 얼라이드시그날 인코퍼레이티드 filed Critical 크리스 로저 에이취.
Publication of KR20010005703A publication Critical patent/KR20010005703A/ko
Application granted granted Critical
Publication of KR100477455B1 publication Critical patent/KR100477455B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143—Electron beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Processes Of Treating Macromolecular Substances (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

스핀-온 저 유전상수(저-K) 중합체 필름이 반도체 기판상에 적용되는 집적회로의 제조에 사용되는 기판의 제조공정. 필름의 저 유전상수 특징의 손실없이, 특히 금속라인 사이에서 스핀-온 저-K 중합체 필름의 비-에칭백 공정은 전자 빔 방사를 이용하여 이룰 수 있다. 중합체 유전필름(7,8)은 기판상에 적용되고 건조되어 유전층을 부분적으로 경화시키기에 충분한 조건하에서 전자 빔 방사에 노출된다. 노출은 유전층의 상대적으로 더 단단한 최상부(8)를 형성하고 유전층의 상대적으로 덜 단단한 하부(7)를 형성한다.

Description

제어된 전자 빔 방사를 사용하는 상호레벨 유전체로의 저 유전상수 중합체의 집적화{INTEGRATION OF LOW-K POLYMERS INTO INTERLEVEL DIELECTRICS USING CONTROLLED ELECTRON-BEAM RADIATION}
반도체 기술에 있어서 계속되는 경향은 더 많고 더 빠른 회로를 그위에 갖는 집적회로(IC) 칩을 구성하는 것이다. 이러한 초대규모 집적화는 많은 디바이스가 단일 칩상에 이용가능하게 만들어진 결과로 모양 크기를 계속하여 축소하게 하였다. 제한된 칩 표면 영역으로, 상호접속 밀도는 전형적으로 기판위에 다중-레벨로 팽창하여 디바이스는 이 다중 레벨을 가로질러 상호접속되어야 한다. 상호접속은 접하려고 계획된 곳을 제외하고 서로 전기적으로 절연되어야 한다. 일반적으로 전기적 절연은 예를 들면, CVD 또는 스피닝-온 프로세스를 사용하여 표면상에 절연필름을 증착하는 것을 요구한다. 집적회로 설계 규칙에서의 축소는 동시에 배선 피치를 감소시켰다. 이것은 상호접속에서의 신호 전파 지연이 총 싸이클 시간에서 상당한 부분을 차지하게 하였다. 신호 지연을 최소화하기 위한 동기로 인해 집적회로(IC) 제조에서 상호레벨 유전체로 사용될 수 있는 저 유전상수(저-K)를 갖는 재료를 개발하는 연구가 활발히 진행되었다. ILD층에 사용되는 대다수의 저 유전상수를 갖는 재료는 열경화 스핀-온 유기 또는 무기 중합체에 근거한다. 이 저 유전상수를 갖는 재료가 바람직하게 저 유전상수를 가짐에도 불구하고, 이 필름에 관계된 집적공정은 복잡하고, 종종 종래의 화학 산화 증착(CVD)을 사용하여 유전층을 덮어씌움으로써 이어지는 에칭백 공정을 요구한다. 부가하여, 많은 열경화 저-K 중합체필름의 유전상수는 안정하지 않고, 금속 증착에서 접하게 되는 고온 또는 포토레지스트 스트리핑에서 사용되는 산소 플라즈마같은 산화 환경에 노출이 증가하는 경향이 있다. 열경화 스핀-온 중합체필름과 관계된 이 결점은 종종 저밀도, 습기 흡수로의 자화, 열악한 열적 안정성 및 산호 플라즈마-유도 산화물로의 자화와 같은 고유 특징에 관계된다. 따라서, ILD층으로 많은 열경화 스핀-온 저-K 중합체의 집적화는 복잡하고 종종 에칭백과 덮어씌움과 같은 부가적인 공정 단계를 요구한다. 많은 열경화 저-K 중합체의 유전상수는 공정 집적화 동안 증가되고 따라서 저-K 특성은 최종 반도체 디바이스의 제조를 종결하자마자 부분적으로 또는 완전하게 감소된다. IC 상호접속 절연체로써 유기 중합체 유전체를 사용하는 것은 해당 분야에 공지되어 있다. 그러한 것은 폴리아릴렌 에테르, 플루오르화 폴리아릴렌 에테르, 실세스퀴옥산 및 실록산으로써의 화합물을 포함한다. 다른 유기 중합체 유전체와 그로부터 생산된 물품은 미국 특허 번호 제 5,145,936; 5,108,840; 5,115,082; 5,114,780; 5,155,175; 5,179,188; 5,250,667; 5,235,044; 5,173,542 및 5,270,453호에 개시되어 있다. 이 모든 경우에, 필름은 반도체 기판상에 스핀-코팅함으로써 증착되고 다음에 완전한 열경화로 종속된다.
발명의 개요
본 발명은 기판상에 중합, 유전 복합물층을 적용하여 건조하고, 상기 유전층을 부분적으로 충분히 경화시킬수 있는 조건하에서 상기 건조층을 전자 빔 방사에 노출하는 것을 포함하는 기판상에 유전필름을 형성하는 공정을 제공하고, 상기 노출은 유전층의 상대적으로 더 단단한 최상부와 유전층의 상대적으로 덜 단단한 하부를 형성한다.
본 발명은 또한 상기 공정과 기판상의 적어도 부분적으로 고체화 유전층상에 포토레지스트층을 적용하고, 이미지식으로 포토레지스트층을 노출하고 현상하여 유전층으로부터 포토레지스트층의 일부분을 제거하고 유전층상의 잔여 포토레지스트의 일부분을 남겨두는 단계를 더 포함하는 공정을 제공하고, 상기 유전층상에 남아있는 포토레지스트의 일부분의 아래에 있는 유전층의 부분은 포토레지스트층의 제거된 부분에 대응하는 유전층의 부분보다 전자 빔 방사에 적게 노출된다.
IC 상호접속 공정에 사용된 어떤 스핀-온 유전필름의 특성이 상기 필름이 열경화에 비교될때 제어된 전자 빔 방사처리로 경화될때 향상된다. 따라서, 예를 들면, 본 발명은 제어된 전자 빔 방사 공정을 사용하여 스핀-온 저-K 유전체에 대한 비-에칭백 공정을 이루는 향상된 방법을 제공한다. 본 발명은 또한 저하가 유도된 공정 환경으로부터 하부 유전층을 보호하고, 특히 제어된 전자 빔 방사 공정을 사용하여 어떤 스핀-온 저-K 중합체필름의 유전상수를 보호하는 향상된 방법을 제공한다. 본 발명은 또한 제어된 전자 빔 방사 공정을 사용하여 금속 라인 사이와 같은 영역에 있는 스핀-온 중합체필름에 대한 고유 유전상수를 유지하는 향상된 방법을 제공한다.
새로 증착된 스핀-온 유전필름은 상대적으로 낮은 에너지 조건하에서 전자 빔 방사에 노출되고 표준 가열판 처리가 이어진다면, "스킨"는 전자 빔 방사에 의해 가장 직접적으로 접촉된 외부층으로써 형성된다. 상기 "스킨"의 두께는 필름에 전달된 집적(총) 전자 빔 선량과 노출의 시간 듀레이션을 포함하는 전자 빔 에너지 레벨에 의해 규정될 수 있다. 따라서, 필름은 정규적으로 500-6000옹스트롬의 얇은 스킨이 형성될 수 있도록 상호층 유전 두께에 의존하여 단지 약간 경화될 수 있다. 필름에 대한 경화의 연속 범위는 따라서 반도체 공정에서 유리하게 사용될 수 있다. 스킨이 동시에 형성되는 상대적으로 간단한 경화는 필름의 저 유전상수의 유지, 단단함의 달성, 필름상의 산화물 저항 외부층, 및 필름의 완전한 두께의 전자 빔 방사 경화에 비교할때 공정 시간의 최소화를 이루게 한다. 상기 공정으로, 원시 균질의 유전층은 두개로 구별되는 층으로 변환될 수 있다. 금속의 상부상의 유전층은 상당히 수정되고 따라서 몇몇의 특성이 상당히 변화된다. 이 층은 고온과 산소 플라즈마 환경에 노출될 때 낮거나 또는 습기 흡수가 없고 낮거나 또는 저하가 없는 좋은 특성을 가짐으로써, 비-에칭백 공정이 저하없이 이루어질 수 있다. 하부 유전층, 특히 금속 라이사이에 있는 유전층은 저 유전상수와 같은 고유 유전 특성을 유지한다. 수정된 상부 유전층은 하부 유전층을 보호하고 따라서 하부 유전층의 특성은 고온과 산소 플라즈마 노출에 의해 영향을 받지 않는다. 본 발명의 또 다른 실시예에서, 비-에칭백 유전체 공정은 유전체층을 통하여 에칭한 후에 비아에 남아있는 잔여 습기와 탄소함유 잔여물에 의해 기인한 불량 비아의 문제를 제거하도록 사용될 수 있다. 상기 공정에서, 포토레지스트가 현상된 영역, 즉, 금속 라인 상부위의 영역에 있는 유전층은 단지 제어된 전자 빔 방사에 의해 선택적으로 수정될 것이다. 이 경우에, 제어된 e-빔 경화 깊이는 금속라인 상부위의 잔여의 유전체 두께에 의존한다. 이러한 접근으로 비아 불량은 금속 라인 사이의 유전체와 상호레벨 금속라인에 있는 유전체가 본질적으로 저 유전상수를 유지하는 동안 근본적으로 제거될 수 있다.
본 발명은 집적회로의 제조에 사용되는 기판의 제조에 관한 것이다. 더 상세하게, 본 발명은 반도체 기판상의 저 유전상수(저-K)를 갖는 스핀-온 중합체필름에 관한 것이다. 본 발명은 저-K의 스핀-온 중합체필름의 비-에칭백 공정을 이루고, 반도체 디바이스의 상호레벨 유전(ILD)층으로의 저-K 중합체필름의 집적화에 전자 빔 방사를 사용하여 반도체 기판상의 금속 라인사이의 영역에 있는 스핀-온 중합체필름의 저 유전상수를 유지하는 방법을 제공한다.
도 1은 제어된 전자 빔 경화를 사용하여 스핀-온 저-k 중합체에 대한 비-에칭백 공정을 도시하는 본 발명의 일 실시예의 개략도이다.
도 2는 포토레지스트층의 제거된 부분아래의 유전층의 선택적 전자 빔 경화를 사용하여 스핀-온 저-k 중합체에 대한 비-에칭백 공정을 도시하는 본 발명의 일 실시예의 개략도이다.
도 3a은 열경화되고, 부분적으로 e-빔 경화되고 완전히 e-빔 경화된히드로겐 실세스퀴옥산 중합체필름의 FTIR 스펙트럼을 도시한다.
도 3b는 상이한 e-빔 선량에서 부분적으로 e-빔 경화된히드로겐 실세스퀴옥산 중합체필름의 FTIR 스펙트럼을 도시한다.
도 4는 다양한 e-빔 노출조건에 종속된히드로겐 실세스퀴옥산필름에 대한 필름 두께의 깊이 함수로써 BOE(50:1)의 웨트 에칭율을 도시한다.
도 5는 각각 30분 동안 400℃, 450℃, 500℃ 및 600℃에 노출된 후에 열경화히드로겐 실세스퀴옥산 중합체필름에 대한 FTIR 스펙트럼을 도시한다.
도 5b는 각각 30분 동안 400℃, 450℃, 500℃ 및 600℃에 노출된 후에 부분적으로 e-빔 경화히드로겐 실세스퀴옥산 중합체필름에 대한 FTIR 스펙트럼을 도시한다.
도 6a는 산소 플라즈마 노출 전후의 열경화된 메틸 실세스퀴옥산 중합체필름에 대한 FTIR 스펙트럼을 도시한다.
도 6b는 산소 플라즈마 노출 전후의 부분적으로 e-빔 경화된(부분적인 e-빔 경화1) 메틸 실세스퀴옥산 중합체필름에 대한 FTIR 스펙트럼을 도시한다.
도 6c는 산소 플라즈마 노출 전후의 부분적으로 e-빔 경화된(부분적인 e-빔 경화2) 메틸 실세스퀴옥산 중합체필름에 대한 FTIR 스펙트럼을 도시한다.
본 발명의 제 1 실시예는 기판상에 중합의 유전 화합물층을 적용하고 건조함으로써 기판상에 유전필름을 형성한다. 건조된 층은 유전층의 상대적으로 더 단단한 최상부가 층의 상부상에 형성되고 유전층의 상대적으로 덜 단단한 하부층이 상기 등의 상부 아래에 형성되도록 유전층을 경화시키기 위해 충분한 조건하에서 전자 빔 방사에 노출된다.
전형적으로 유전 화합물은 웨이퍼 기판상에 적용되고, IC 또는 다른 마이크로일렉트로닉 디바이스로 처리된다. 본 발명의 적당한 플레이너 기판은 갈륨 비소(GaAs), 실리콘과 크리스탈린 실리콘, 폴리실리콘, 비결정 실리콘, 에피택셜 실리콘, 및 실리콘 2산화물(SiO2)과 그 혼합물과 같은 실리콘을 포함하는 화합물과 같은 반도체 재료를 비배타적으로 포함하고, 이것은 표면상의 회로패턴을 가질수도 있고 또는 가지지 않을 수도 있다.
액체 유전층, 바람직하게 적당한 용제에 있는 스핀-온 글래스는 포위 조건하의 기판 표면에 적용된다. 유전층은 실세스퀵산 중합체, 실록산 중합체, 폴리아릴렌 에테르, 플루오르화 폴리아릴렌 에테르, 중합 유전 재료 또는 그 혼합물을 포함한다. 본 발명에 유용한 중합 유전 물질은 화학식[(HSiO1.5)xOy]n을 갖는 히드로겐 실록산, 화학식(HSiO1.5)n을 갖는 히드로겐 실세스퀴옥산 및 화학식 [(HSiO1.5)xOy(RSiO1.5)z]n, [(HSiO1.5)x(RSiO1.5)y]n및 [(HSiO1.5)z]n을 갖는 하이드로오르가노실록산을 포함한다. 상기 중합체 화학식 각각에서, x=약 6에서 약 20, y=1에서 약 3, z=약 6에서 약 20, n=1에서 약 4,000, 그리고 각 R은 독립적으로 H,C1내지 C8알킬 또는 C6내지 C12아릴이다. 중량 평균 분자량은 약 1,000부터 약 220,000까지의 범위일 수 있다. 바람직한 실시예에서, n은 약 5,000부터 약 45,000까지의 분자량을 생산하는 약 100부터 약 800까지의 범위이다. 더 바람직하게, n은 약 14,000부터 약 36,000까지의 분자량을 내는 약 250부터 약 650까지의 범위이다. 본 발명의 성분내의 유용한 중합체는 히드로겐실록산, 히드로겐실세스퀴옥산, 히드로겐메틸실록산, 히드로겐에틸실록산, 히드로겐프로필실록산, 히드로겐부틸실록산, 히드로겐tert-부틸실록산, 히드로겐페닐실록산, 히드로겐메틸실세스퀴옥산, 히드로겐에틸실세스퀴옥산, 히드로겐프로필실세스퀴옥산, 히드로겐부틸실세스퀴옥산, 히드로겐tert-부틸실세스퀴옥산과 히드로겐페닐실세스퀴옥산 및 그 혼합물을 비제한적으로 포함한다. 히드로오르가노실록산, 폴리아릴렌 에테르, 플루오르화 폴리아릴렌 에테르 및 그 혼합물이 바람직하다. 유용한 유기 중합체는 폴리이미드, 플루오르화 및 비플루오르화 중합체, 특히 AlliedSignal Inc.으로부터의 상표명 FLARE™하에서 이용가능한 플루오르화 및 비플루오르화 폴리(아릴에테르)를 포함한다.및 그것의 공중합체 혼합물. 본 발명에대해 사용이 적절한 바람직한 실록산 물질은 AlliedSignal Inc.의 상표명 Accuglass으로 시중에서 입수가능하다. 중합체 성분은 조성물의 약 10중량%에서 약30중량%까지의 양으로 존재하는 것이 바람직하다. 더욱 바람직한 범위는 약 15중량%에서 약30중량%까지이며, 가장 바람직한 범위는 약 17중량%에서 약25중량%까지이다.
다음, 조성물은 적어도 하나의 용매를 포함하는 용매성분을 함유한다. 적절한 용매는 비제한적으로 균일한 용액 또는 유전체물질의 분산액을 형성하는 충분한 양의 물 및 유기용매를 포함한다. 사용가능한 일차용매의 예로는 비제한적으로 데카메틸테트라실록산, 1,3-디옥틸테트라메틸디실록산, 옥타메틸트리실록산, 펜타메틸디실록산, 헥사메틸디실록산, 1,1,3,3,5,5-헥사메틸트리실록산, 1,1,3,3-트리트라메틸디실록산, 1,3-비스-(트리메틸실록시)-1,3-디메틸실록산, 비스(트리메틸실록시)에틸실란, 비스(트리메틸실록시)에틸실란, 비스(트리메틸실록시)메틸실란, 데카메틸테트라실록산, 도데카메틸펜타실록산, 1,1,1,3,3,5,5-헤프타메틸트리실록산, 헥사에틸디실록산, 헤프타메틸트리실록산 및 1,1,3,3-테트라메틸트리실록산을 포함한다. 시클릭 용매의 사용예로는 비제한적으로 데카메틸시클로펜타실록산, 헥사에틸시클로트리실록산, 헥사메틸시클로트리실록산, 1,3,5,7-테트라메틸시클로테트라실록산, 펜타메틸시클로펜타실록산, 옥타메틸시클로테트라실록산, 화학식(CH3HSIO)3-5의 메틸히드라시클로실록산, 1,3,5,7-테트라에틸시클로테트라실록산, 및 1,3,5,7-테트라에틸시클로테트라실록산을 포함한다. 이러한 혼합을 형성함으로써 기판위에 조성물의 건조율 조정을 알아낼 수 있기때문에 본 발명의 용매혼합이 특히 바람직하다. 용매 조성물은 전체조성물에서 조성물의 약 70중량%부터 90중량%의 양으로 존재하는 것이 바람직하며, 더 바람직하게는 조성물의 약 70중량%에서 약85중량%까지이며, 가장 바람직한 범위는 조성물의 약 75중량%에서 약83중량%까지이다. 유전체 물질은 이 업계에서 많이 알려진 종래의 스핀-코팅, 딥 코팅, 스프레이, 또는 메니스커스 코팅 방법을 통해 기판에 적용될 수 있다. 스핀-코팅이 가장 바람직하다. 기판위의 유전체 필름의 두께는 기판에 적용되는 액체 유전체의 양에 의존하여 변하지만, 전형적으로, 두께는 약 500Å에서 약 50000Å까지의 범위가 되며, 바람직하게는 2000Å에서 약 12000Å의 범위이다. 기판에 적용되는 유전체 액체의 양은 1ml에서 10ml까지 변할 수 있으며, 바람직하게는 2ml에서 8ml까지이다. 바람직한 실시예에서, 액체 물질은 종래 스핀기술에 따라서, 기판면위에 스피닝된다. 바람직하게, 유전체는 기판의 중앙에 적용된 용액으로부터 적용된후, 기판면을 따라서 고르게 용액을 퍼트리기위해, 약 500rpm에서 약 6000rpm 까지의 범위의 속력에서, 바람직하게는 약 1500rpm에서 약 4000rpm 까지의 범위, 약 5초에서 60초 동안, 바람직하게는 10초에서 30초동안, 회전휠로 스피닝된다. 유전체층은 바람직하게 약 1g/cm3에서 약 3g/cm3의 밀도를 가진다.
유전체 물질이 기판에 적용된 후, 유전체-기판 조성물은 선택적으로, 그러나 바람직하게, 부분적으로 필름을 경화시키고, 유전체 필름내에 존재하는 용매를 증발시키기에 충분한 온도와 시간동안 열처리한다. 부분 경화의 바람직한 정도는 과도한 실험법없이, 당업자에의해 결정될 수 있다. e-빔 노출이전의 이러한 열처리는 물질 및 코팅방법에 달려있다. 일반적으로, 유전체로 코팅된 기판은 약 50℃에서 약 450℃의 온도에서, 바람직하게는 약 80℃에서 약 375℃의 온도, 약 0.5분에서 30분동안, 더 바람직하게는 1분에서 3분동안, 열처리한다. 바람직한 실시예에서, 유전체는 먼저 약 80℃에서 약 180℃에서, 30초에서 2분동안 열처리된후, 약 150℃에서 약 250℃에서 30초에서 2분동안 열처리되고, 약 180℃에서 약 375℃에서, 30초에서 2분동안 세번째로 열처리된다. 필름의 열처리는 부분적으로 교차결합하고 고체화되며, 부분적으로 층을 평탄화한다. 코팅이 열처리된후, 약 500Å에서 약 50000Å까지이고, 더 바람직하게는 약 500Å에서 약 20000Å이고, 가장 바람직하게는 약 1000Å에서 약 12000Å이다.
본 발명의 중요한 특징은 유전체층을 부분적으로 경화하기에 충분한 조건에서, 전자 빔 방사로 건조된 층을 노출한다는 것이며, 여기서 노출은 상대적으로 더욱 딱딱한, 유전체층의 최상부 스킨부분을 형성하게 한다. 예를 들면, 밑에 있는 다소경화되거나 교차결합된 밸런스와 함께, 유전체층의 더 경화된 부분의 최상부는 약 200에서 10000옹스트롬의 두께를 가질 수 있다. 이경우에, 유전체층의 최상부는 전자빔 방사에 노출되고, 필수적으로, 밑에 있는 유전체층 부분은 기판에 인접한 최하부까지 모두 전자빔 방사에 노출되지 않는다. 다른 경우에, 밑에 있는 층은 층전반으로 점차적인 정도의 노출을 받을 수 있다.
코팅된 기판은 전자플럭스로 기판의 면을 노출함으로써 경화된다. 전자빔노출이 실행되는 온도는 결과가되는 필름의 바람직한 특성 및 바람직한 공정시간의 길이에 영향을 준다. 당업자에게는 청구된 결과를 얻기위한 노출조건을 쉽게 활용할 수 있으나, 열처리온도는 일반적으로 약 50℃에서 약 500℃에서의 범위에 있고, 약 150℃에서 약 400℃의 범위가 바람직하다. 열처리는 약 1분에서 360분까지 수행되며, 약 3분에서 30분까지가 바람직하다. 제 2 실시예에서, 상기 열처리는 e-빔 노출동안보다 노출전에 행해지는 것이 다소 좋을 수 있다. 전자 빔 경화동안의 압력은 약 0.1mTorr에서 약 100Torr의 범위에 있고, 1mTorr에서 100mTorr까지가 바람직하다. 전자 빔 노출의 주기는 기판에 적용되는 빔조사의 세기에 영향을 받는다. 당업자는 청구된 결과를 얻는 노출조건을 쉽게 활용할 수 있으나, 약 500에서 약 2000 μC/cm2까지, 바람직하게는 약 2000에서 약 10000μC/cm2범위의 전자빔 조사의 적용과 함께, 일반적으로 노출은 약 1분에서 약 120분까지의 범위에 있고, 3분에서 60분까지가 바람직하다. 전자 빔의 가속전압은 약 0.5에서 약 20KeV까지의 범위에 있다. 선택된 에너지 및 조사는 공정되는 필름의 두께에 비례한다. 기판에 입혀진 유전체는 전자빔 방사를 챔버내에 위치된 기판에 제공하는 수단을 가지는 임의의 챔버내에서, 전자빔으로 노출된다. 바람직한 실시예에서, 유전체가 입혀진 기판은 AlliedSignal Inc. 유닛의 Electron Vision의 상표명 "ElectronCure"TM으로 시중에서 입수가능하다. U.S. 특허번호 5001178에 개시된 작동원리 및 수행의 특성은 여기에서 참조로서 통합되어 있다. 이 시스템은 직경 200mm이상의 기판을 노출시킬수 있는 대규모전자소스를 가진다. 추가로, 전자소스는 다양한 에너지이다. e-빔 노출은, 수소, 헬륨, 아르곤, 질소, 산소, 크세논, 및 이들의 혼합물로 구성된 군에서 선택된 가스의 존재하에서 바람직하게 수행되며, 아르곤, 수소, 산소, 및 이들의 혼합물이 바람직하다. 공정가스의 선택은 주로 물질에 달려있다.
도 1은 제어된 전자빔 경화를 사용하여, 저 유전상수(k) 중합체를 스핀-온하는 스핀-온에 대한 비-에칭백 공정을 도시하는 본 발명의 실시예의 개략도이다. 기판위에 금속 전도체(4)를 덮는 화학증착된 산화물층(2)가 도시되어 있다. 유전성의 중합체는 산화물위에 스핀 코팅되고, 건조될 때까지 베이킹된다. 중합체는 e-빔 방사로 노출되며, e-빔 침투는 금속 전도체의 최상부에 유전체 필름의 두께(8)와 거의 동일하도록 제어된다. 밑에 있는 영역(7)은 e-빔 노출을 완전 받지않고나 또는 거의 받지않는다. 점선은 이들 영역간의 계면을 대표한다.
상기 e-빔 경화 공정에 대해 다른 파라미터중에 가장 중요한 파라미터는 필름의 경화 깊이및 전자빔 침투 깊이를 결정하는 전자 빔에너지이다. 도 1에 도시된 바와 같이, 바람직한 e-빔 경화깊이는 금속선의 최상부에 유지된 유전체 필름의 두께에 영향을 준다. 필름 밀도를 알고 있다면, e-빔 침투깊이(e-빔경화깊이) 사이의 관계는 Grun 방정식에 의해서 다음과 같이 결정될 수 있다.
Rg=(0.04/d)Va 1.75(1)
여기서 Rg는 물질(μm)에서 또는 Grun 방정식에서의 전자의 밀도이고, d는 필름 밀도(g/cm3)이며,Va는 가속 전압 또는 전자 에너지(KeV)이다. 그러나 e-빔 경화깊이와 전자 에너지사이의 관계는, 다른 레벨의 e-빔에너지 아래의 특정 물질에 대한 일련의 실험을 수행함으로써 확립될 수 있다.
유전체 필름에 적용된 e-빔 조사량은 결과가 되는 필름의 바람직한 특성에 영향을 준다. 더 큰 e-빔 조사는 산화 및 수분 흡수되기 쉬운 이들 필름에대해 유익한 효과를 가진다. 그러나, e-빔 조사는 e-빔 경화에서 비 e-빔경화로의 점차적인 전이를 생기게 하여, 제 2의 e-빔 산란에의하여 필름의 바람직한 깊이를 초과하여 전자빔이 침투한다. 따라서, e-빔 조사량은 바람직한 e-빔 에너지 레벨 아래의 다양한 양을 포함한 일련의 실험을 수행함으로써 선택되는 것이 바람직하다. 노출된 유전체층은 선택된 중합체 물질에 의존하여, 약 2.6에서 약 4.0범위의 바람직한 유전상수를 가진다. 바람직하게, 상대적으로 더 결화된 유전체층의 최상부의 유전상수는 상대적으로 덜 경화된 유전체층의 밑에 부분의 유전상수와 다르다. 바람직하게, 약간 노출된 또는 노출되지 않은 유전체층의 밑에 있는 부분은 고유유전상수를 그대로 유지하거나 미소한 차이가 날 수 있다. 선택적으로, 전자빔 경화후에 전자빔 노출에의해 유도된 부산물을 제거하기에 충분한 조건한 조건하에서 추가로 더 열처리를 할 수 있다. 이것은 약 50℃에서 약 500℃까지의 온도에서, 약 1분에서 약 360분까지 행해질 수 있고, 150℃에서 약 425℃까지의 온도에서 약 3분에서 약 60분까지가 바람직하다.
본 발명은 전도선을 갖는 반도체기판의 면에 유전 중합체 조성물을 적용하고 건조하는 것을 포함하여, 저 유전상수 금속사이 유전체 필름의 비-에칭백공정에 대한 방법을 또한 제공한다. 포토레지스트는 유전중합체 조성물에 적용되고, 화학 방사에 노출되며, 종래의 방법으로 현상되어, 디바이스에서 전도 금속선 바로 위의포토레지스트 부분은 노출된후 제거된다. 다음, 기판은 전자빔 방사를 받아서, 금속선 바로 위의 유전체 필름부분만을 완전 경화한다. 마직필름으로, 남겨진 포토레지스트는 종래의 포토레지스트 스트립 공정을 사용하여 제거된다. 도 2(a)(b)(c)는 기판위에 금속 전도체(4)를 덮는 화학 증착된 산화물(2)을 도시한다. 유전 중합체가 산화물 위에 스핀-코팅되고, 건조될 때까지 베이킹한다. 도 2(a)는 금속 전도체(4)위에 포토레지스트를 제거하기위해서, 유전중합체 조성물로 적용되고, 종래의 방법으로 노출 및 현상되는 포토레지스트(10)를 도시한다. 금속전도체의 최상부에 유전체필름의 영역(8)으로 e-빔침투가 제어되도록, 중합체는 e-빔 방사로 노출되고, 포토레지스트는 이미지화되어 제거된다. 2 (b)는 e-빔노출후 다음 잇는 포토레지스트층을 완전히 벗겨낸 구조를 도시한다. 밑에 있는 영역(6)은 e-빔노출을 받지 않거나 약간만 받는다. 다음, 도 2(c)에 도시된 구조를 형성하도록 비아(via)(12)가 일반적으로 형성된다. 또한, 여기에 남아있는 포토레지스트는 전자가 유전영역(6)으로 깊게 침투하지 못하도록 하는 마스크로서의 기능을 한다. 선 5는 대략적인 전자빔 침투깊이 프로필이다.
적당한 양성의 포토레지스트 조성물 및 이들의 사용 방법이 예를 들면, 미 특허번호 3,666,473;4,115,128,및 4,173,470호에 설명되어 있다. 이들은 감광물질과 함께 불용해성 물, 수성의 알칼리-용해성 수지를 포함한다. 화학 방사에 노출된 바람직한 부분의 이미지화 노출에서, 포토레지스트는 알칼리 용해제에 녹여서 정제되며, 코팅의 노출된 영역은 노출되지 않은 영역보다 더욱 용해된다. 이런 용해도율에서의 차이는, 기판이 알카리성 현상 용액에 담가질때, 포토레지스트 코팅의 노광된 영역이 해리되도록 하는 반면, 노출되지 않는 영역은 크게 영향을 받지 않아서, 기판상에 양성의 양각패턴을 만들게 된다. 포토레지스트 코팅은 e-빔 노출로부터 영역(6)을 보호한다.
다음의 비제한적인 실시예는 본발명의 설명을 돕는다.
실시예1
부분 e-빔 경화:
실리콘 웨이퍼(기판)은 수소 실리세스퀴옥산 다중체 및 유기용제의 혼합물을 포함하는 용액을 사용해 종래의 스핀-코팅으로 코팅된다. 코팅된 웨이퍼는 1분, 180℃에서 1분, 마지필름으로 270℃에서 1분의 연속적인 가열판 처리를 받는다. 다음, 테이블 1에 주어진 조건하에서, 코팅된 웨이퍼는 전자빔 노출툴(AlliedSignal Inc. 유닛의 Electron Vision의 ElectronCure 30TM)에 전자빔에 노출된다. 코팅된 웨이퍼는 전자빔 툴로부터 제거되고, e-빔에너지 및 e-빔 조사의 함수로서 필름두께를 통해 웨트 에칭율, 및 FTIR을 사용하여 e-빔에너지 및 e-빔 조사의 함수로서의 Si-H본딩의 유지와 같은 태양에 따라서 특성화된다. 이러한 실험은 부분 e-빔 경화의 근접(전자빔 침투는 전체필름 두께보다 작은 일정한 필름의 깊이에 제한되도록 하는 조건하에서의 부분 e-빔 경화 수단) 및 e-빔에너지 및 e-빔 조사의 영향을 확인하도록 설계된다.
베이크:150。C 에서 1분간 ,그런다음 180。C 에서 1분간,275。C 에서 1분간
열 경화:분당15리터의 질소흐름의 기압하에서 400。C로 30분간
FTIR스펙트럼들로부터 약2265㎝-1파수에서 Si-H 피크는 수소 실세스키옥산 중합체의 특징적인 피크다. 전자빔 노출은 Si-H 결합을 분해시킬수 있고 중합체 필름으로부터 수소를 확산시킬수 있다. 또한 전자빔 노출은 중합체 필름을 치밀하게 할 것이다. 이것은 물리적 특성뿐만아니라 화학적 구조에 있어서 수소 실세스키옥산 필름을 실리콘이산화물(SiO2)에 더욱 가깝게 변경할 것이다.여기전자(또는 그런 레인지)의 침투깊이는 전자의 에너지 준위와 재료밀도에 의존하고, 주어진 재료에 대해서 전자침투 깊이는 오로지 전자의 에너지 준위에만 위존한다.그 결과에 대한 참조는 표1과 그림3(a),3(b),4 에 주어져 있다.3KeV에너지에서 E빔노출에대한 SI-H결합보존은 열적으로 경화된 필름의 56∼69%만큼 높고,전자침투 깊이는 필름두께보다 훨씬 작다(대략 필름 두께의 1/3)는 것을 보인다. 그러나 5.5KeV와 8KeV의 E빔 에너지에 대해서 Si-H결합의 피크는 상당히 감소하였고, 중합체필름의 전층이 전자빔에 노출된 것이 보인다. 또한 그림4에서 보듯이 3KeV에서 E빔 노출에대해 습식 에칭율이 1000Å의필름 두께에 까지는 상대적으로 일정하고,그 필름두께의 깊이에서 눈부시게 증가한다.이것은 또한 이 필름의 최고1000Å 두께층이 그 필름의 나머지 부분보다 단단함을 보이고 있다. 더 높은 에너지에 노출된 필름은 전 두께에 걸쳐 습식 에칭율이 상대적으로 일정하다. 게다가 E빔 경화의 깊이에서 E빔 조사량의영향이 E빔 에너지 만큼 중요하지 않다는 것을 명백히 보여주고 있다.
실시예2
열 안정도
실리콘 웨이퍼들은 수소 실세스키옥산 중합체와 유기용매의 혼합용액인 전통적 스핀코팅을 사용하여 코팅되였다. 코팅된 웨이퍼들은 1분에 150。C에서 1분에 180。C로 마침내 1분에 275。C로 연속적으로 가열판 처리되었다. 그리고나서 코팅된 웨이퍼들은 두 부분으로 나누는데 하나는 (열 경화에서 언급된)통제하의 열경화에 대해서, 다른 하나는 (부분적 E빔 경화로서 언급된)부분적 전자빔 경화로 나누어 졌다. 열 경화 그룹에서 코팅된 웨이퍼들은 분당 10리터의 질소흐름의 기압하에서 30분동안 400。C 수평로에서 열적으로 경화되었다.다른 그룹에서 코팅된 웨이퍼들은 부분 경화의 조건(에너지:3KeV, 조사량:3000μC/㎠,온도:250˚C,전류:15㎃그리고 주위에 아르곤가스)하에서 전자빔에 노출되었다. 그다음 각 그룹에서 하나의 웨이퍼가 400,450,500,600˚C에서 각각 분당 10리터의 질소흐름의 기압의 수평로에서 30분동안 노출되었고,열안정도(Si-H결합보존과 필름수축)를 평가하기위하여 필름두께,필름수축 그리고 FTIR분석들은 이러한 웨이퍼들에 대해 실행되었다. 그 결과들은 표2에서 보여주고 있다.
표2와 그림5(a),5(b)에서 보듯이 열적으로 경화된 필름에 대해 Si-H 결합의 보존은 열적 노출의 온도가 증가할 수록 급속히 감소하고,필름수축은 온도에 따라 상당히 증가한다. 그러나 부분적 E빔경화필름에대해, 열노출 온도가 주어졌던 그앞의 경우보다 Si-H보존은 훨씬 더 높고 수축은 훨씬 더 낮다. 이러한 결과는 부분적 E빔경화가 열 안정도를 최소한 500˚C 까지 상당히 향상 시켰음을 보여준다.빽앤드 프로세스에 속하는 현재의 IC 제조 공정에 있어서 수반되는 온도는 450˚C를 넘지 못한다. 부분적 E빔 노출에의한 이 중합체 필름의 열 안정도에서 이러한 개선은 제조용이성,신뢰성 그로인한 제조비용에서 상당한 이득을 가져올 것이다.
실시예 3
실리콘 웨이퍼는 메틸 실세스퀴옥산 폴리머 및 유기 용매의 혼합물로 구성된 용액으로 종래의 스핀 코팅을 이용하여 코팅되었다. 코팅된 웨이퍼는 180℃에서 1분간, 그 다음 180℃에서 1분간, 그리고 최종적으로 250℃에서 1분간 연속적으로 핫플레이트 처리를 받는다. 그 다음, 코팅된 웨이퍼는 3가지 세트로 분리되고, 하나는 제어로서의 열경화(열경화로 명칭), 그리고 다른 두 개는 부분 전자 빔 경화(부분 e 빔 경화 1 및 부분 e 빔 경화 2)이다. 열경화 그룹내의 코팅된 웨이퍼는, 분당 15리터의 질소가 유입되고 대기압에서 60분동안 425℃의 온도에서 수평로내에서 열경화된다. 부분 e 빔 경와 1의 코팅된 웨이퍼는 에너지: 2KeV; 조사량: 3000μC/㎠; 온도: 250℃; 전류:15mA, 및 아르곤 가스분위기에서 전자 빔에 노출된다. 부분 e 빔 경화 2내의 코팅된 웨이퍼는, 이 경우에 에너지가 3KeV인 것을 제외하고 부분 e 빔 경화 1과 동일 조건하에서 노출된다. 그 다음, 모든 웨이퍼는 산소 유입량: 4.5ℓ/분; 질소 유입량:0.45ℓ/분; 및 온도: 약 250℃에서 60초동안 개소닉 오오라(Gasonic Aura) 1000 스트리퍼 툴로 산소 플라즈마에 노출된다. Si-C(파수 ~ 1280㎝-1)와 C-H(파수 ~ 2970㎝-1) 결합의 보유를 위한 FTIR 분석, 및 물 또는 실아놀(Si-OH) 흡수을 위한 FTIR 분석, 및 필름 수축이 특징이다. 그 결과는 표 3과 도 6a-6c에 도시되어 있다.
경화방법 Si-C보유율(%) C-H 보유율(%) Si-H또는 H2O(%) 필름수축(%)
열 경화 19 34 0.59 17.6
부분적 E빔경화1 101 100 0.10 1.2
부분적 E빔경화2 102 100 0.13 -1.4
표 3과 도 6a-6c에 도시된 바와 같이, 열경화 메틸 실세스퀴옥산 필름에 대하여, Si-C와 C-H의 함유량은, 필름이 산소 플라즈마에 상당히 민감하다는 것을 지시하는 산소 플라즈마 노출시에, 물 및/또는 실아놀의 상당한 흡수, 및 큰 필름 수축과 함께, 상당히 감소된다. 이와 반대로, e 빔 경화 필름에 대하여, 양 Si-C 및 C-H 결합은 작은 필름 수축과 물 및/또는 실아놀 흡수와 함께 100%를 보유한다. 부분적으로 전자 빔 처리는 필름의 산소 플라즈마 저항을 상당히 향상시킨다.
실시예 4
유전 상수
실리콘 웨이퍼는, 메틸 실세스퀴옥산 중합체 및 유기 용매의 혼합물, 또는히드로겐 실세스퀴옥산 중합체 및 유기 용매의 혼합물 중 하나로 구성된 용액으로 종래의 핀 코팅을 이용하여 코팅된다. 코팅된 웨이퍼는 열경화, 부분 e 빔 경화, 또는 전체 e 빔 경화중 하나가 수반되는 연속의 핫플레이트 처리를 받는다. 표 4는 베이크, 열경화, 및 e 빔 경화에 대한 상세한 조건으로 본 실험에 대한 조건을 도시하고 있다. 대략 1 미크론의 두께 및 0.5mm 의 직경인 알루미늄 도트는 종래의 스퍼터링 금속 증착 툴을 이용하여 코팅 웨이퍼의 최상부에 코팅된다. 측정된 유전 상수는 표 4에 주어진다.
웨이퍼 ID 물질 베이크 방법 경화 방법 유전 상수
1 메틸 실세스퀴옥산 베이크1) 열경화1) 2.81
2 메틸 실세스퀴옥산 베이크1) 부분 E 빔 경화 2.92
3 메틸 실세스퀴옥산 베이크1) 완전 E 빔2)경화 3.69
4 수소실세스퀴옥산 베이크2) 열경화2) 2.71
5 수소실세스퀴옥산 베이크2) 부분 E 빔 경화 2.73
6 수소실세스퀴옥산 베이크2) 완전 E 빔2)경화 3.64
베이크1): 180℃에서 1분 그 다음, 180℃에서 1분, 및 250℃에서 1분.
베이크2): 150℃에서 1분 그 다음, 180℃에서 1분, 및 275℃에서 1분.
열경화1): 분당 15리터의 질소 유입량으로 425℃에서 60분.
열경화2): 분당 10리터의 질소 유입량으로 400℃에서 30분.
부분 E빔 경화: 에너지:2KeV; 조사량:3000μC/㎠; 온도: 250℃; 전류:15mA; 및 아르곤 가스
완전 E빔 경화1):에너지:5KeV; 조사량:8000μC/㎠; 온도:400℃; 전류:15mA, 및 아르곤 가스분위기.
완전 E빔 경화2):에너지:5.5KeV; 조사량:7500μC/㎠; 온도:250℃;전류:15mA, 및 아르곤 가스분위기.
보는 바와 같이, 노출하는 단계는 유전체층의 상대적으로 보다 적게 경화된 하부와 유전체층의 상대적으로 보다 많게 경화된 상부를 형성한다. 낮은 유전 상수(로우-k)중합체 필름상의 스핀은 반도체 기판상에 부착되고 전자 빔 방사법을 이용하여 필름의 낮은 유전 상수 특징을 잃지 않고 처리된다.

Claims (24)

  1. 기판상에 유전 필름을 형성하는 방법에 있어서, 기판상에 폴리머, 유전체 합성층을 부착하여 건조하는 단계와, 유전체층을 부분적으로 경화하기에 충분한 조건에서 전자 빔 방사선에 건조된 층을 노출시키는 단계를 포함하며, 노출하는 단계는 유전체층의 상대적으로 보다 많이 경화된 최상부와, 유전체층의 상대적으로 보다 적게 경화된 최하부를 형성하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 유전체 합성층은 실세스퀴옥산 중합체, 실옥산 중합체, 폴리이미드, 폴리아렌 에테르, 플루오르화 폴리아렌 에테르 또는 그 혼합물을 포함하는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 유전체층은 대략 500 내지 대략 50,000옹스트롬의 두께를 가지는 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 유전체층의 상대적으로 보다 많이 경화된 최상부의 유전 상수는 유전체층의 상대적으로 보다 적게 경화된 최하부의 유전 상수와 상이한 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서, 유전체층의 최상부는 전자 빔 방사선에 노출되고 유전체층의 하부층은 전자 빔 방사선에 노출되지 않는 것을 특징으로 하는 방법.
  6. 제 1 항에 있어서, 유전체층은 대략 500 내지 50,000 옹스트롬의 두께를 가지며, 유전체층의 최상부는 대략 200 내지 10,000 옹스트롬의 두께를 가지는 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서, 기판은 반도체 물질을 포함하는 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서, 유전체 합성층은 [(HSiO1.5)xOy]n, (HSiO1.5)n, [(HSiO1.5)xOy(RSiO1.5)z]n, [(HSiO1.5)x(RSiO1.5)y]n, 및 [(HSiO1.5)xOy(RSiO1.5)z]n로 구성된 그룹중에서 선택된 공식을 가진 적어도 하나의 중합체를 포함하며, 여기서 x= 대략 6 내지 대략 20, y=1 내지 대략 3, z= 대략 6내지 대략 20, n=1 내지 대략 4,000, 및 각각의 R은 단독으로 H, C1내지 C8알킬 또는 C6내지 C12알킬인 것을 특징으로 하는 방법.
  9. 제 1 항에 있어서, 유전체 합성층은 히드로겐 실세스퀴옥산 또는 메틸 실세스퀴옥산을 포함하는 것을 특징으로 하는 방법.
  10. 제 1 항에 있어서, 전자 빔 노출단계 또는 그에 앞서 기판상에 최소한 부분적으로 고체화된 유전체층을 형성하기에 충분한 조건으로 유전체층을 가열하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  11. 제 10 항에 있어서, 가열하는 단계는 대략 25℃내지 대략 500℃에서 대략 1분 내지 360분동안 가열되는 것을 특징으로 하는 방법.
  12. 제 10 항에 있어서, 전자 빔 노출단계전에, 기판상의 적어도 부분적으로 고체화된 유전체층사에 포토레지스트층을 입히는 단계, 유전체층으로부터 포토레지스트층의 일부를 제거하기 위해 포토레지스트층을 노출시키고 성장시키는 단계, 및 포토레지스트층의 일부를 유전체층상에 남게 하는 단계를 더 포함하며, 유전체층상에 남아있는 포토레지스트의 일부의 하부에 있는 유전체층의 일부가 포토레지스트층의 제거된 부분에 대응하는 유전체층의 일부보다 전자 빔 방사선에 적게 노출되는 것을 특징으로 하는 방법.
  13. 제 10 항에 있어서, 전자 빔 노출단계는 실질적으로 균일하게 경화된 유전체층을 형성하는 것을 특징으로 하는 방법.
  14. 제 12 항에 있어서, 유전체층상에 남아있는 포토레지스트의 일부를 제거하는 다음 단계를 더 포함하는 것을 특징으로 하는 방법.
  15. 제 12 항에 있어서, 기판에서의 포토레지스트의 제거된 일부에 대응하는 유전체층의 일부를 통해 비아를 형성하는 다음 단계를 더 포함하는 것을 특징으로 하는 방법.
  16. 제 15 항에 있어서, 비아를 기초로 하는 기판의 일부가 전기 전도성 물질을 포함하는 것을 특징으로 하는 방법.
  17. 제 1 항에 있어서, 전자 빔 노출 단계는 수소, 헬륨, 산소, 아르곤, 질소, 크세논, 및 그 혼합물로 구성된 그룹중에서 선택된 가스가 존재하는 동안에 행해지는 것을 특징으로 하는 방법.
  18. 제 1 항에 있어서, 전자 빔 노출 단계는 대략 25℃ 내지 대략 500℃의 온도에서 행해지는 것을 특징으로 하는 방법.
  19. 제 1 항에 있어서, 노출된 유전체층은 대략 2.6 내지 대략 4.0의 유전 상수를 가진 것을 특징으로 하는 방법.
  20. 제 1 항에 있어서, 유전체층은 대략 1g/㎤ 내지 31g/㎤의 밀도를 가진 것을 특징으로 하는 방법.
  21. 제 1 항에 있어서, 전자 빔 노출 단계는 대략 5KeV 내지 대략 20KeV의 에너지 레벨에서 행해지는 것을 특징으로 하는 방법.
  22. 제 1 항에 있어서, 전자 빔 노출 단계는 대략 500μC/㎠ 내지 대략 20,000μC/㎠의 전자 조사량에서 행해지는 것을 특징으로 하는 방법.
  23. 제 1 항에 있어서, 전자 빔 노출후 제품에 의해 유도된 전자 빔 노출을 제거하기에 충분한 조건에서 유전체층을 가열하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  24. 제 23 항에 있어서, 가열하는 단계는 대략 1 내지 대략 360분동안 대략 50℃ 내지 대략 500℃의 온도에서 행해지는 것을 특징으로 하는 방법.
KR10-1999-7008771A 1997-03-24 1998-03-09 제어된 전자 빔 방사를 사용하는 상호레벨 유전체로의 저 유전상수 중합체의 집적화 KR100477455B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US4110497P 1997-03-24 1997-03-24
US60/041,104 1997-03-24
US09/028,465 1998-02-24
US09/028,465 US6080526A (en) 1997-03-24 1998-02-24 Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation
PCT/US1998/004560 WO1998043294A1 (en) 1997-03-24 1998-03-09 Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation

Publications (2)

Publication Number Publication Date
KR20010005703A true KR20010005703A (ko) 2001-01-15
KR100477455B1 KR100477455B1 (ko) 2005-03-23

Family

ID=26703725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7008771A KR100477455B1 (ko) 1997-03-24 1998-03-09 제어된 전자 빔 방사를 사용하는 상호레벨 유전체로의 저 유전상수 중합체의 집적화

Country Status (9)

Country Link
US (1) US6080526A (ko)
EP (1) EP0970519B1 (ko)
JP (1) JP3276963B2 (ko)
KR (1) KR100477455B1 (ko)
CN (1) CN1113408C (ko)
CA (1) CA2284760A1 (ko)
DE (1) DE69836009D1 (ko)
IL (1) IL132017A0 (ko)
WO (1) WO1998043294A1 (ko)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6607991B1 (en) 1995-05-08 2003-08-19 Electron Vision Corporation Method for curing spin-on dielectric films utilizing electron beam radiation
US6042994A (en) * 1998-01-20 2000-03-28 Alliedsignal Inc. Nanoporous silica dielectric films modified by electron beam exposure and having low dielectric constant and low water content
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6413583B1 (en) * 1998-02-11 2002-07-02 Applied Materials, Inc. Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6593247B1 (en) * 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6800571B2 (en) * 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
JP2002534546A (ja) 1999-01-08 2002-10-15 ザ ダウ ケミカル カンパニー 良好な接着性および靭性を有する低誘電率ポリマーおよび該ポリマーから作製された物品
US6361837B2 (en) 1999-01-15 2002-03-26 Advanced Micro Devices, Inc. Method and system for modifying and densifying a porous film
US6207555B1 (en) * 1999-03-17 2001-03-27 Electron Vision Corporation Electron beam process during dual damascene processing
US6770975B2 (en) 1999-06-09 2004-08-03 Alliedsignal Inc. Integrated circuits with multiple low dielectric-constant inter-metal dielectrics
US6271127B1 (en) * 1999-06-10 2001-08-07 Conexant Systems, Inc. Method for dual damascene process using electron beam and ion implantation cure methods for low dielectric constant materials
US6204201B1 (en) * 1999-06-11 2001-03-20 Electron Vision Corporation Method of processing films prior to chemical vapor deposition using electron beam processing
US6495478B1 (en) * 1999-06-21 2002-12-17 Taiwan Semiconductor Manufacturing Company Reduction of shrinkage of poly(arylene ether) for low-K IMD
US20060263531A1 (en) * 2003-12-18 2006-11-23 Lichtenhan Joseph D Polyhedral oligomeric silsesquioxanes as glass forming coatings
US6403464B1 (en) * 1999-11-03 2002-06-11 Taiwan Semiconductor Manufacturing Company Method to reduce the moisture content in an organic low dielectric constant material
US6358670B1 (en) * 1999-12-28 2002-03-19 Electron Vision Corporation Enhancement of photoresist plasma etch resistance via electron beam surface cure
US6291302B1 (en) * 2000-01-14 2001-09-18 Advanced Micro Devices, Inc. Selective laser anneal process using highly reflective aluminum mask
US6184134B1 (en) * 2000-02-18 2001-02-06 Infineon Technologies North America Corp. Dry process for cleaning residues/polymers after metal etch
US7011868B2 (en) * 2000-03-20 2006-03-14 Axcelis Technologies, Inc. Fluorine-free plasma curing process for porous low-k materials
US6759098B2 (en) * 2000-03-20 2004-07-06 Axcelis Technologies, Inc. Plasma curing of MSQ-based porous low-k film materials
US6913796B2 (en) * 2000-03-20 2005-07-05 Axcelis Technologies, Inc. Plasma curing process for porous low-k materials
JP4368498B2 (ja) * 2000-05-16 2009-11-18 Ｎｅｃエレクトロニクス株式会社 半導体装置、半導体ウェーハおよびこれらの製造方法
US6531398B1 (en) 2000-10-30 2003-03-11 Applied Materials, Inc. Method of depositing organosillicate layers
US6465361B1 (en) * 2001-02-20 2002-10-15 Advanced Micro Devices, Inc. Method for preventing damage of low-k dielectrics during patterning
US6951707B2 (en) * 2001-03-08 2005-10-04 Ppg Industries Ohio, Inc. Process for creating vias for circuit assemblies
US7000313B2 (en) * 2001-03-08 2006-02-21 Ppg Industries Ohio, Inc. Process for fabricating circuit assemblies using electrodepositable dielectric coating compositions
US6589711B1 (en) 2001-04-04 2003-07-08 Advanced Micro Devices, Inc. Dual inlaid process using a bilayer resist
US6458691B1 (en) 2001-04-04 2002-10-01 Advanced Micro Devices, Inc. Dual inlaid process using an imaging layer to protect via from poisoning
US6486082B1 (en) * 2001-06-18 2002-11-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant sicoh film
TW588403B (en) * 2001-06-25 2004-05-21 Tokyo Electron Ltd Substrate treating device and substrate treating method
US6605549B2 (en) * 2001-09-29 2003-08-12 Intel Corporation Method for improving nucleation and adhesion of CVD and ALD films deposited onto low-dielectric-constant dielectrics
US7091137B2 (en) * 2001-12-14 2006-08-15 Applied Materials Bi-layer approach for a hermetic low dielectric constant layer for barrier applications
US6890850B2 (en) 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US6838393B2 (en) * 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
US20030134499A1 (en) * 2002-01-15 2003-07-17 International Business Machines Corporation Bilayer HDP CVD / PE CVD cap in advanced BEOL interconnect structures and method thereof
US6936309B2 (en) 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US20030211244A1 (en) * 2002-04-11 2003-11-13 Applied Materials, Inc. Reacting an organosilicon compound with an oxidizing gas to form an ultra low k dielectric
US20030194496A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Methods for depositing dielectric material
US20030194495A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Crosslink cyclo-siloxane compound with linear bridging group to form ultra low k dielectric
US6815373B2 (en) * 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films
US20030206337A1 (en) * 2002-05-06 2003-11-06 Eastman Kodak Company Exposure apparatus for irradiating a sensitized substrate
US20040101632A1 (en) * 2002-11-22 2004-05-27 Applied Materials, Inc. Method for curing low dielectric constant film by electron beam
US7056560B2 (en) * 2002-05-08 2006-06-06 Applies Materials Inc. Ultra low dielectric materials based on hybrid system of linear silicon precursor and organic porogen by plasma-enhanced chemical vapor deposition (PECVD)
US7060330B2 (en) * 2002-05-08 2006-06-13 Applied Materials, Inc. Method for forming ultra low k films using electron beam
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
EP1504138A2 (en) * 2002-05-08 2005-02-09 Applied Materials, Inc. Method for using low dielectric constant film by electron beam
JP2005531160A (ja) * 2002-06-27 2005-10-13 ピーピージー インダストリーズ オハイオ， インコーポレイテッド 窪んだかまたは広がったブレイクアウェイタブを有する単層または多層のプリント回路基板およびその製造方法
US20060213685A1 (en) * 2002-06-27 2006-09-28 Wang Alan E Single or multi-layer printed circuit board with improved edge via design
US6824959B2 (en) * 2002-06-27 2004-11-30 Ppg Industries Ohio, Inc. Process for creating holes in polymeric substrates
US7105460B2 (en) * 2002-07-11 2006-09-12 Applied Materials Nitrogen-free dielectric anti-reflective coating and hardmask
US6927178B2 (en) * 2002-07-11 2005-08-09 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
CN1302524C (zh) * 2002-09-27 2007-02-28 上海华虹（集团）有限公司 有机聚合物低介电材料刻蚀后的湿法去胶工艺
US7749563B2 (en) * 2002-10-07 2010-07-06 Applied Materials, Inc. Two-layer film for next generation damascene barrier application with good oxidation resistance
US6972217B1 (en) 2002-12-23 2005-12-06 Lsi Logic Corporation Low k polymer E-beam printable mechanical support
US6790788B2 (en) * 2003-01-13 2004-09-14 Applied Materials Inc. Method of improving stability in low k barrier layers
US6897163B2 (en) * 2003-01-31 2005-05-24 Applied Materials, Inc. Method for depositing a low dielectric constant film
US20050260420A1 (en) * 2003-04-01 2005-11-24 Collins Martha J Low dielectric materials and methods for making same
US20040253378A1 (en) * 2003-06-12 2004-12-16 Applied Materials, Inc. Stress reduction of SIOC low k film by addition of alkylenes to OMCTS based processes
RU2006125722A (ru) * 2003-12-18 2008-01-27 Хайбрид Плэстикс, Инк. (Us) Полиэдрические олигомерные силсесквиоксаны и металлизированные полиэдрические олигомерные силсесквиоксаны в качестве покрытий, композитов и добавок
US7030041B2 (en) * 2004-03-15 2006-04-18 Applied Materials Inc. Adhesion improvement for low k dielectrics
US20050214457A1 (en) * 2004-03-29 2005-09-29 Applied Materials, Inc. Deposition of low dielectric constant films by N2O addition
US7229911B2 (en) * 2004-04-19 2007-06-12 Applied Materials, Inc. Adhesion improvement for low k dielectrics to conductive materials
US20050233555A1 (en) * 2004-04-19 2005-10-20 Nagarajan Rajagopalan Adhesion improvement for low k dielectrics to conductive materials
US7018941B2 (en) 2004-04-21 2006-03-28 Applied Materials, Inc. Post treatment of low k dielectric films
US7075093B2 (en) 2004-05-12 2006-07-11 Gorski Richard M Parallel multi-electron beam lithography for IC fabrication with precise X-Y translation
US20050277302A1 (en) * 2004-05-28 2005-12-15 Nguyen Son V Advanced low dielectric constant barrier layers
US7229041B2 (en) * 2004-06-30 2007-06-12 Ohio Central Steel Company Lifting lid crusher
US7288205B2 (en) * 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications
US7259381B2 (en) * 2004-08-03 2007-08-21 Applied Materials, Inc. Methodology for determining electron beam penetration depth
US7588803B2 (en) * 2005-02-01 2009-09-15 Applied Materials, Inc. Multi step ebeam process for modifying dielectric materials
JP2006253577A (ja) * 2005-03-14 2006-09-21 Fuji Photo Film Co Ltd 絶縁膜、その製造方法及び該絶縁膜を有するデバイス
US7622378B2 (en) 2005-11-09 2009-11-24 Tokyo Electron Limited Multi-step system and method for curing a dielectric film
US20070134435A1 (en) * 2005-12-13 2007-06-14 Ahn Sang H Method to improve the ashing/wet etch damage resistance and integration stability of low dielectric constant films
US7473567B2 (en) 2006-03-30 2009-01-06 Tokyo Electron Limited Change rate prediction method, storage medium, and substrate processing system
US7297376B1 (en) 2006-07-07 2007-11-20 Applied Materials, Inc. Method to reduce gas-phase reactions in a PECVD process with silicon and organic precursors to deposit defect-free initial layers
US8029971B2 (en) * 2008-03-13 2011-10-04 International Business Machines Corporation Photopatternable dielectric materials for BEOL applications and methods for use
US20140014621A1 (en) * 2012-07-16 2014-01-16 Zhaoning Yu Analysis of pattern features
US9558930B2 (en) 2014-08-13 2017-01-31 International Business Machines Corporation Mixed lithography approach for e-beam and optical exposure using HSQ
KR20190019204A (ko) 2016-07-15 2019-02-26 브레우어 사이언스 인코포레이션 레이저 절삭용 유전체 물질

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4222792A (en) * 1979-09-10 1980-09-16 International Business Machines Corporation Planar deep oxide isolation process utilizing resin glass and E-beam exposure
US4503126A (en) * 1982-08-18 1985-03-05 Foster Grant Corporation Method of making an abrasion resistant coating on a solid substrate and articles produced thereby
US4435441A (en) * 1982-12-30 1984-03-06 The United States Of America As Represented By The Secretary Of The Army Method of frequency trimming surface acoustic wave devices
US4661193A (en) * 1984-08-27 1987-04-28 The Dow Chemical Company Adhesive compositions for arylcyclobutene monomeric compositions
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US5270259A (en) * 1988-06-21 1993-12-14 Hitachi, Ltd. Method for fabricating an insulating film from a silicone resin using O.sub.
US5141970A (en) * 1990-12-10 1992-08-25 Loctite (Ireland) Limited Method of forming high-temperature resistant polymers
US5262392A (en) * 1991-07-15 1993-11-16 Eastman Kodak Company Method for patterning metallo-organic percursor film and method for producing a patterned ceramic film and film products
US5229172A (en) * 1993-01-19 1993-07-20 Medtronic, Inc. Modification of polymeric surface by graft polymerization
US5468595A (en) * 1993-01-29 1995-11-21 Electron Vision Corporation Method for three-dimensional control of solubility properties of resist layers
JP4014234B2 (ja) * 1994-05-27 2007-11-28 テキサス インスツルメンツ インコーポレイテツド 半導体デバイス中に線間容量の低減化された相互接続線を作製する方法
US5504042A (en) * 1994-06-23 1996-04-02 Texas Instruments Incorporated Porous dielectric material with improved pore surface properties for electronics applications
US5545475A (en) * 1994-09-20 1996-08-13 W. L. Gore & Associates Microfiber-reinforced porous polymer film and a method for manufacturing the same and composites made thereof
US6652922B1 (en) * 1995-06-15 2003-11-25 Alliedsignal Inc. Electron-beam processed films for microelectronics structures
US5609925A (en) * 1995-12-04 1997-03-11 Dow Corning Corporation Curing hydrogen silsesquioxane resin with an electron beam
US5789140A (en) * 1996-04-25 1998-08-04 Fujitsu Limited Method of forming a pattern or via structure utilizing supplemental electron beam exposure and development to remove image residue
US5763049A (en) * 1996-04-30 1998-06-09 Minnesota Mining And Manufacturing Company Formed ultra-flexible retroreflective cube-corner composite sheeting with target optical properties and method for making same
US5883212A (en) * 1996-05-08 1999-03-16 Rexam Graphics, Inc. Conductivity exaltation in radiation cured electrically conductive coatings
US5916641A (en) * 1996-08-01 1999-06-29 Loctite (Ireland) Limited Method of forming a monolayer of particles
DE59707198D1 (de) * 1996-08-15 2002-06-13 Alcan Tech & Man Ag Reflektor mit resistenter Oberfläche
US5863963A (en) * 1996-08-29 1999-01-26 Xerox Corporation Halomethylated high performance curable polymers
US5707681A (en) * 1997-02-07 1998-01-13 Dow Corning Corporation Method of producing coatings on electronic substrates
US5843537A (en) * 1997-03-07 1998-12-01 Quantum Corporation Insulator cure process for giant magnetoresistive heads
US5939334A (en) * 1997-05-22 1999-08-17 Sharp Laboratories Of America, Inc. System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides

Also Published As

Publication number Publication date
CN1113408C (zh) 2003-07-02
CA2284760A1 (en) 1998-10-01
WO1998043294A1 (en) 1998-10-01
EP0970519A1 (en) 2000-01-12
EP0970519B1 (en) 2006-09-27
DE69836009D1 (de) 2006-11-09
US6080526A (en) 2000-06-27
CN1257610A (zh) 2000-06-21
JP3276963B2 (ja) 2002-04-22
JP2000511006A (ja) 2000-08-22
KR100477455B1 (ko) 2005-03-23
IL132017A0 (en) 2001-03-19

Similar Documents

Publication Publication Date Title
KR100477455B1 (ko) 제어된 전자 빔 방사를 사용하는 상호레벨 유전체로의 저 유전상수 중합체의 집적화
US6395607B1 (en) Integrated circuit fabrication method for self-aligned copper diffusion barrier
US6831005B1 (en) Electron beam process during damascene processing
US6583047B2 (en) Method for eliminating reaction between photoresist and OSG
US6770975B2 (en) Integrated circuits with multiple low dielectric-constant inter-metal dielectrics
US6177143B1 (en) Electron beam treatment of siloxane resins
JP2004146682A (ja) 半導体装置及びその製造方法
US7557035B1 (en) Method of forming semiconductor devices by microwave curing of low-k dielectric films
US20020074625A1 (en) Process of using siloxane dielectric films in the integration of organic dielectric films in electronic devices
CN1647263A (zh) 用于图形化双波纹互连的三层掩膜结构
US6498399B2 (en) Low dielectric-constant dielectric for etchstop in dual damascene backend of integrated circuits
US6489030B1 (en) Low dielectric constant films used as copper diffusion barrier
US7830012B2 (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
KR101350020B1 (ko) 반도체 장치의 제조방법
JP2002170883A (ja) 半導体装置における配線構造の製造方法
TW409283B (en) Integration of LOW-K polymers into interlevel dielectrics using controlled electron-beam radiation
AU2002232816A1 (en) Method for eliminating reaction between photoresist and organosilicate glass

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee