KR20010005301A - 반도체소자의 캐패시터 형성방법 - Google Patents

반도체소자의 캐패시터 형성방법 Download PDF

Info

Publication number
KR20010005301A
KR20010005301A KR1019990026111A KR19990026111A KR20010005301A KR 20010005301 A KR20010005301 A KR 20010005301A KR 1019990026111 A KR1019990026111 A KR 1019990026111A KR 19990026111 A KR19990026111 A KR 19990026111A KR 20010005301 A KR20010005301 A KR 20010005301A
Authority
KR
South Korea
Prior art keywords
insulating layer
insulating film
forming
storage electrode
contact hole
Prior art date
Application number
KR1019990026111A
Other languages
English (en)
Inventor
신명관
금동렬
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990026111A priority Critical patent/KR20010005301A/ko
Publication of KR20010005301A publication Critical patent/KR20010005301A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 하부절연층이 형성된 반도체기판 상부에 제1층간절연막을 형성하고 상기 제1층간절연막 상부에 제2층간절연막을 형성하되, 상기 제1층간절연막과 식각선택비 차이를 갖는 절연물질로 형성한 다음, 상기 제2층간절연막, 제1층간절연막 및 하부절연층을 식각하여 상기 불순물 접합영역을 노출시키는 저장전극 콘택홀을 형성하되, 상기 식각선택비 차이로 인하여 상기 제2층간절연막이 일정두께 측면식각되고, 상기 저장전극 콘택홀의 하부절연층 부분을 매립하는 도전체를 형성한 다음, 상기 저장전극 콘택홀의 층간절연막 부분을 매립하는 절연막을 형성하고 상기 절연막과 도전체를 평탄화식각하고 상기 콘택홀을 매립하는 절연막을 제거함으로써 실린더형 저장전극을 형성하는 공정으로 저장전극 식각공정과 콘택식각공정시 오정렬로 인한 특성 열화를 방지하여 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있도록 하는 기술이다.

Description

반도체소자의 캐패시터 형성방법{Forming method for capacitor of semiconductor device}
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 실린더형 캐패시터를 형성하는 기술에 관한 것으로, 콘택마스크용 감광막패턴을 이용하여 저장전극 및 콘택을 형성함으로써 저장전극과 콘택홀의 오정렬로 인한 문제점을 해결할 수 있는 기술에 관한 것이다.
반도체소자가 고집적화되어 셀 크기가 감소됨에따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.
특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.
그래서, ( εo × εr × A ) / T ( 단, 상기 εo 는 진공유전율, 상기 εr 은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 ) 로 표시되는 캐패시터의 정전용량 C 를 증가시키기 위하여, 유전상수가 높은 물질을 유전체막으로 사용하거나, 유전체막을 얇게 형성하거나 또는 저장전극의 표면적을 증가시키는 등의 방법을 사용하였다.
그리고, 상기 저장전극의 표면적을 증가시키기 위하여 삼차원적인 구조를 갖는 저장전극을 형성하였다.
그리고, 가장 보편적으로 사용하는 형상이 실린더형 저장전극이다.
도 1 은 종래기술에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.
먼저, 반도체기판(41) 상부에 하부절연층(47)을 형성한다.
이때, 상기 하부절연층(47)은 소자분리막(43), 불순물 접합영역(45), 워드라인(도시안됨) 및 비트라인 (도시안됨)등의 단위소자들이 형성된 것이다.
그리고, 상기 하부절연층(47)은 비.피.에스.지. ( boro phospho silicate glass, 이하에서 BSPG 라 함 ) 과 같이 유동성이 우수한 절연물질로 형성한다.
그 다음, 상기 하부절연층(47) 상부에 제1층간절연막(49)을 일정두께 형성한다. 이때, 상기 제1층간절연막(49)은 플라즈마 증착방법으로 형성된 테오스 ( PE-TEOS, plasma enhanced tetra ethyl ortho silicate ) 로 형성한다.
그리고, 상기 제1층간절연막(49)과 하부절연층(47)을 식각하여 상기 불순물 접합영역(45)을 노출시키는 저장전극 콘택홀(51)을 형성한다.
그리고, 상기 콘택홀(51)을 매립하는 제1도전체(53)를 형성하고 상기 제1도전체(53) 상부에 희생절연막(도시안됨)을 일정두께 형성한다.
그 다음, 저장전극마스크(도시안됨)를 이용한 식각공정으로 상기 희생절연막과 제1도전체(53)를 패터닝한다.
그리고, 상기 패터닝된 희생절연막과 제1도전체(53) 측벽에 제2도전체(55)를 이용하여 실린더형 저장전극의 측벽을 형성한다.
이때, 상기 실린더형 저장전극의 오정렬로 인하여 콘택홀(51)을 매립하는 제1도전체(53)의 일부가 "k" 의 폭만큼 식각되어 형성된다. (도 1)
상기한 바와같이 종래기술에 따른 반도체소자의 캐패시터 형성방법은, 표면적이 증가된 실린더형 저장전극을 형성하였으나, 콘택홀과 저장전극의 오정렬로 인하여 저장전극 형성공정시의 식각공정으로 인하여 콘택홀을 매립하는 도전체가 식각되고 그에 따른 소자의 특성 열화가 유발되는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 저장전극 콘택마스크 하나만을 이용하여 실린더형 저장전극을 형성하여 저장전극과 콘택홀의 오정렬에 의한 특성 열화를 방지하여 반도체소자의 특성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.
도 1 은 종래기술에 따른 반도체소자의 캐패시터 형성방법을 나타낸 단면도.
도 2a 내지 도 2d 는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 나타낸 단면도.
〈 도면의 주요주분에 대한 부호의 설명 〉
11,41 : 반도체기판 13,43 : 소자분리막
15,45 : 불순물 접합영역 17,47 : 하부절연막
19,49 : 제1층간절연막 21 : 제2층간절연막
23 : 감광막패턴 25,51 : 저장전극 콘택홀
27,53 : 제1도전체 29 : 산화막
55 : 제2도전체
상기 목적 달성을 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,
하부절연층이 형성된 반도체기판 상부에 제1층간절연막을 형성하는 공정과,
상기 제1층간절연막 상부에 제2층간절연막을 형성하되, 상기 제1층간절연막과 식각선택비 차이를 갖는 절연물질로 형성하는 공정과,
상기 제2층간절연막, 제1층간절연막 및 하부절연층을 식각하여 상기 불순물 접합영역을 노출시키는 저장전극 콘택홀을 형성하되, 상기 식각선택비 차이로 인하여 상기 제2층간절연막이 일정두께 측면식각되는 공정과,
상기 저장전극 콘택홀의 하부절연층 부분을 매립하는 도전체를 형성하는 공정과,
상기 저장전극 콘택홀의 층간절연막 부분을 매립하는 절연막을 형성하는 공정과,
상기 절연막과 도전체를 평탄화식각하고 상기 콘택홀을 매립하는 절연막을 제거함으로써 실린더형 저장전극을 형성하는 공정을 포함하는 것을 특징으로한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2a 내지 도 2d 는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상부에 하부절연층(13)을 형성한다.
이때, 상기 하부절연층(13)은 소자분리막(13), 불순물 접합영역(15), 워드라인(도시안됨) 및 비트라인(도시안됨) 등의 단위소자들을 형성하고 BSPG 와 같이 유동성이 우수한 절연물질로 형성한다.
그 다음, 상기 하부절연층(17) 상부에 제1층간절연막(19)을 일정두께 형성한다.
이때, 상기 제1층간절연막(19)은 플라즈마 증착방법으로 형성된 테오스 ( PE-TEOS, plasma enhanced tetra ethyl ortho silicate ) 로 형성한다.
그리고, 상기 제1층간절연막(19) 상부에 제2층간절연막(21)을 형성하되, 식각이 잘되는 피.에스.지. ( phospho silicate glass, 이하에서 PSG 라 함 ) 막으로 형성한다.
그 다음, 상기 제2층간절연막(21) 상부에 저장전극 콘택마스크를 이용한 사진식각공정으로 감광막패턴(23)을 형성한다. (도 2a)
그리고, 상기 감광막패턴(23)을 이용한 식각공정으로 상기 제2층간절연막(21), 제1층간절연막(19) 및 하부절연층(17)을 식각하여 상기 불순물 접합영역(15)을 노출시키는 저장전극 콘택홀(25)을 형성한다.
이때, 상기 제2층간절연막(21)인 PSG 막은 제1층간절연막(19)인 PE-TEOS 과의 식각선택비 차이로 인하여 일정깊이 측면식각된다. (도 2b)
그 다음, 상기 저장전극 콘택홀(25)을 통하여 상기 불순물 접합영역(15)에 접속되는 제1도전체(27)를 전체표면상부에 형성한다.
그리고, 상기 저장전극 콘택홀(25)을 매립하는 산화막(29)을 전체표면상부에 형성한다. (도 2c)
그 다음, 상기 산화막(29)과 제1도전체(27)를 화학기계연마하여 상기 제2층간절연막(21)을 노출시킨다.
그리고, 상기 콘택홀(25) 내부에 남아있는 산화막(29)을 제거함으로써 콘택홀과의 오정렬 유발을 사전에 방지할 수 있는 실린더형 저장전극(31)을 형성한다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 콘택마스크만을 이용하여 저장전극과 콘택을 형성함으로써 콘택홀과 저장전극의 오정렬로 인한 소자의 특성 열화를 방지하여 반도체소자의 고집적화를 가능하게 하는 효과가 있다.

Claims (6)

  1. 하부절연층이 형성된 반도체기판 상부에 제1층간절연막을 형성하는 공정과,
    상기 제1층간절연막 상부에 제2층간절연막을 형성하되, 상기 제1층간절연막과 식각선택비 차이를 갖는 절연물질로 형성하는 공정과,
    상기 제2층간절연막, 제1층간절연막 및 하부절연층을 식각하여 상기 불순물 접합영역을 노출시키는 저장전극 콘택홀을 형성하되, 상기 식각선택비 차이로 인하여 상기 제2층간절연막이 일정두께 측면식각되는 공정과,
    상기 저장전극 콘택홀의 하부절연층 부분을 매립하는 도전체를 형성하는 공정과,
    상기 저장전극 콘택홀의 층간절연막 부분을 매립하는 절연막을 형성하는 공정과,
    상기 절연막과 도전체를 평탄화식각하고 상기 콘택홀을 매립하는 절연막을 제거함으로써 실린더형 저장전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 형성방법.
  2. 제 1 항에 있어서,
    상기 하부절연층은 BPSG 와 같이 유동성이 우수한 절연물질로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  3. 제 1 항에 있어서,
    상기 제1층간절연막은 PE-TEOS 로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  4. 제 1 항에 있어서,
    상기 제2층간절연막은 PSG 로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  5. 제 1 항에 있어서,
    상기 콘택홀 형성공정은 건식식각방법으로 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  6. 제 1 항에 있어서,
    상기 평탄화식각공정은 화학기계연마 공정인 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
KR1019990026111A 1999-06-30 1999-06-30 반도체소자의 캐패시터 형성방법 KR20010005301A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990026111A KR20010005301A (ko) 1999-06-30 1999-06-30 반도체소자의 캐패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990026111A KR20010005301A (ko) 1999-06-30 1999-06-30 반도체소자의 캐패시터 형성방법

Publications (1)

Publication Number Publication Date
KR20010005301A true KR20010005301A (ko) 2001-01-15

Family

ID=19598288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990026111A KR20010005301A (ko) 1999-06-30 1999-06-30 반도체소자의 캐패시터 형성방법

Country Status (1)

Country Link
KR (1) KR20010005301A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729994A (ja) * 1993-07-07 1995-01-31 Nec Corp 半導体装置の製造方法
JPH07249690A (ja) * 1994-03-14 1995-09-26 Fujitsu Ltd 半導体装置の製造方法
KR970018553A (ko) * 1995-09-07 1997-04-30 김광호 반도체 메모리 장치의 커패시터 제조방법
KR980006389A (ko) * 1996-06-29 1998-03-30 김주용 반도체 메모리 장치의 전하저장전극 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729994A (ja) * 1993-07-07 1995-01-31 Nec Corp 半導体装置の製造方法
JPH07249690A (ja) * 1994-03-14 1995-09-26 Fujitsu Ltd 半導体装置の製造方法
KR970018553A (ko) * 1995-09-07 1997-04-30 김광호 반도체 메모리 장치의 커패시터 제조방법
KR980006389A (ko) * 1996-06-29 1998-03-30 김주용 반도체 메모리 장치의 전하저장전극 형성 방법

Similar Documents

Publication Publication Date Title
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
KR20040035213A (ko) 다마신공정을 이용한 반도체 장치 및 그의 제조방법
KR20010059284A (ko) 반도체 소자의 캐패시터 형성방법
KR20030055797A (ko) 반도체 장치의 커패시터 제조방법
KR100346450B1 (ko) 반도체소자의 캐패시터 형성방법
KR100431819B1 (ko) 반도체소자의 캐패시터 형성방법
KR20010005301A (ko) 반도체소자의 캐패시터 형성방법
KR100289661B1 (ko) 반도체 소자의 제조방법
KR100513364B1 (ko) 반도체소자의 캐패시터 형성방법
KR100305401B1 (ko) 반도체소자의캐패시터형성방법
KR100487915B1 (ko) 반도체소자의캐패시터형성방법
KR100576467B1 (ko) 반도체소자의 캐패시터 형성방법
KR100513371B1 (ko) 반도체소자의 층간절연막 형성방법_
KR20010008839A (ko) 반도체 장치의 셀프-얼라인 콘택 형성방법
KR20020002574A (ko) 반도체 소자의 콘택플러그 형성방법
KR0159020B1 (ko) 반도체 소자의 저장전극 형성방법
KR100195837B1 (ko) 반도체 소자의 미세콘택 형성방법
KR100637688B1 (ko) 반도체소자의 캐패시터 형성방법
KR20010058940A (ko) 반도체소자의 캐패시터 형성방법
KR100277883B1 (ko) 반도체 소자의 제조 방법
KR20020001999A (ko) 반도체소자의 캐패시터 형성방법
KR20020002633A (ko) 반도체소자의 캐패시터 형성방법
KR19990061112A (ko) 반도체 소자의 캐패시터 형성방법
KR19990055805A (ko) 반도체 소자의 캐패시터 형성방법
KR20040008768A (ko) 반도체소자의 저장전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application