KR20010004592A - 반도체 소자의 게이트 전극 형성방법 - Google Patents
반도체 소자의 게이트 전극 형성방법 Download PDFInfo
- Publication number
- KR20010004592A KR20010004592A KR1019990025286A KR19990025286A KR20010004592A KR 20010004592 A KR20010004592 A KR 20010004592A KR 1019990025286 A KR1019990025286 A KR 1019990025286A KR 19990025286 A KR19990025286 A KR 19990025286A KR 20010004592 A KR20010004592 A KR 20010004592A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- etching
- hard mask
- gate electrode
- etched
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000005530 etching Methods 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 35
- 229920000642 polymer Polymers 0.000 claims abstract description 24
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 238000004140 cleaning Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 claims abstract 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 7
- 229910052731 fluorine Inorganic materials 0.000 claims description 7
- 239000011737 fluorine Substances 0.000 claims description 7
- 229910021350 transition metal silicide Inorganic materials 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 5
- 230000000750 progressive effect Effects 0.000 abstract description 5
- 229910021332 silicide Inorganic materials 0.000 abstract description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 abstract 2
- 239000002184 metal Substances 0.000 abstract 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract 1
- PRPAGESBURMWTI-UHFFFAOYSA-N [C].[F] Chemical compound [C].[F] PRPAGESBURMWTI-UHFFFAOYSA-N 0.000 abstract 1
- 239000010936 titanium Substances 0.000 abstract 1
- 229910052719 titanium Inorganic materials 0.000 abstract 1
- XROWMBWRMNHXMF-UHFFFAOYSA-J titanium tetrafluoride Chemical class [F-].[F-].[F-].[F-].[Ti+4] XROWMBWRMNHXMF-UHFFFAOYSA-J 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 플루오린 성분을 포함하는 플라즈마 가스로 하드 마스크막의 식각시, 발생되는 티타늄 플로라이드 계열의 폴리머를 제거하하여 진행성 디펙트를 방지하는 반도체 소자의 게이트 전극 형성방법을 개시한다. 개시된 본 발명은, 반도체 기판상에 게이트 산화막, 도전성의 폴리실리콘층, 전이 금속 실리사이드막을 순차적으로 증착하는 단계와, 상기 전이 금속 실리사이드막 상부에 하드 마스크막을 형성하는 단계와, 상기 하드 마스크막을 플루오르 카본 성분을 포함하는 플라즈마 가스를 이용하여 식각하는 단계와, 상기 노출된 티타늄 실리사이드막을 식각하는 단계, 및 상기 노출된 폴리실리콘막을 식각하는 단계를 포함하며, 상기 하드 마스크막을 식각하는 단계와, 상기 티타늄 실리사이드막을 식각하는 단계 사이에 Cl2분위기에서 클리닝 공정을 추가로 실시하여, 상기 하드 마스크막 식각시 발생되는 폴리머를 휘발시키는 것을 특징으로 한다.
Description
본 발명은 반도체 소자의 게이트 전극 형성방법에 관한 것으로, 보다 구체적으로는 반도체 소자의 게이트 전극을 형성하기 위한 식각 공정시, 진행성 디펙트의 발생을 방지하기 위한 반도체 소자의 게이트 전극 형성방법에 관한 것이다.
일반적으로, 게이트 전극은 모스 트랜지스터를 셀렉팅하는 전극으로서, 주로 불순물이 도핑된 폴리실리콘막으로 형성되거나 또는 불순물이 도핑된 폴리실리콘막과 텅스텐 실리사이드막(WSi2)의 적층막으로 형성된다.
그러나, 상기한 불순물이 도핑된 폴리실리콘막과 불순물이 도핑된 폴리실리콘막/텅스텐 실리사이드막은 낮은 집적도를 갖는 반도체 소자에는 용이하게 사용되나, 현재의 고집적 반도체 소자의 미세 게이트 전극으로는 낮은 저항값 특성을 만족시키지 못하여, 이를 사용하는데 어려움이 있다.
이에 종래에는 전도 특성이 우수한 티타늄 실리사이드막(TiSi2)을 폴리실리콘막 상부에 적층하여 게이트 전극을 형성하는 방법이 제안되었는데, 이에 대하여 첨부도면 도 1을 참조하여 설명한다.
도면을 참조하여, 반도체 기판(1) 상부에 게이트 산화막(2)을 열성장 또는 증착 방식에 의하여 형성한다음, 게이트 산화막(2) 상부에 불순물이 도핑된 폴리실리콘막(3)을 소정두께로 증착한다. 도핑된 폴리실리콘막(3) 상부에 물리적 증착 방식으로 티타늄 실리사이드막(4)을 형성한다. 티타늄 실리사이드막(4) 상부에 고집적 소자에서 하드 마스크막(5)이 형성된다. 이때, 하드 마스크막(5)은 공지된 바와 같이 난반사 방지의 역할과 자기 정렬 콘택의 역할을 동시에 수행한다.
그후, 하드 마스크막(5) 상부에 공지의 포토리소그라피 공정을 이용하여, 게이트 전극을 한정하기 위한 포토레지스트 패턴(도시되지 않음)을 형성한다. 포토 레지스트 패턴을 마스크로 하여 하드 마스크막(5)을 식각하고, 하드 마스크막(5)의 형태로, 티타늄 실리사이드막(4)과 폴리실리콘막(3)을 식각하여, 게이트 전극을 형성한다.
종래의 하드 마스크막(5)은 대게 플루오린 계열의 플라즈마 가스, 예를들어, Ar/CF4/CHF3등의 가스를 이용하여, 10장에서 25장의 웨이퍼를 모아서 뱃치(batch)별로 식각된다.
이때, 하드 마스크막(5)의 패턴 사이즈가 미세하기 때문에 과도 식각으로 패터닝되어야 한다. 그러나, 이과정에서 티타늄 실리사이드막(4)이 노출될 수 있으며, 이 노출된 티타늄 실리사이드막(4)은 하드 마스크막(5)의 식각 가스 중 플루오린 성분과 쉽게 반응이 이루어져서, 티타늄 플로라이드 계열의 폴리머(TiFx)가 발생된다.
티타늄 플로라이드 계열의 폴리머는 일반적인 클리닝이나, 식각 처리로 제거되지 않고, 식각시 하드 마스크막(5)의 측벽에 잔류하거나, 식각이 이루어지는 챔버의 벽에 잔류한다. 이로 인하여, 하드 마스크막(5)의 형태가 변형되고, 챔버벽에 붙는 폴리머의 양에 따라 식각 분위기가 변화된다. 그러므로, 식각 가스 주입구와 인접하게 배치된 웨이퍼는 비교적 양호하게 식각이 이루어지지만, 식각 가스 주입구와 멀리 떨어진 웨이퍼는 식각 분위기가 연속적으로 변화되므로써, 식각 불량이 발생된다. 이러한 현상을 진행성 디펙트라 한다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 플루오린 성분을 포함하는 플라즈마 가스로 하드 마스크막의 식각시, 발생되는 티타늄 플로라이드 계열의 폴리머를 제거하여 진행성 디펙트를 방지하는 반도체 소자의 게이트 전극 형성방법을 제공하는 것을 목적으로 한다.
도 1은 종래의 반도체 소자의 게이트 전극을 나타낸 단면도.
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 게이트 전극 형성방법을 설명하기 위한 각 공정별 단면도.
(도면의 주요 부분에 대한 부호의 설명)
11 : 반도체 기판 12 : 게이트 산화막
13 : 폴리실리콘층 14 : 실리사이드막
15 : 하드 마스크막 16 : 포토레지스트 패턴
17 : 티타늄 플로라이드 폴리머
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 반도체 기판상에 게이트 산화막, 도전성의 폴리실리콘층, 전이 금속 실리사이드막을 순차적으로 증착하는 단계와, 상기 전이 금속 실리사이드막 상부에 하드 마스크막을 형성하는 단계와, 상기 하드 마스크막을 플루오르 카본 성분을 포함하는 플라즈마 가스를 이용하여 식각하는 단계와, 상기 노출된 티타늄 실리사이드막을 식각하는 단계, 및 상기 노출된 폴리실리콘막을 식각하는 단계를 포함하며, 상기 하드 마스크막을 식각하는 단계와, 상기 티타늄 실리사이드막을 식각하는 단계 사이에 Cl2분위기에서 클리닝 공정을 추가로 실시하여, 상기 하드 마스크막 식각시 발생되는 폴리머를 휘발시키는 것을 특징으로 한다.
상기 플루오르 성분을 포함하는 플라즈마 가스는 Ar/CF4/CHF3이다.
아울러, 상기 하드 마스크막은 10 내지 20%정도 과도 식각함이 바람직하고, Cl2분위기에서 클리닝하는 공정과 상기 티타늄 실리사이드막을 식각하는 공정은 인 시튜로 진행된다.
본 발명에 의하면, 하드 마스크막을 식각하고, 티타늄 실리사이드막을 식각하기전에, Cl2분위기에서 클리닝 공정을 실시한다. 그러면, 하드 마스크막 식각시 발생되는 티타늄 플로라이드 계열의 폴리머를 휘발 특성이 우수한 티타늄 클로라이드 계열의 폴리머로 변환시켜, 상기 클리닝 공정시, 폴리머가 쉽게 제거된다.
이에따라, 게이트 전극의 형태를 유지할 수 있고, 식각 챔버 내벽의 폴리머를 완전히 제거하여, 식각 분위기를 변화시키지 않는다. 따라서, 한 배치내에 웨이퍼들이 균일하게 식각되어 진다.
(실시예)
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명하도록 한다.
첨부된 도면 도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 게이트 전극 형성방법을 설명하기 위한 각 공정별 단면도이다.
먼저, 도 2a를 참조하여, 반도체 기판(11) 상부에 열산화 기법으로 게이트 산화막(12)을 형성한다. 그 다음, 게이트 산화막(12) 상부에 소정의 불순물이 첨가된 폴리실리콘층(13)을 증착하고, 폴리실리콘층(13) 상부에 공지의 방식으로 전이 금속 실리사이드막(14)을 형성한다. 본 실시예에서는 전이 금속 실리사이드막(14)으로 티타늄 실리사이드막을 이용한다. 티타늄 실리사이드막(14) 상부에는 자기 정렬 콘택을 용이하게 하고, 난반사를 방지하기 위하여 하드 마스크막(15)을 형성한다. 본 실시예에서의 하드 마스크막(15)으로는 실리콘 질화막이 이용된다. 이어서, 실리콘 질화막(15b) 상부에 공지의 포토리소그라피 방식으로 게이트 전극 한정용 포토레지스트 패턴(16)을 형성한다.
그 다음, 도 2b에 도시된 바와 같이, 상기 결과물은 질화막 식각 챔버내에 장입된다음, 포토레지스트 패턴(16)을 마스크로 하여, 하드 마스크막(15)을 플루오르를 포함하는 플라즈마 가스, 예를들어, Ar/CF4/CHF3가스로 식각한다. 하드 마스크막(15)은 포토레지스트 패턴(16)의 형태로 완벽히 제거되도록, 약 10 내지 20% 정도 과도 식각을 진행함이 바람직하다.
이때, 하드 마스크막(15)의 과도 식각으로 저부의 티타늄 실리사이드막(14)이 노출될 수 있으며, 이 노출된 티타늄 실리사이드막(14)은 상기 플라즈마 가스의 플루오르 성분과 반응되어, 쉽게 제거되지 않는 티타늄 플로라이드 계열의 폴리머(17)가 발생된다.
그 다음, 상기 반도체 기판 결과물들을 질화막 식각 챔버에서 반출한다음, 폴리실리콘 식각 챔버에 장입한다. 그후, 노출된 티타늄 실리사이드막(14)을 식각하기 전에, 티타늄 플로라이드 계열의 폴리머를 제거하기 위한 전처리 공정을 실시한다. 이때, 전처리 공정은 챔버내를 Cl2가스 분위기로 만든다음, 소정 시간 클리닝 공정을 실시한다. 여기서, Cl2가스 분위기에서 클리닝 공정을 실시하면, 티타늄 플로라이드 계열의 폴리머는 휘발이 쉽게되는 특성을 갖는 티타늄 클로라이드 계열의 폴리머(TiClx)로 바뀌어, 상기 클리닝 공정시 쉽게 제거된다. 상기 클리닝 공정은 티타늄 플로라이드 폴리머가 대부분 제거될 때까지 진행함이 바람직하다.
그후, 인 시튜(in-situ)로 노출된 티타늄 실리사이드막(14)과 게이트 전극(13)을 공지의 방식으로 식각한다음, 도 2c에 도시된 바와 같이 포토레지스트 패턴을 제거하여, 게이트 전극을 완성한다. 이때, 상기 클리닝 공정으로 티타늄 플로라이드 계열의 폴리머를 휘발시킴으로써, 게이트 전극을 원하는 형태로 패터닝할 수 있다. 또한, 챔버내벽에 붙어있는 폴리머들도 모두 제거함으로써, 식각 분위기를 변화시키지 않게 되어, 웨이퍼별 식각 균일도도 개선할 수 있게 된다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 하드 마스크막을 식각하고, 티타늄 실리사이드막을 식각하기전에, Cl2분위기에서 클리닝 공정을 실시한다. 그러면, 하드 마스크막 식각시 발생되는 티타늄 플로라이드 계열의 폴리머를 휘발 특성이 우수한 티타늄 클로라이드 계열의 폴리머로 변환시켜, 상기 클리닝 공정시, 폴리머가 쉽게 제거된다.
이에따라, 게이트 전극의 형태를 유지할 수 있고, 식각 챔버 내벽의 폴리머를 완전히 제거하여, 식각 분위기를 변화시키지 않는다. 따라서, 진행성 디펙트가 방지되어, 한 배치내에 웨이퍼들이 균일하게 식각되어 진다.
Claims (4)
- 반도체 기판상에 게이트 산화막, 도전성의 폴리실리콘층, 전이 금속 실리사이드막을 순차적으로 증착하는 단계;상기 전이 금속 실리사이드막 상부에 하드 마스크막을 형성하는 단계;상기 하드 마스크막을 플루오르 카본 성분을 포함하는 플라즈마 가스를 이용하여 식각하는 단계;상기 노출된 티타늄 실리사이드막을 식각하는 단계; 및상기 노출된 폴리실리콘막을 식각하는 단계를 포함하며,상기 하드 마스크막을 식각하는 단계와, 상기 티타늄 실리사이드막을 식각하는 단계 사이에 Cl2분위기에서 클리닝 공정을 추가로 실시하여, 상기 하드 마스크막 식각시 발생되는 폴리머를 휘발시키는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제 1 항에 있어서, 상기 플루오르 성분을 포함하는 플라즈마 가스는 Ar/CF4/CHF3인 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제 1 항에 있어서, 상기 하드 마스크막은 10 내지 20%정도 과도 식각하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제 1 항에 있어서, 상기 Cl2분위기에서 클리닝하는 공정과 상기 티타늄 실리사이드막을 식각하는 공정은 인 시튜로 진행되는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025286A KR20010004592A (ko) | 1999-06-29 | 1999-06-29 | 반도체 소자의 게이트 전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025286A KR20010004592A (ko) | 1999-06-29 | 1999-06-29 | 반도체 소자의 게이트 전극 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010004592A true KR20010004592A (ko) | 2001-01-15 |
Family
ID=19596920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990025286A KR20010004592A (ko) | 1999-06-29 | 1999-06-29 | 반도체 소자의 게이트 전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010004592A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390815B1 (ko) * | 2001-06-30 | 2003-07-12 | 주식회사 하이닉스반도체 | 게이트전극 형성 방법 |
| CN110270558A (zh) * | 2013-11-13 | 2019-09-24 | 东京毅力科创株式会社 | 基板清洗方法、基板清洗系统 |
-
1999
- 1999-06-29 KR KR1019990025286A patent/KR20010004592A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390815B1 (ko) * | 2001-06-30 | 2003-07-12 | 주식회사 하이닉스반도체 | 게이트전극 형성 방법 |
| CN110270558A (zh) * | 2013-11-13 | 2019-09-24 | 东京毅力科创株式会社 | 基板清洗方法、基板清洗系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4470189A (en) | Process for making polycide structures | |
| US5013398A (en) | Anisotropic etch method for a sandwich structure | |
| US6583065B1 (en) | Sidewall polymer forming gas additives for etching processes | |
| US5904154A (en) | Method for removing fluorinated photoresist layers from semiconductor substrates | |
| JP3210359B2 (ja) | ドライエッチング方法 | |
| US5514247A (en) | Process for plasma etching of vias | |
| US8283258B2 (en) | Selective wet etching of hafnium aluminum oxide films | |
| US5618384A (en) | Method for forming residue free patterned conductor layers upon high step height integrated circuit substrates using reflow of photoresist | |
| JP3152428B2 (ja) | 選択的異方性を用いて局部相互接続を形成する改良方法 | |
| US5702869A (en) | Soft ashing method for removing fluorinated photoresists layers from semiconductor substrates | |
| JP2004031944A (ja) | 非常に幅の狭いトランジスタ・ゲート素子をフォトリソグラフィにより形成する方法 | |
| US7351663B1 (en) | Removing whisker defects | |
| JP2000252259A (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| US6277736B1 (en) | Method for forming gate | |
| US20030092280A1 (en) | Method for etching tungsten using NF3 and Cl2 | |
| EP0731501A1 (en) | Method for plasma etching an oxide/polycide structure | |
| KR100299386B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JP2002252348A (ja) | 半導体装置の製造方法 | |
| JP2639369B2 (ja) | 半導体装置の製造方法 | |
| WO1996027899A1 (en) | Method for plasma etching an oxide/polycide structure | |
| US6847085B2 (en) | High aspect ratio contact surfaces having reduced contaminants | |
| US6828187B1 (en) | Method for uniform reactive ion etching of dual pre-doped polysilicon regions | |
| KR20010004592A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100207548B1 (ko) | 반도체장치의 제조공정에서 게이트 전극 형성방법 | |
| JPH03241829A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |