KR20010004576A - 펌핑 캐패시터 및 그의 제조방법 - Google Patents
펌핑 캐패시터 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20010004576A KR20010004576A KR1019990025268A KR19990025268A KR20010004576A KR 20010004576 A KR20010004576 A KR 20010004576A KR 1019990025268 A KR1019990025268 A KR 1019990025268A KR 19990025268 A KR19990025268 A KR 19990025268A KR 20010004576 A KR20010004576 A KR 20010004576A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- pumping
- pumping capacitor
- node
- interlayer insulating
- Prior art date
Links
- 238000005086 pumping Methods 0.000 title claims abstract description 151
- 239000003990 capacitor Substances 0.000 title claims abstract description 109
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 161
- 239000011229 interlayer Substances 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 230000003071 parasitic effect Effects 0.000 abstract description 20
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000004020 conductor Substances 0.000 description 10
- 239000003989 dielectric material Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 메모리장치에 있어서, 차아지 펌핑회로에 이용되는 고효율의 펌핑 캐패시터 및 그의 제조방법에 관한 것이다.
본 발명의 펌핑 캐패시터는 펌핑하는 노드로 작용하는 제1전극과; 상기 제1전극의 전면을 완전히 둘러싸도록 형성되는, 펌핑되는 노드로 작용하는 제2전극과; 상기 제1전극을 둘러싸는 제2전극에 의해 형성된 공간에 채워진 유전체막으로 이루어진다.
Description
본 발명은 반도체 메모리장치에 관한 것으로서, 보다 구체적으로는 차아지 펌핑회로에 이용되는 고효율의 펌핑 캐패시터 및 그의 제조방법에 관한 것이다.
일반적으로, 펌핑회로는 외부에서 입력되지 않은 새로운 전원, 예를 들면 벌크 바이어스(VBB) 및 승압전압(VPP)과 같은 전원을 반도체 메모리회로내에서 만들기 위한 회로로서, 다양한 전원회로에 사용되고 있다.
펌핑캐패시터는 이러한 펌핑회로에 사용되고 있는데, 도 1은 종래의 대표적인 펌핑캐패시터의 단면구조를 도시한 것이다. 도 1을 참조하면, 종래의 펌핑 캐패시터는 NMOS 트랜지스터를 이용한 것으로서, P웰(PW)에 소오스(S)와 드레인(D)이 형성되고, 소오스와 드레인사이의 채널영역(C)상에 게이트(G)가 형성된 구조를 갖는다.
상기한 바와같은 구조를 갖는 펌핑 캐패시터는 소오스(S)와 드레인(D)이 하나의 노드(N11)에 연결되어 펌핑하는 노드로 작용하고, 게이트(G)에 연결되는 노드(N12)는 펌핑되는 노드로 작용하여 게이트에 차아지 펌핑을 통해 만들고자 하는 전원이 연결되게 된다. 도면에서, 참조번호 N13는 주위의 노드를 나타낸다.
도 2는 종래의 또 다른 펌핑캐패시터의 구조를 도시한 것으로서, 평판 캐패시터를 도시한 것이다. 도 2를 참조하면, 종래의 펌핑 캐패시터는 전도성 물질로 된 두 개의 판(P21, P22)사이에 비전도성 유전물질이 채워진 구조를 갖는다. 이때, 상판(P21)은 펌핑되는 노드(N22)에 연결되고, 하판(P22)은 펌핑하는 노드(N21)로 작용한다. 도면에서, 참조번호 N23 과 N24 는 주위 노드를 의미한다.
상기한 바와같은 구조를 갖는 도 1 및 도 2의 펌핑 캐패시터는 펌핑하는 노드(N11, N21)가 펌핑되는 노드(N12, N22)간의 캐패시턴스를 이용하여 펌핑되는 노드(N12, N22)의 차지를 펌핑하였다.
그러나, 종래의 펌핑 캐패시터는 주위의 노드(N13, N23, N24)와 펌핑하는 노드(N11), (N21)간에 기생 캐패시터(C11, C12, C13) 및 (C21, C22)가 존재하기 때문에, 이러한 기생 캐패시터를 통하여 다른 노드에도 원하지 않는 차지를 펌핑하는 문제점이 있었다.
소자의 정상적인 동작과 고집적화를 위해서는 주변에 다른 노드를 배치할 수 밖에 없기 때문에 상기한 바와같은 기생 캐패시터의 발생은 점점 더 증가하게 되었다.
종래의 펌핑 캐패시터에 존재하는 기생 캐패시턴스의 구체적인 예를 들면, CMOS 트랜지스터를 이용한 펌핑 캐패시터의 경우에는 드레인과 벌크 사이의 기생접합 캐패시턴스, 소오스와 벌크사이의 기생접합 캐패시턴스등이 있으며, 소오스 및 드레인과 벌크가 동일한 노드에 연결되는 경우에는 벌크와 벌크를 둘러싼 웰과의 접합면에 존재하는 기생 캐패시턴스등이 있다.
또한, CMOS 트랜지스터를 이용한 펌핑 캐패시터나 평판 캐패시터 모두의 경우 펌핑노드의 반대쪽에 위치하는 주위의 다른 노드들, 전도성 도체 또는 여러물질들과의 사이에 기생캐패시턴스가 형성되게 된다.
따라서, 이와같이 펌핑캐패시터에 기생캐패시터가 발생되면 펌핑하는 노드의 전위변동에 의한 에너지가 펌핑되는 노드에는 일부만 전달되고 나머지는 기생 캐패시터를 통해 다른 노드로 전달되는 문제점이 발생된다. 즉, 펌핑하는 노드는 원래 원하는 펌핑되는 노드 뿐만 아니라 기생 캐패시터에 연결된 다른 노드들까지 동시에 펌핑하게 되는 것이다.
본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 펀핑하는 노드의 전면을 펌핑하는 노드로 둘러싸도록 형성하여 기생 캐패시터의 발생을 방지할 수 있는 펌핑회로 및 그의 제조방법을 제공하는 데 그 목적이 있다.
도 1은 종래의 펌핑캐패시터의 단면 구조도,
도 2는 종래의 또 다른 펌핑 캐패시터의 구조도,
도 3은 본 발명의 실시예에 따른 펌핑 캐패시터의 구조도,
도 4a 내지 도 4d는 본 발명의 실시예에 따른 펌핑 캐패시터의 제조공정을 설명하기 위한 평면도,
도 5a 내지 도 5d는 본 발명의 실시예에 따른 펌핑 캐패시터의 제조공정을 설명하기 위한 단면도,
도 6a 내지 도 6f는 본 발명의 다른 실시예에 따른 펌핑 캐패시터의 제조공정을 설명하기 위한 단면도,
(도면의 주요 부분에 대한 부호의 설명)
30 : P웰 31 : 펌핑되는 노드(불순물 영역)
32 : 펌핑하는 노드 33, 34 : 펌핑되는 노드
35 : 공간 36 : 필드 산화막
37 : 절연막 38 : 층간 절연막
39 : 콘택홀 40 : 소오스/드레인 영역
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 펌핑하는 노드로 작용하는 제1전극과; 상기 제1전극의 전면을 완전히 둘러싸도록 형성되는, 펌핑되는 노드로 작용하는 제2전극과; 상기 제1전극을 둘러싸는 제2전극에 의해 형성된 공간에 채워진 유전체막으로 이루어지는 펌핑 캐패시터를 제공하는 것을 특징으로 한다.
상기 펌핑되는 노드는 상기 펌핑하는 노드의 하부에 형성된 하판부분과; 상기 펌핑하는 노드의 상부에 형성된 상판부분과; 상기 상판부분과 하판부분을 연결하기 위한 측벽으로 이루어지고, 상기 펌핑하는 노드 및 펌핑되는 노드의 하판부분, 상판부분 및 측벽은 금속막 또는 폴리실리콘막으로 이루어진다.
또한, 본 발명은 모스 트랜지스터를 이용한 펌핑 캐패시터에 있어서, 필드 산화막에 의해 액티브 영역이 한정된 반도체 기판과; 반도체 기판상에 형성된 절연막과; 상기 절연막상에 형성된 제1도전층과; 상기 제1도전층 양측의 액티브 영역에 형성된 불순물 영역과; 상기 불순물 영역을 노출시키는 콘택홀을 구비한 층간 절연막과; 상기 콘택홀에 채워진 제2도전층과; 상기 제2도전층을 통해 상기 소오스/드레인 영역과 콘택되는 제3도전층을 구비하는 펌핑 캐패시터를 제공하는 것을 특징으로 한다.
상기 절연막은 모스 트랜지스터의 게이트 절연막이고, 상기 불순물 영역은 모스 트랜지스터의 소오스/드레인 영역이고, 상기 제1도전층은 모스 트랜지스터의 게이트이다.
상기 제1도전층은 펌핑 캐패시터의 펌핑하는 노드로 작용하고, 상기 액티브 영역, 제2도전층 및 제3도전층은 펌핑 캐패시터의 펌핑되는 노드로 작용하며, 상기 펌핑 캐패시터의 펌핑하는 노드인 제1도전층을 감싸도록 형성된다.
상기 제1도전층과 상기 제1도전층을 둘러싸는 제2도전층 및 제2도전층사이의 공간에 형성된 절연막과 층간 절연막은 펌핑 캐패시터의 유전체막으로 작용한다. 상기 제2도전층 및 제3도전층은 금속막 또는 폴리실리콘막으로 이루어진다.
또한, 본 발명은 반도체 기판상에 형성된 제1도전층과; 제1도전층을 포함한 기판상에 형성된 제1층간 절연막과; 상기 제1층간 절연막상에 형성된 제2도전층과; 상기 제2도전층을 포함한 제1층간 절연막상에 형성된 제2층간 절연막과; 상기 제1도전층이 노출되도록 상기 제1 및 제2층간 절연막상에 형성된 콘택홀과; 상기 콘택홀내에 채워진 제3도전층과; 상기 제3도전층을 통해 상기 제1도전층과 콘택되도록 상기 제2층간 절연막상에 형성된 제4도전층을 포함하는 펌핑 캐패시터를 제공하는 것을 특징으로 한다.
상기 제1도전층 및 제3도전층과 제4도전층은 펌핑 캐패시터의 펌핑되는 노드로 작용하고, 상기 제2도전층은 펌핑 캐패시터의 펌핑노드로 작용하며, 상기 제1도전층, 제3도전층 및 제4도전층에 의해 둘러싸도록 형성된다. 상기 제1도전층, 제2도전층 및 제3도전층은 금속막 또는 폴리실리콘막으로 이루어진다.
상기 제2도전층과 상기 제2도전층을 둘러싸는 제1도전층, 제3도전층 및 제4도전층사이의 공간에 형성된 제1 및 제2층간 절연막은 펌핑 캐패시터의 유전체막으로 작용한다.
본 발명은 모스 트랜지스터를 이용한 펌핑 캐패시터를 제조하는 방법에 있어서, 반도체 기판에 필드 산화막을 형성하여 액티브 영역을 한정하는 단계와; 상기 반도체 기판상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막상에 게이트를 형성하는 단계와; 게이트 양측의 약티브 영역에 소오스/드레인 영역을 형성하는 단계와; 기판전면에 층간 절연막을 형성하는 단계와; 상기 층간 절연막을 식각하여 상기 소오스/드레인 영역이 노출되도록 콘택홀을 식각하는 단계와; 상기 콘택홀을 통해 상기 소오스/드레인 영역과 콘택되는 도전층을 형성하는 단계를 구비하는 펌핑 캐패시터의 제조방법을 제공하는 것을 특징으로 한다.
또한, 본 발명은 반도체 기판상에 제1도전층을 형성하는 단계와; 상기 제1도전층을 포함한 기판상에 제1층간 절연막을 형성하는 단계와; 상기 제1층간 절연막상에 제2도전층을 형성하는 단계와; 상기 제2도전층을 포함한 제1층간 절연막상에 제2층간 절연막을 형성하는 단계와; 상기 제1 및 제2층간 절연막을 식각하여 상기 제1도전층이 노출되도록 콘택홀을 형성하는 단계와; 상기 콘택홀을 통해 상기 제1도전층과 콘택되는 제3도전층을 형성하는 단계를 구비하는 펌핑 캐패시터의 제조방법을 제공하는 것을 특징으로 한다.
이하 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 3은 본 발명의 실시예에 따른 펌핑캐패시터의 구조를 도시한 것으로서, 본 발명의 실시예에 따른 펌핑 캐패시터는 모스 트랜지스터를 이용한 펌핑 캐패시터이다.
도 3을 참조하면, 본 발명의 실시예에 따른 펌핑 캐패시터는 펌핑하는 노드(32)가 전도성 물질로 된 펌핑되는 노드(31, 33, 34)에 의해 전면, 즉 전후좌우상하의 6면이 모두 둘러싸여 펌핑하는 노드(32)가 펌핑되는 노드(31, 33, 34)밖에는 볼 수 없는 구조를 갖는다.
펌핑하는 노드(32)가 펑핑되는 노드(31, 33, 34)에 의해 전면이 둘러싸이고, 펌핑되는 노드(31, 33, 34)에 의해 둘러싸인 공간(CAVITY) (35)은 유전물질로 채워져 있으므로, 전도성 물질로 된 펌핑되는 노드(31, 33, 34)에 의해 펌핑하는 노드(32)는 차단되어 외부의 노드와 완전히 전기적인 차폐(shielding)가 되도록 함으로써, 기생 캐패시터가 형성되는 것이 방지된다.
본 발명은 펌핑 캐패시터에 있어서, 펌핑하는 노드(32)는 전기적 도체로서 펌핑하는 회로에서 진동하는 전위가 입력되는 노드이며, 입력되는 전위의 변동을 이용하는 펌핑되는 노드에 에너지를 전달함으로써 펌핑되는 노드가 새로운 전위를 갖도록 하는 드라이브 노드(drive node)이다. 이러한 노드의 형태는 어떠한 모양이어도 상관없다.
펌핑되는 노드(31, 33, 34)는 전기적 도체로서 펌핑하는 노드(32)를 둘러싸도록 형성되어 이들사이에 유전물질이 채워져, 펌핑하는 노드(32)가 주위의 다른 노드와 완전히 차단되도록 한다.
도 4a 내지 도 4d는 본 발명의 펌핑 캐패시터를 제조하는 방법을 설명하기 위한 평면도를 도시한 것이고, 도 5a 내지 도 5d 는 본 발명의 MOS 트랜지스터, 예를 들면 NMOS 트랜지스터를 이용한 펌핑 캐패시터의 제조방법을 설명하기 위한 단면도를 도시한 것이다. 도 5a 내지 도 5d는 도 3의 3A-3A' 선에 따른 단면공정도를 도시한 것이다.
도 5a를 참조하면, 반도체 기판의 P웰(30)상에 통상의 필드산화공정을 수행하여 필드 산화막(36)을 형성하여, 펌핑 캐패시터의 액티브 영역(31)을 한정한다. 도 5b를 참조하면, 반도체 기판상에 게이트 산화막으로서 절연막(37)을 형성한 다음 폴리실리콘막 또는 금속막을 증착한 다음 패터닝하여 펌핑하는 노드(32)가 되는 게이트를 형성한다. 이어서, 기판의 P웰(30)로 고농도의 n+불순물을 이온주입하여 소오스/드레인 영역(40)을 형성한다. 이로써, 소오스/드레인 영역(40)과 소오스/드레인 영역(40)사이의 게이트(32)의 하부의 채널영역은 펌핑되는 노드중 하판으로 작용한다.
도 5c를 참조하면, 게이트(32)를 포함하는 기판상에 층간 절연막(38)을 증착한 다음 상기 소오스/드레인 영역(40)이 노출되도록 상기 층간 절연막(38)을 식각하여 콘택홀(39)을 형성한다. 콘택홀(39)을 포함한 층간 절여막(38)상에 금속막 또는 폴리실리콘막을 증착한 다음에 상기 콘택홀(39)에만 남도록 식각하여 콘택홀(39)에만 도전층(33)이 채워지도록 한다. 그 다음, 5d와 같이 액티브 영역(31)에 대응하는 층간 절연막(38)상에 금속막 또는 폴리실리콘막으로된 전도성 물질을 증착한 다음 패터닝하여 도전층(34)을 형성한다.
상기에서, 콘택홀(39)내에 채워진 도전층(33)과 층간 절연막(38)상에 형성된 도전층(34)은 펌핑되는 노드중 측벽과 상판으로서 작용한다. 그리고 펌핑되는 노드(31, 33, 34)와 펌핑하는 노드(32)사이의 공간(35)에 채워진 게이트 산화막(37)과 층간 절연막(38)은 펌핑 캐패시터의 유전체막으로서 작용한다.
상기의 공정에서, 도전층(33)과 도전층(34)은 동시에 형성할 수도 있다. 즉, 금속막이나 폴리실리콘막을 상기 콘택홀(39)에 채워지도록 상기 층간 절연막(38)상에 형성한 다음 패터닝하여 도전층(33)과 도전층(34)을 동시에 형성할 수도 있다.
상기한 바와같이 본 발명의 일실시예에 따른 펌핑 캐패시터는 소오소/드레인 영역(40)과 P웰(30)사이에 기생접합 캐패시터가 형성되지만, 소오스/드레인 영역(40)이 종래와는 달리 펌핑하는 노드가 아니라 펌핑되는 노드로서 작용하므로, 펌핑 캐패시터가 전압을 펌핑하는 데 그다지 큰 영향을 미치지 않는다.
도 6a 내지 도 6f는 본 발명의다른 실시예에 따른 펌핑 캐패시터의 제조공정도를 도시한 것으로서, 구조 및 평면도는 도 3과 도 4와 동일하다. 도 6은 도 3의 3A-3A' 선에 따른 단면 공정도이다.
도 6a와 같이, 반도체 기판(51)상에 금속 또는 폴리실리콘막으로 된 전도성 물질(32)을 증착한 다음 패터닝하여 도 4a와 같은 펌핑되는 노드중 하판(31)을 형성한다.
도 6b와 같이 도전층(31)을 형성한 다음 기판상에 층간 절연막(52)을 형성하고, 도 6c와 같이 층간 절연막(52)상에 금속 또는 폴리실리콘막으로된 전도성 물질을 증착한 다음 패터닝하여 도전층(32)을 형성한다. 이 도전층은 펌핑 캐패시터의 펌핑하는 노드로 작용한다.
도 6d와 같이, 도전층(32)을 형성한 다음 상기 층간 절연막(52)상에 층간 절연막(53)을 다시 증착한 다음, 상기 층간 절연막(53, 32)을 식각하여 상기 도전층(31)이 노출되도록 콘택홀(54)을 형성한다.
도 6e와 같이, 금속막 또는 폴리실리콘막을 증착한 다음, 상기 콘택홀(54)내에만 남도록 식각하여 콘택홀(54)에 채워진 도전층(33)을 형성한다. 이 도전층(33)은 펌핑되는 노드의 측벽으로 작용한다.
도 6f와 같이, 상기 층간 절연막(53)상에 금속 또는 폴리실리콘으로된 전도성 물질을 증착한 다음 패터닝하여, 펌핑되는 노드의 상판으로 작용하는 도전층(34)을 층간 절연막(52)상에 형성한다. 이때, 상기 도전층(33)과 (34)는 일실시예에서 설명한 바와같이 동시에 형성될 수도 있다.
상기한 바와같은 본 발명의 실시예에 따른 펌핑 캐패시터의 효율에 관하여 설명하면 다음과 같다.
본 발명의 펌핑 캐패시터에서는 종래의 펌핑 캐패시터에서 드라이브하는 노드, 즉 펌핑하는 노드에서 발생되는 기생 캐패시터가 발생되지 않는다. 이때, 종래의 기생 캐패시터에 충전하기 위하여 필요한 전류는 하기의 식으로 표현된다.
여기서, ΔV 는 펌핑하는 노드의 전위 변동량이며, t는 전위변동에 걸린 시간이고, CPC는 기생 캐패시턴스를 의미한다.
따라서, 본 발명의 펌핑 캐패시터는 펌핑을 위해 필요한 소모전류를 종래의 펌핑 캐패시터에 비하여 상기의 식에 주어진 양만큼 감소하게 된다. 그러므로, 종래의 펌핑 캐패시터보다 큰 개패시턴스를 갖는 펌핑 캐패시터를 형성할 수 있으며, 면적면에서도 높은 효율을 갖게 된다.
이상에서 자세히 설명된 바와 같이, 본 발명에 따르면, 펌핑되는 노드가 펌핑하는 노드를 둘러싸도록 형성하고, 그사이의 공간에 유전체막을 채워줌으로써, 펌핑하는 노드가 펌핑되는 노드에 의해 전기적으로 차폐되므로, 펌핑하는 노드와 주위 노드간의 기생 캐패시터의 형성을 방지할 수 있다.
이에 따라 펌핑하는 노드의 에너지 일부가 기생 캐패시터로 전달되는 것이 방지되어 원하는 펌핑효과를 얻을 수 있으므로, 고효율의 펌핑 캐패시터를 제공하는 것이 가능하다. 게다가, 펌핑캐패시터의 효율이 증대되므로, 종래의 회로보다 작은 면적에서 동일한 효율을 얻는 것이 가능하므로, 칩사이즈를 감소시킬 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (30)
- 펌핑하는 노드로 작용하는 제1전극과;상기 제1전극의 전면을 완전히 둘러싸도록 형성되는, 펌핑되는 노드로 작용하는 제2전극과;상기 제1전극을 둘러싸는 제2전극에 의해 형성된 공간에 채워진 유전체막으로 이루어지는 것을 특징으로 하는 펌핑 캐패시터.
- 제1항에 있어서, 상기 펌핑하는 노드는 금속막 또는 폴리실리콘막으로 이루어지는 것을 특징으로 하는 펌핑 캐패시터.
- 제1항에 있어서, 상기 펌핑되는 노드는상기 펌핑하는 노드의하부에 형성된 하판부분과;상기 펌핑하는 노드의 상부에 형성된 상판부분과;상기 상판부분과 하판부분을 연결하기 위한 측벽으로 이루어지는 것을 특징으로 하는 펌핑 캐패시터.
- 제3항에 있어서, 상기 펌핑되는 노드의 하판부분, 상판부분 및 측벽은 금속막 또는 폴리실리콘막으로 이루어지는 것을 특징으로 하는 펌핑 캐패시터.
- 모스 트랜지스터를 이용한 펌핑 캐패시터에 있어서,필드 산화막에 의해 액티브 영역이 한정된 반도체 기판과;반도체 기판상에 형성된 절연막과;상기 절연막상에 형성된 제1도전층과;상기 제1도전층 양측의 액티브 영역에 형성된 불순물 영역과;상기 불순물 영역을 노출시키는 콘택홀을 구비한 층간 절연막과;상기 콘택홀에 채워진 제2도전층과;상기 제2도전층을 통해 상기 소오스/드레인 영역과 콘택되는 제3도전층을 구비하는 것을 특징으로 하는 펌핑 캐패시터.
- 제5항에 있어서, 상기 절연막은 모스 트랜지스터의 게이트 절연막이고, 상기 불순물 영역은 모스 트랜지스터의 소오스/드레인 영역이고, 상기 제1도전층은 모스 트랜지스터의 게이트인 것을 특징으로 하는 펌핑 캐패시터.
- 제6항에 있어서, 상기 제1도전층은 펌핑 캐패시터의 펌핑하는 노드로 작용하는 것을 특징으로 하는 펌핑 캐패시터.
- 제7항에 있어서, 상기 제1도전층은 금속막 또는 폴리실리콘막으로 이루어지는 것을 특징으로 하는 펌핑 캐패시터.
- 제7항에 있어서, 상기 액티브 영역, 제2도전층 및 제3도전층은 펌핑 캐패시터의 펌핑되는 노드로 작용하며, 상기 펌핑 캐패시터의 펌핑하는 노드인 제1도전층을 감싸도록 형성되는 것을 특징으로 하는 펌핑 캐패시터.
- 제9항에 있어서, 상기 제2도전층 및 제3도전층은 금속막 또는 폴리실리콘막으로 이루어지는 것을 특징으로 하는 펌핑 캐패시터.
- 제9항에 있어서, 상기 제1도전층과 상기 제1도전층을 둘러싸는 제2도전층 및 제2도전층사이의 공간에 형성된 절연막과 층간 절연막은 펌핑 캐패시터의 유전체막으로 작용하는 것을 특징으로 하는 펌핑 캐패시터.
- 반도체 기판상에 형성된 제1도전층과;제1도전층을 포함한 기판상에 형성된 제1층간 절연막과;상기 제1층간 절연막상에 형성된 제2도전층과;상기 제2도전층을 포함한 제1층간 절연막상에 형성된 제2층간 절연막과;상기 제1도전층이 노출되도록 상기 제1 및 제2층간 절연막상에 형성된 콘택홀과;상기 콘택홀내에 채워진 제3도전층과;상기 제3도전층을 통해 상기 제1도전층과 콘택되도록 상기 제2층간 절연막상에 형성된 제4도전층을 포함하는 것을 특징으로 하는 펌핑 캐패시터.
- 제12항에 있어서, 상기 제1도전층 및 제3도전층과 제4도전층은 펌핑 캐패시터의 펌핑되는 노드로 작용하는 것을 특징으로 하는 펌핑 캐패시터.
- 제13항에 있어서, 상기 제1도전층은 금속막 또는 폴리실리콘막으로 이루어지는 것을 특징으로 하는 펌핑 캐패시터.
- 제13항에 있어서, 상기 제2도전층은 펌핑 캐패시터의 펌핑노드로 작용하며, 상기 제1도전층, 제3도전층 및 제4도전층에 의해 둘러싸도록 형성되는 것을 특징으로 하는 펌핑 캐패시터.
- 제15항에 있어서, 상기 제2도전층 및 제3도전층은 금속막 또는 폴리실리콘막으로 이루어지는 것을 특징으로 하는 펌핑 캐패시터.
- 제15항에 있어서, 상기 제2도전층과 상기 제2도전층을 들러싸는 제1도전층, 제3도전층 및 제4도전층사이의 공간에 형성된 제1 및 제2층간 절연막은 펌핑 캐패시터의 유전체막으로 작용하는 것을 특징으로 하는 펌핑 캐패시터.
- 모스 트랜지스터를 이용한 펌핑 캐패시터를 제조하는 방법에 있어서,반도체 기판에 필드 산화막을 형성하여 액티브 영역을 한정하는 단계와;상기 반도체 기판상에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막상에 게이트를 형성하는 단계와;게이트 양측의 약티브 영역에 소오스/드레인 영역을 형성하는 단계와;기판전면에 층간 절연막을 형성하는 단계와;상기 층간 절연막을 식각하여 상기 소오스/드레인 영역이 노출되도록 콘택홀을 형성하는 단계와;상기 콘택홀을 통해 상기 소오스/드레인 영역과 콘택되는 도전층을 형성하는 단계를 구비하는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.
- 제18항에 있어서, 상기 게이트는 펌핑 캐패시터의 펌핑하는 노드로 작용하는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.
- 제19항에 있어서, 상기 액티브 영역, 도전층은 펌핑 캐패시터의 펌핑되는 노드로 작용하며, 상기 펌핑 캐패시터의 펌핑하는 노드인 게이트를 감싸도록 형성되는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.
- 제20항에 있어서, 상기 도전층은 금속막 또는 폴리실리콘막으로 이루어지는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.
- 제21항에 있어서, 상기 도전층은 상기 콘택홀에 채워진 제1도전층과; 상기 도전층을 통해 상기 소오스/드레인 영역과 콘택되는 제2도전층으로 이루어지는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.
- 제22항에 있어서, 상기 제1도전층과 상기 제1도전층을 둘러싸는 제2도전층 및 제2도전층사이의 공간에 형성된 게이트 절연막과 층간 절연막은 펌핑 캐패시터의 유전체막으로 작용하는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.
- 반도체 기판상에 제1도전층을 형성하는 단계와;상기 제1도전층을 포함한 기판상에 제1층간 절연막을 형성하는 단계와;상기 제1층간 절연막상에 제2도전층을 형성하는 단계와;상기 제2도전층을 포함한 제1층간 절연막상에 제2층간 절연막을 형성하는 단계와;상기 제1 및 제2층간 절연막을 식각하여 상기 제1도전층이 노출되도록 콘택홀을 형성하는 단계와;상기 콘택홀을 통해 상기 제1도전층과 콘택되는 제3도전층을 형성하는 단계를 구비하는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.
- 제24항에 있어서, 상기 제1도전층은 펌핑 캐패시터의 펌핑하는 노드로 작용하는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.
- 제25항에 있어서, 상기 제1도전층은 금속막 또는 폴리실리콘막으로 이루어지는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.
- 제25항에 있어서, 상기 제1도전층 및 제3도전층은 펌핑 캐패시터의 펌핑되는 노드로 작용하며, 상기 펌핑 캐패시터의 펌핑하는 노드인 제1도전층을 감싸도록 형성되는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.
- 제27항에 있어서, 상기 제1도전층 및 제3도전층은 금속막 또는 폴리실리콘막으로 이루어지는 것을 특징으로 하는 펌핑 캐패시터.
- 제21항에 있어서, 상기 제3도전층은 상기 콘택홀에 채워진 제1부분과; 상기 제1부분을 통해 상기 제1도전층과 콘택되는 제2부분으로 이루어지는 것을 특징으로 하는 펌핑 캐패시터.
- 제28항에 있어서, 상기 제1도전층과 상기 제1도전층을 둘러싸는 제2도전층 및 제2도전층사이의 공간에 형성된 제1 및 제2층간 절연막은 펌핑 캐패시터의 유전체막으로 작용하는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025268A KR100557926B1 (ko) | 1999-06-29 | 1999-06-29 | 펌핑 캐패시터 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025268A KR100557926B1 (ko) | 1999-06-29 | 1999-06-29 | 펌핑 캐패시터 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010004576A true KR20010004576A (ko) | 2001-01-15 |
| KR100557926B1 KR100557926B1 (ko) | 2006-03-10 |
Family
ID=19596890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990025268A KR100557926B1 (ko) | 1999-06-29 | 1999-06-29 | 펌핑 캐패시터 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100557926B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101010945B1 (ko) * | 2008-06-30 | 2011-01-25 | 주식회사 하이닉스반도체 | 펌핑 모스 커패시터 |
| US9525449B2 (en) | 2013-06-03 | 2016-12-20 | Empire Technology Development Llc | Reduction of electromagnetic (EM) radiation from a client device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5059815A (en) * | 1990-04-05 | 1991-10-22 | Advanced Micro Devices, Inc. | High voltage charge pumps with series capacitors |
| US5386151A (en) * | 1993-08-11 | 1995-01-31 | Advanced Micro Devices, Inc. | Low voltage charge pumps using p-well driven MOS capacitors |
-
1999
- 1999-06-29 KR KR1019990025268A patent/KR100557926B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101010945B1 (ko) * | 2008-06-30 | 2011-01-25 | 주식회사 하이닉스반도체 | 펌핑 모스 커패시터 |
| US7902632B2 (en) | 2008-06-30 | 2011-03-08 | Hynix Semiconductor Inc. | Pumping MOS capacitor |
| US9525449B2 (en) | 2013-06-03 | 2016-12-20 | Empire Technology Development Llc | Reduction of electromagnetic (EM) radiation from a client device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100557926B1 (ko) | 2006-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100840282B1 (ko) | 반도체 집적회로장치의 제조방법 | |
| US7037772B2 (en) | Method of manufacturing an integrated circuit including capacitor with high permittivity capacitor dielectric | |
| US7883970B2 (en) | Semiconductor device having decoupling capacitor and method of fabricating the same | |
| EP0472297A1 (en) | MOS-Semiconductor device and method of manufacturing the same | |
| US7485913B2 (en) | Semiconductor memory device and method for fabricating the same | |
| US5573969A (en) | Method for fabrication of CMOS devices having minimized drain contact area | |
| KR0183739B1 (ko) | 감결합 커패시터를 포함하는 반도체 장치 및 그 제조방법 | |
| KR20030040919A (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| JP2007157892A (ja) | 半導体集積回路およびその製造方法 | |
| KR100557926B1 (ko) | 펌핑 캐패시터 및 그의 제조방법 | |
| KR100353470B1 (ko) | 반도체소자의 제조방법 | |
| JP3216976B2 (ja) | キャパシタを有する半導体チップおよび集積回路 | |
| KR20030070086A (ko) | 집적된 반도체 메모리 장치를 제조하는 방법 | |
| US6638814B1 (en) | Method for producing an insulation | |
| US5805410A (en) | MOS capacitor for improving electrostatic durability by using of a transistor | |
| KR100337929B1 (ko) | 반도체소자의 제조방법 | |
| CN114068725B (zh) | Pip电容器及pip电容器的制造方法 | |
| JPH056967A (ja) | ゲートアレイ | |
| US6177326B1 (en) | Method to form bottom electrode of capacitor | |
| US20050286292A1 (en) | Semiconductor device and method for fabricating the same | |
| KR100508860B1 (ko) | 박막 커패시터 및 그 제조 방법 | |
| JP4565825B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2002009258A (ja) | 半導体装置 | |
| KR100762897B1 (ko) | 용량 커패시터와 그 제조 방법 | |
| JPS6159866A (ja) | Ｍｏｓ形ダイナミツクメモリおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |