KR20010003693A - Method of forming trench type isolation layer in semiconductor device - Google Patents

Method of forming trench type isolation layer in semiconductor device Download PDF

Info

Publication number
KR20010003693A
KR20010003693A KR1019990024070A KR19990024070A KR20010003693A KR 20010003693 A KR20010003693 A KR 20010003693A KR 1019990024070 A KR1019990024070 A KR 1019990024070A KR 19990024070 A KR19990024070 A KR 19990024070A KR 20010003693 A KR20010003693 A KR 20010003693A
Authority
KR
South Korea
Prior art keywords
trench
film
silicon substrate
oxide film
forming
Prior art date
Application number
KR1019990024070A
Other languages
Korean (ko)
Inventor
박상원
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990024070A priority Critical patent/KR20010003693A/en
Publication of KR20010003693A publication Critical patent/KR20010003693A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

PURPOSE: A method for forming a trench type device isolation film is provided to relief a narrow width effect and to reduce a conjunction leakage current. CONSTITUTION: A pad oxide film(21) and a nitride film(22) are formed on a silicon substrate(20). The pad oxide film and the nitride film are sequentially etched by a photo etching process using an isolation mask to form a pattern of an oxide preventing film. Using the oxide preventing film consisting of the pad oxide film and the nitride film as an etching barrier, the silicon substrate is etched to form a trench. At that time, a surface of the silicon substrate is formed with a damaged layer due to the etching damage. The substrate is annealed under a hydrogen atmosphere. The annealing is carried out any one selected from a furnace, rapid thermal process, and a microwave, and an inert gas or a nitride gas is used as an atmosphere gas. An oxide film for burying a trench (23) is buried onto an upper portion of the substrate.

Description

반도체 소자의 트렌치형 소자 분리막 형성방법{Method of forming trench type isolation layer in semiconductor device}Method of forming trench type isolation layer in semiconductor device

본 발명은 반도체 기술에 관한 것으로, 특히 소자간의 전기적 분리를 위한 소자 분리막 형성 공정에 관한 것이며, 더 자세히는 트렌치형 소자 분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor technology, and more particularly, to a process of forming an isolation layer for electrically separating devices, and more particularly, to a method of forming a trench type isolation layer.

트렌치 소자분리(shallow trench isolation, STI) 공정은 반도체 소자의 디자인 룰(design rule)의 감소에 따른 필드 산화막의 열화와 같은 공정의 불안정 요인과, 버즈비크(bird's beak)에 따른 활성 영역의 감소와 같은 문제점을 근본적으로 해결할 수 있는 소자분리 공정으로 부각되고 있으며, 1G DRAM 또는 4G DRAM급 이상의 초고집적 반도체 소자 제조 공정에의 적용이 유망한 기술이다.The trench trench isolation (STI) process is a process instability factor such as deterioration of the field oxide film due to the reduction of design rules of the semiconductor device, and the reduction of the active area due to the bird's beak. It is emerging as a device isolation process that can fundamentally solve the same problem, and it is a promising technology to be applied to an ultra-high density semiconductor device manufacturing process of 1G DRAM or 4G DRAM level.

첨부된 도면 도 1a 내지 도 1f는 종래기술에 따른 STI 공정을 도시한 것으로, 이하 이를 참조하여 종래기술을 살펴본다.1A to 1F illustrate an STI process according to the prior art, and the prior art will be described with reference to the following.

종래기술에 따른 STI 공정은, 우선 도 1a에 도시된 바와 같이 실리콘 기판(1) 상에 패드 산화막(2) 및 질화막(3)을 형성하고, 이를 선택 식각하여 트렌치 마스크를 형성한 다음, 패터닝된 질화막(3)을 식각 마스크로 사용하여 실리콘 기판(1)을 건식 식각함으로써 트렌치를 형성한다. 이때, 트렌치 식각된 실리콘 기판(1) 표면에 식각 손상에 의한 결함층(A)이 형성된다.In the STI process according to the related art, first, as shown in FIG. 1A, a pad oxide film 2 and a nitride film 3 are formed on a silicon substrate 1, and then selectively etched to form a trench mask and then patterned. The trench is formed by dry etching the silicon substrate 1 using the nitride film 3 as an etching mask. In this case, a defect layer A is formed on the surface of the trench-etched silicon substrate 1 by etching damage.

다음으로, 도 1b에 도시된 바와 같이 트렌치 식각에 의한 실리콘 표면의 결함층(10)을 제거하기 위하여 트렌치 측벽 희생산화 공정을 실시하여 희생산화막(4)을 성장시킨다.Next, as shown in FIG. 1B, a sacrificial oxide film 4 is grown by performing a trench sidewall sacrificial oxidation process to remove the defect layer 10 on the silicon surface by trench etching.

계속하여, 도 1c에 도시된 바와 같이 불산(HF) 용액을 사용한 습식 세정을 통해 희생산화막(4)을 제거한다.Subsequently, the sacrificial oxide film 4 is removed through wet cleaning using a hydrofluoric acid (HF) solution as shown in FIG. 1C.

이어서, 도 1d에 도시된 바와 같이 접합누설 전류 특성을 악화시키는 트렌치 측벽의 댕글링 본드(dangling bond)를 없애기 위하여 트렌치 측벽 재산화 공정을 실시한다. 이때, 도면 부호 '5'는 트렌치 측벽 재산화 공정에 의한 열산화막을 나타낸 것이다.A trench sidewall reoxidation process is then performed to remove dangling bonds in the trench sidewalls that degrade the junction leakage current characteristics as shown in FIG. 1D. At this time, the reference numeral '5' represents a thermal oxide film by the trench sidewall reoxidation process.

다음으로, 상기 희생산화막(4)의 습식 세정 등에 의해 질화막(3) 하부에 언더컷(undercut)이 발생하여 후속 갭필링(gap filling) 공정시 그 부분에서 보이드(void)가 발생하는 것을 방지하기 위하여, 도 1e에 도시된 바와 같이 단차피복성(step coverage)이 우수한 화학기상증착 산화막(6)을 전체구조 표면을 따라 증착한다.Next, an undercut is generated in the lower portion of the nitride film 3 by wet cleaning of the sacrificial oxide film 4 to prevent voids in the portion during the subsequent gap filling process. As illustrated in FIG. 1E, a chemical vapor deposition oxide film 6 having excellent step coverage is deposited along the entire structure surface.

계속하여, 도 1f에 도시된 바와 같이 트렌치 매립용 산화막(7)을 증착한다.Subsequently, as shown in Fig. 1F, an oxide film 7 for trench filling is deposited.

이후, 화학·기계적 연마(chemical mechanical polishing, CMP) 공정을 실시하여 산화막(7)을 평탄화시키고, 질화막(3) 및 패드 산화막(2)을 제거한다.Subsequently, a chemical mechanical polishing (CMP) process is performed to planarize the oxide film 7 and to remove the nitride film 3 and the pad oxide film 2.

그런데, 종래의 STI 공정은 전술한 바와 같이 트렌치 식각시 실리콘 기판의 손상을 제거하기 위해 트렌치 측벽 희생산화 공정 및 세정 공정을 실시하고 있는데, 이 경우 활성 영역의 폭이 줄어들어 채널 폭이 감소할수록 문턱 전압이 높아지는 좁은 폭 효과(narrow width effect)를 유발하여 트랜지스터의 열화를 일으키는 문제점이 있었다.However, in the conventional STI process, as described above, the trench sidewall sacrificial oxidation process and the cleaning process are performed to remove the damage to the silicon substrate during the trench etching. In this case, the threshold voltage is reduced as the width of the active region decreases. There is a problem that causes the transistor to deteriorate by causing this narrow width effect.

또한, 트렌치 측벽 희생산화시 트렌치의 상부 모서리, 하부 모서리 및 측벽에서 산화되는 정도가 각각 다르게 나타나기 때문에, 트렌치 식각시에는 라운드(round)진 프로파일을 지니던 트렌치 상부 모서리 및 하부 모서리 부분에 각이 지게 된다. 트렌치 상부 모서리 부분에 각이 지게 되면 활성 영역의 가장자리에 전계가 집중되어 트랜지스터 특성이 저하되는 문제점이 있으며, 트렌치 상부 모서리 부분에 각이 지게 되면 트렌치 하부 모서리 부분에 발생하는 스트레스가 증가하게 되어 접합누설 전류가 증가하게 되는 문제점이 있다.In addition, when the trench sidewall sacrificial oxide is oxidized at the upper edge, the lower edge and the sidewall of the trench, the trench is etched at the corners of the trench upper and lower edges that have a rounded profile. do. If the angle is at the top corner of the trench, the electric field is concentrated at the edge of the active region, and the transistor characteristics are deteriorated. If the angle is at the top corner of the trench, the stress at the bottom corner of the trench increases, causing leakage. There is a problem that the current increases.

본 발명은 트렌치 식각시 발생한 실리콘 기판의 물리적 손상을 치유하면서, 좁은폭 효과를 완화시키고, 트렌치 상부 모서리 및 하부 모서리 부분에서 각진 프로파일에 의해 유발되는 전계 집중 현상 및 접합누설 전류를 저감할 수 있는 트렌치형 소자 분리막 형성방법을 제공하는데 그 목적이 있다.The present invention is a trench that can reduce the narrow effect, while reducing the physical damage of the silicon substrate during the trench etching, and reduce the electric field concentration phenomenon and junction leakage current caused by the angular profile in the upper and lower corners of the trench It is an object of the present invention to provide a method of forming a device isolation layer.

도 1a 내지 도 1f는 종래기술에 따른 트렌치 소자분리(STI) 공정도.1A-1F are trench isolation scheme (STI) process diagrams according to the prior art.

도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 트렌치 소자분리(STI) 공정도.2A-2C illustrate a trench isolation process (STI) process in accordance with one embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

20 : 실리콘 기판20: silicon substrate

21 : 패드 산화막21: pad oxide film

22 : 질화막22: nitride film

23 : 산화막23: oxide film

B : 식각 손상에 의한 결함층B: defect layer due to etching damage

상기의 기술적 과제를 달성하기 위한 본 발명의 특징적인 트렌치형 소자 분리막 형성방법은, 실리콘 기판 상에 산화방지막 패턴을 형성하는 제1 단계; 상기 제1 단계 수행 후, 노출된 상기 실리콘 기판을 식각하여 트렌치를 형성하는 제2 단계; 열처리를 실시하여 상기 제2 단계에서 발생한 식각 손상을 제거하는 제3 단계; 및 상기 트렌치 내에 절연물을 매립하는 제4 단계를 포함하여 이루어진다.In order to achieve the above technical problem, a method of forming a trench type isolation layer may include: a first step of forming an oxide layer pattern on a silicon substrate; A second step of forming a trench by etching the exposed silicon substrate after performing the first step; A third step of performing heat treatment to remove the etching damage generated in the second step; And a fourth step of embedding an insulator in the trench.

본 발명은 트렌치 소자 분리 공정을 진행함에 있어서, 트렌치 식각에 의한 실리콘 기판의 식각 손상(결함)을 제거하기 위하여 종래와 같이 트렌치 측벽 희생산화 및 세정 공정을 수행하지 않고, 트렌치 식각 후 열처리를 실시한다. 열처리를 실시하면 트렌치 측벽에 물리적인 손상에 의해 발생한 실리콘 결정격자의 뒤틀어짐이 열에너지를 받아 가장 안정한 상태로 재배열하게 되어 트렌치 식각시 발생한 물리적 손상이 회복된다. 특히, 열처리시 분위기 가스로 수소(H2)를 사용하게 되면 수소가 트렌치 측벽 부분의 실리콘 댕글링 본드(Si dangling bond)와 공유결합하여 계면특성을 향상시킴으로써 접합누설 전류를 줄일 수 있다. 본 발명을 실시하면 트렌치 측벽 희생산화 및 세정 공정, 그리고 트렌치 측벽 재산화 공정 등을 수행하지 않아도 되므로 트렌치 소자분리 공정을 단순화하고, 산화 공정에 의하여 트렌치 상/하부 모서리에 각이지는 현상과 희생산화막의 세정에 의해 발생하는 언더컷을 방지하고, 좁은폭 효과를 완화시킬 수 있게 된다.According to the present invention, in order to remove the etching damage (defect) of the silicon substrate due to the trench etching, the trench sidewall sacrificial oxidation and cleaning process are not performed as in the prior art, and the heat treatment is performed after the trench etching. . When the heat treatment is performed, the warpage of the silicon crystal lattice caused by the physical damage on the trench sidewalls receives thermal energy and rearranges them to the most stable state, thereby recovering the physical damage caused during the trench etching. In particular, when hydrogen (H 2 ) is used as the atmosphere gas during heat treatment, the junction leakage current may be reduced by hydrogen covalently bonding with the silicon dangling bond in the trench sidewall portion to improve interfacial properties. According to the present invention, since the trench sidewall sacrificial oxidation and cleaning process and the trench sidewall reoxidation process are not required, the trench isolation process is simplified, and the phenomenon of angles at the upper / lower corners of the trench by the oxidation process and the sacrificial oxide film are performed. It is possible to prevent undercuts caused by cleaning and to alleviate the narrow effect.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, preferred embodiments of the present invention will be described in order to enable those skilled in the art to more easily implement the present invention.

첨부된 도면 도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 반도체 장치 제조 공정을 도시한 것으로, 이하 이를 참조하여 그 공정을 살펴본다.2A to 2C illustrate a semiconductor device manufacturing process according to an embodiment of the present invention. Hereinafter, the process will be described with reference to the accompanying drawings.

우선, 도 2a에 도시된 바와 같이 실리콘 기판(20) 상에 열산화 방식의 패드 산화막(21)과 질화막(22)을 각각 50∼200Å 및 1000∼3000Å의 두께로 차례로 형성하고, 소자분리 마스크(도시되지 않음)를 사용한 사진 식각 공정을 실시하여 질화막(22) 및 패드 산화막(21)을 차례로 선택 식각하여 산화방지막 패턴을 형성한 다음, 패드 산화막(21) 및 질화막(22)으로 이루어진 산화방지막 패턴을 식각장벽으로 하여 실리콘 기판(20)을 1500∼4000Å 깊이로 건식 식각함으로써 트렌치를 형성한다. 이때, 트렌치 식각된 실리콘 기판(20) 표면에 식각 손상에 의한 결함층(B)이 형성된다.First, as shown in FIG. 2A, a thermal oxidation pad oxide film 21 and a nitride film 22 are sequentially formed on the silicon substrate 20 to have a thickness of 50 to 200 mW and 1000 to 3000 mW, respectively, and an element isolation mask ( (Not shown) to perform a photolithography process to selectively etch the nitride film 22 and the pad oxide film 21 to form an antioxidant pattern, and then to form an antioxidant pattern comprising the pad oxide film 21 and the nitride film 22. Is used as an etch barrier to form a trench by dry etching the silicon substrate 20 to a depth of 1500 to 4000 mm 3. In this case, a defect layer B is formed on the surface of the trench-etched silicon substrate 20 by etching damage.

계속하여, 도 2b에 도시된 바와 같이 수소 분위기에서 열처리를 실시한다. 열처리를 위해 퍼니스(furnace) 방식, 급속열처리(rapid thermal process, RTP) 방식, 초고주파(microwave) 방식이 모두 사용될 수 있으며, 이때 분위기 가스로 비활성 가스 및 질소 가스를 사용할 수 있다.Subsequently, heat treatment is performed in a hydrogen atmosphere as shown in Fig. 2B. Furnace (furnace) method, rapid thermal process (rapid thermal process, RTP) method, and microwave method can all be used for the heat treatment, and inert gas and nitrogen gas may be used as the atmosphere gas.

이어서, 도 2c에 도시된 바와 같이 전체구조 상부에 트렌치 매립용 산화막(23)을 매립한다.Next, as shown in FIG. 2C, an oxide film 23 for filling trenches is embedded in the entire structure.

이후, CMP 공정, 질화막(22) 및 패드 산화막(21)의 제거 공정 등 통상의 공정을 진행하여 STI 공정을 완료한다.Thereafter, the STI process is completed by performing a normal process such as a CMP process, a removal process of the nitride film 22 and the pad oxide film 21.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.

전술한 본 발명을 실시하면 트렌치 측벽 희생산화 및 세정 공정, 그리고 트렌치 측벽 재산화 공정 등을 수행하지 않아도 트렌치 식각시의 물리적 손상을 치유할 수 있으므로 트렌치 소자분리 공정을 단순화하는 효과가 있다. 또한 본 발명은 산화 공정에 의하여 트렌치 상/하부 모서리에 각이지는 현상과 희생산화막의 세정에 의해 발생하는 언더컷을 방지하고, 좁은폭 효과를 완화시킬 수 있는 효과가 있다.According to the present invention described above, physical damage during trench etching can be healed without performing the trench sidewall sacrificial oxidation and cleaning process and the trench sidewall reoxidation process, thereby simplifying the trench isolation process. In addition, the present invention has the effect of preventing the undercut caused by the angular phenomenon in the trench upper / lower corners by the oxidation process and the cleaning of the sacrificial oxide film, and alleviate the narrow effect.

Claims (4)

실리콘 기판 상에 산화방지막 패턴을 형성하는 제1 단계;Forming an anti-oxidation film pattern on the silicon substrate; 상기 제1 단계 수행 후, 노출된 상기 실리콘 기판을 식각하여 트렌치를 형성하는 제2 단계;A second step of forming a trench by etching the exposed silicon substrate after performing the first step; 열처리를 실시하여 상기 제2 단계에서 발생한 식각 손상을 제거하는 제3 단계; 및A third step of performing heat treatment to remove the etching damage generated in the second step; And 상기 트렌치 내에 절연물을 매립하는 제4 단계A fourth step of embedding an insulator in the trench 를 포함하여 이루어진 트렌치형 소자 분리막 형성방법.Trench type device isolation film forming method comprising a. 제1항에 있어서,The method of claim 1, 상기 열처리가,The heat treatment, 퍼니스 방식, 급속열처리 방식, 초고주파 방식 중 어느 하나의 방식으로 실시되는 것을 특징으로 하는 트렌치형 소자 분리막 형성방법.A method of forming a trench type isolation layer, which is performed by any one of a furnace method, a rapid heat treatment method, and an ultrahigh frequency method. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 열처리가,The heat treatment, 수소 분위기에서 실시되는 것을 특징으로 하는 트렌치형 소자 분리막 형성방법.A trench type isolation film formation method, characterized in that carried out in a hydrogen atmosphere. 제1항에 있어서,The method of claim 1, 상기 열처리가,The heat treatment, 비활성 가스 또는 질소 분위기에서 실시되는 것을 특징으로 하는 트렌치형 소자 분리막 형성방법.A method of forming a trench type isolation film, which is carried out in an inert gas or nitrogen atmosphere.
KR1019990024070A 1999-06-24 1999-06-24 Method of forming trench type isolation layer in semiconductor device KR20010003693A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990024070A KR20010003693A (en) 1999-06-24 1999-06-24 Method of forming trench type isolation layer in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024070A KR20010003693A (en) 1999-06-24 1999-06-24 Method of forming trench type isolation layer in semiconductor device

Publications (1)

Publication Number Publication Date
KR20010003693A true KR20010003693A (en) 2001-01-15

Family

ID=19595083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024070A KR20010003693A (en) 1999-06-24 1999-06-24 Method of forming trench type isolation layer in semiconductor device

Country Status (1)

Country Link
KR (1) KR20010003693A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419873B1 (en) * 2001-09-28 2004-02-25 주식회사 하이닉스반도체 method for isolating semiconductor device
KR100421294B1 (en) * 2001-12-22 2004-03-09 동부전자 주식회사 Method For Manufacturing Semiconductor Devices
KR100639195B1 (en) * 2000-05-31 2006-10-31 주식회사 하이닉스반도체 Method for forming isolation layer in semiconductor device
KR100762845B1 (en) * 2001-12-28 2007-10-08 매그나칩 반도체 유한회사 Method for forming isolation layer of semiconductor device
KR100825011B1 (en) * 2002-06-15 2008-04-24 주식회사 하이닉스반도체 A method for forming trench type isolation layer in semiconductor device
KR100944666B1 (en) * 2002-12-30 2010-03-04 매그나칩 반도체 유한회사 Method for forming the isolation layer of semiconductor device
KR20160101590A (en) 2015-02-17 2016-08-25 유주석 Button chords helper for playing stringed instruments

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639195B1 (en) * 2000-05-31 2006-10-31 주식회사 하이닉스반도체 Method for forming isolation layer in semiconductor device
KR100419873B1 (en) * 2001-09-28 2004-02-25 주식회사 하이닉스반도체 method for isolating semiconductor device
KR100421294B1 (en) * 2001-12-22 2004-03-09 동부전자 주식회사 Method For Manufacturing Semiconductor Devices
KR100762845B1 (en) * 2001-12-28 2007-10-08 매그나칩 반도체 유한회사 Method for forming isolation layer of semiconductor device
KR100825011B1 (en) * 2002-06-15 2008-04-24 주식회사 하이닉스반도체 A method for forming trench type isolation layer in semiconductor device
KR100944666B1 (en) * 2002-12-30 2010-03-04 매그나칩 반도체 유한회사 Method for forming the isolation layer of semiconductor device
KR20160101590A (en) 2015-02-17 2016-08-25 유주석 Button chords helper for playing stringed instruments

Similar Documents

Publication Publication Date Title
US5885883A (en) Methods of forming trench-based isolation regions with reduced susceptibility to edge defects
KR100275730B1 (en) Trench isolating method
US7611950B2 (en) Method for forming shallow trench isolation in semiconductor device
KR20010003693A (en) Method of forming trench type isolation layer in semiconductor device
KR100566304B1 (en) Method of forming trench type isolation layer in semiconductor device
KR20080084256A (en) Method for forming shallow trench isolation of semiconductor device
KR100639195B1 (en) Method for forming isolation layer in semiconductor device
KR100460770B1 (en) Method for forming trench type isolation layer in semiconductor device
JP2000100927A (en) Manufacture of semiconductor element having trench element isolating region
KR20070002945A (en) Method for forming trench type isolation layer in semiconductor device
KR100566305B1 (en) A method for forming trench type isolation layer in semiconductor device
KR100353821B1 (en) method of fabricating semiconductor device using trench type isolation process
KR20000044560A (en) Method for forming trench isolation film of semiconductor device
KR100333714B1 (en) Method for forming isolation layer in semiconductor device
KR100470160B1 (en) Device isolation film formation method of semiconductor device
KR100429678B1 (en) A method for forming a field oxide of semiconductor device
KR20010066326A (en) A method for fabricating trench of a semiconductor device
KR20000044658A (en) Method for forming isolation layer of semiconductor device
KR100474863B1 (en) Method of forming an isolation layer in a semiconductor device
KR100825011B1 (en) A method for forming trench type isolation layer in semiconductor device
KR20010065668A (en) Method for forming isolation layer of a semiconductor device
KR19990042453A (en) Device Separation Method of Semiconductor Device
KR20010003140A (en) Method of forming trench type isolation layer in semiconductor device
KR100388458B1 (en) A method for fabricating semiconductor device using STI process
KR100312987B1 (en) Method for forming device isolation layer of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination