KR100312987B1

KR100312987B1 - Method for forming device isolation layer of semiconductor device

Info

Publication number: KR100312987B1
Application number: KR1019980025292A
Authority: KR
Inventors: 원대희
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 1998-06-30
Filing date: 1998-06-30
Publication date: 2002-01-15
Also published as: KR20000003984A

Abstract

본 발명은 고밀도 플라즈마 산화막의 트렌치 매립시 필링특성 향상, 누설전류 방지 및 게이트 산화막 씨닝 현상을 방지하여 소자의 전기적 특성을 향상시킨다. 본 발명은 반도체 기판 상에 열산화막과 질화막을 차례로 형성하여 필드영역을 디파인하는 패턴을 형성하는 단계; 상기 열산화막 측면에 질소를 주입하여 산화질화막으로 형성하는 단계; 반도체 기판에 트렌치를 형성하는 단계; 상기 트렌치 측벽에 희생열산화막을 형성하고 제거한 후 열산화막을 성장시키는 단계; 및 상기 트렌치를 절연막으로 필링하는 단계를 포함한다.The present invention improves the electrical characteristics of the device by improving the filling characteristics, preventing leakage current, and preventing gate oxide thinning during the filling of the high density plasma oxide. The present invention includes forming a pattern for defining a field region by sequentially forming a thermal oxide film and a nitride film on a semiconductor substrate; Injecting nitrogen into the thermal oxide film to form an oxynitride film; Forming a trench in the semiconductor substrate; Forming a sacrificial thermal oxide film on the sidewalls of the trench and removing the thermal oxide film; And filling the trench with an insulating film.

Description

Method for forming device isolation layer of semiconductor device

본 발명은 반도체 소자 제조 방법에 관한 것으로, 1G DRAM 또는 4G DRAM 이상의 초고집적 반도체 소자의 소자분리막 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a device isolation film of an ultra-high density semiconductor device of 1G DRAM or 4G DRAM or more.

도 1a 내지 도 1c를 참조하여 종래의 소자분리막 제조 방법을 살펴본다. 도면에서 도면부호 '1'은 실리콘 기판, '2'는 패드용 열산화막, '3'은 질화막, '4'는 열산화막, '5'는 매립 절연막을 각각 나타낸다.1A to 1C, a conventional method of manufacturing a device isolation film will be described. In the drawings, reference numeral '1' denotes a silicon substrate, '2' denotes a thermal oxide film for a pad, '3' denotes a nitride film, '4' denotes a thermal oxide film, and '5' denotes a buried insulating film.

먼저 도 1a에 도시한 바와 같이, 실리콘 기판(1) 상에 패드용 열산화막(2)과 질화막(3)을 형성하고, 질화막(3) 및 패드용 질화막(2)을 선택적으로 식각하여 소자분리막이 형성될 영역의 실리콘 기판(1)을 노출시키고, 노출된 실리콘 기판(1)을 식각하여 트렌치를 형성한 다음, 희생열산화막(도시하지 않음)을 형성하고 HF용액으로 습식식각하여 제거한 후 트렌치 측벽의 실리콘 기판(1) 상에 열산화막(4)을 형성한다.First, as shown in FIG. 1A, a pad thermal oxide film 2 and a nitride film 3 are formed on the silicon substrate 1, and the device isolation film is selectively etched by selectively etching the nitride film 3 and the pad nitride film 2. The silicon substrate 1 of the region to be formed is exposed, the exposed silicon substrate 1 is etched to form a trench, a sacrificial thermal oxide film (not shown) is formed, wet etched with HF solution, and then removed. The thermal oxide film 4 is formed on the silicon substrate 1 on the sidewalls.

다음으로 도 1b에 보이는 바와 같이, 전체 구조 상에 매립 절연막(5)을 형성하여 상기 트렌치 내부를 매립한다.Next, as shown in FIG. 1B, a buried insulating film 5 is formed on the entire structure to fill the inside of the trench.

이어서 도 1c에 보이는 바와 같이, 패드용 열산화막(2)이 노출될 때까지 매립 절연막(5) 및 질화막(3)을 화학 기계적 연마하여 제거한 다음, 세정 공정과 같은 일련의 트렌치 소자 분리막 형성을 위한 공정을 진행한다.Subsequently, as shown in FIG. 1C, the buried insulating film 5 and the nitride film 3 are removed by chemical mechanical polishing until the thermal oxide film 2 for pads is exposed, and then a series of trench element isolation films such as a cleaning process are removed. Proceed with the process.

전술한 바와 같이 이루어지는 종래 트렌치 소자분리막 형성 방법은, 도 1b에 보이는 바와 같이 트렌치 내부에 고밀도 플라즈마 산화물로 절연막을 채우기 위한 증착 공정 전에 실시하는 희생산화막의 세정 공정에서 트렌치 측벽에 보이드(void, V)가 형성될 수도 있고, 또한 도 1c에 보이는 바와 같이 화학 기계적 연마후 일련의 트렌치 소자분리막 제조공정을 거치게 되면 트렌치 모서리 부근에서의 필드 절연물의 높이가 액티브 영역보다 낮아지는 부위(A)가 발생하게 된다.In the conventional trench device isolation film forming method as described above, voids (V) are formed on the sidewalls of the trench in the sacrificial oxide film cleaning process performed before the deposition process for filling the insulating film with the high density plasma oxide in the trench as shown in FIG. 1B. Also, as shown in FIG. 1C, a portion (A) in which the height of the field insulator near the trench edge is lower than the active region is generated when a series of trench isolation layers are manufactured after chemical mechanical polishing. .

따라서, 액티브 영역의 모서리 부근에서의 게이트 산화물의 씨닝(thinning)현상이 발생할 뿐만 아니라, 트렌치 코너부근에서의 전기장 집중 때문에 문턱전압 보다 낮은 전압에서 큰 누설전류가 발생하여 소자의 전기적 특성 열화를 초래하는 문제점을 안고 있었다.Therefore, not only thinning of gate oxide near the edge of the active region occurs, but also a large leakage current is generated at a voltage lower than the threshold voltage due to the electric field concentration near the trench corner, resulting in deterioration of the electrical characteristics of the device. I had a problem.

따라서, 상기 문제점을 해결하기 위한 본 발명은 고밀도 플라즈마 산화막으로 트렌치 매립시 필링특성을 향상시킬 수 있는 반도체 소자의 소자분리막 제조 방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a device isolation film of a semiconductor device capable of improving the filling property when filling a trench with a high density plasma oxide film.

또한, 본 발명은 누설전류를 방지하고 게이트 산화막의 씨닝 현상을 방지함으로써 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 소자분리막 제조 방법을 제공하는데 그 목적이 있다.In addition, an object of the present invention is to provide a device isolation film manufacturing method of a semiconductor device that can improve the electrical characteristics of the device by preventing leakage current and the thinning phenomenon of the gate oxide film.

도 1a 내지 도 1c는 종래의 방법에 따른 소자분리막 제조 공정 단면도.1A to 1C are cross-sectional views of a device isolation film manufacturing process according to a conventional method.

도 2a 내지 도 2h는 본 발명에 따른 소자분리막 제조 공정 단면도.Figure 2a to 2h is a cross-sectional view of the device isolation film manufacturing process according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1, 11: 실리콘 기판 2, 12, 17: 열산화막1, 11: silicon substrate 2, 12, 17: thermal oxide film

3, 13: 질화막 14: 산화질화막3, 13: nitride film 14: oxynitride film

15: 실리콘질화막 18: 소자분리막15: silicon nitride film 18: device isolation film

본 발명은 HF 세정공정을 거칠 때 이미 산화질화막으로 변해있는 측벽의 열산화막은 거의 손실이 없으므로 측벽산화 공정후 고밀도 플라즈마 화학기상증착 산화물 증착시에 트렌치 측벽에 보이드가 생기지 않는다.In the present invention, since the thermal oxide film of the sidewall, which has already been turned into an oxynitride film during the HF cleaning process, has almost no loss, no void is formed in the trench sidewall during the high-density plasma chemical vapor deposition oxide deposition after the sidewall oxidation process.

또한, 본 발명은 일련의 공정 후에 액티브 희생산화 전 세정공정과 게이트 산화 전 세정공정에서 산화질화막이 HF 용액으로부터 필드 산화물의 측벽을 보호하고 있기 때문에 트렌치 모서리에서의 절연물의 높이를 액티브 영역보다 높게 유지할 수 있어 게이트 산화막의 씨닝 현상을 막고, 액티브 영역의 모서리 부근에서의전기장이 집중되어 발생하는 전기적 특성 열화를 방지할 수 있다.In addition, the present invention maintains the height of the insulator at the corner of the trench higher than the active region because the oxynitride film protects the sidewalls of the field oxide from the HF solution in the active pre-sacrificial oxidation cleaning process and the gate oxidation pre-cleaning process after the series of processes. This prevents thinning of the gate oxide film and prevents deterioration of electrical characteristics caused by concentration of an electric field near the edge of the active region.

본 발명은 실리콘 기판 상에 형성된 패드 산화막 및 질화막으로 이루어지며 소자분리영역을 정의하는 적층패턴을 형성하는 제1 단계; 상기 패드 산화막 측면에 질소를 주입하여 산화질화막을 형성하는 제2 단계; 상기 적층패턴 사이에 노출된 상기 실리콘 기판을 선택적으로 식각하여 상기 실리콘 기판 내에 트렌치를 형성하는 제3 단계; 상기 트렌치 측벽 노출된 상기 실리콘 기판 상에 희생산화막을 형성하고 습식식각으로 상기 희생산화막을 제거하는 제4 단계; 상기 트렌치 측벽에 노출된 상기 실리콘 기판 상에 산화막을 형성하는 제5 단계; 상기 트렌치를 절연막으로 매립하는 제6 단계; 및 상기 적층패턴을 이루는 상기 질화막 및 상기 패드산화막을 제거하는 제7 단계를 포함하는 반도체 소자의 소자분리막 제조 방법을 제공한다.The present invention provides a semiconductor device comprising: a first step of forming a lamination pattern formed of a pad oxide film and a nitride film formed on a silicon substrate and defining an isolation region; Injecting nitrogen into a side surface of the pad oxide layer to form an oxynitride layer; Selectively etching the silicon substrate exposed between the stacked patterns to form a trench in the silicon substrate; Forming a sacrificial oxide film on the silicon substrate exposed through the trench sidewalls and removing the sacrificial oxide film by wet etching; A fifth step of forming an oxide film on the silicon substrate exposed on the trench sidewalls; A sixth step of filling the trench with an insulating film; And a seventh step of removing the nitride film and the pad oxide film forming the stacked pattern.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

먼저 도 2a에 도시된 바와 같이, 실리콘 기판(11) 상에 패드용 열산화막(12)과 질화막(13)을 각각 50-200 Å, 1000-3000 Å의 두께로 형성한 후, 마스크 공정을 거쳐 포토레지스트 패턴(PR)을 형성하고, 상기 질화막(13) 및 패드용 열산화막(12)을 소정의 크기로 패턴한다.First, as illustrated in FIG. 2A, the thermal oxide film 12 and the nitride film 13 for the pad are formed on the silicon substrate 11 at a thickness of 50-200 kPa and 1000-3000 kPa, respectively, and then subjected to a mask process. The photoresist pattern PR is formed and the nitride film 13 and the pad thermal oxide film 12 are patterned to a predetermined size.

이어서 도 2b에 도시된 바와 같이, 플라즈마 도핑 방법을 이용하여 패턴 측벽에 위치한 열산화막(12)에 질소를 주입하여 150∼300 Å 정도의 폭을산화질화막(14)으로 변형시키고 노출된 실리콘 기판(11) 상에는 실리콘질화막(15)을 형성한다. 이렇게 형성된 산화질화막(14)은 아래 표 1에서 알 수 있듯이, HF 용액에서의 식각 속도가 열산화막에 비해 1/20으로 낮기 때문에 이후의 공정에서 진행되는 측벽 희생산화막 제거 공정에서 상기 패드용 열산화막(12)을 보호하게 된다.Subsequently, as shown in FIG. 2B, nitrogen is injected into the thermal oxide film 12 located on the sidewall of the pattern by using a plasma doping method to transform a width of about 150 to about 300 microns into the oxynitride film 14 and expose the exposed silicon substrate ( 11) a silicon nitride film 15 is formed. As described in Table 1, the oxynitride film 14 formed as described above has a low etching rate of 1/20 of the HF solution compared to the thermal oxide film. (12) will be protected.

열산화막Thermal oxide 산화질화막Oxynitride film 열공정(1100℃) 전Before thermal process (1100 ℃) 1One 0.870.87 열공정(1100℃) 후After thermal process (1100 ℃) 1One 0.060.06

다음으로 도 2c에 도시된 바와 같이, 상기 질화막(13) 패턴을 식각 마스크로 하여 노출된 실리콘질화막(15) 및 그 하부의 실리콘 기판(11)을 식각하여 1500∼4000 Å 깊이의 트렌치를 형성한다.Next, as shown in FIG. 2C, the exposed silicon nitride film 15 and the lower silicon substrate 11 are etched using the nitride film pattern 13 as an etch mask to form a trench having a depth of 1500 to 4000 μm. .

그리고 도 2d에 도시된 바와 같이, 트렌치 벽에 50-200 Å 두께의 희생열산화막(16)을 형성한다.As shown in FIG. 2D, a sacrificial thermal oxide film 16 having a thickness of 50-200 μs is formed on the trench wall.

이어서 도 2e에 도시된 바와 같이, 상기 희생열산화막(16)을 습식식각한 후 다시 50-200Å 두께의 열산화막(17)을 형성한다. 이때, 상기 희생열산화막(16)은 HF용액으로 제거하며, 50-200 Å 두께의 희생열산화막(16)을 100∼300Å의 두께를 제거하는 것과 같은 과도식각을 통해 제거한다.Subsequently, as shown in FIG. 2E, the sacrificial thermal oxide film 16 is wet-etched to form a thermal oxide film 17 having a thickness of 50 to 200 μm. At this time, the sacrificial thermal oxide film 16 is removed by HF solution, and the sacrificial thermal oxide film 16 having a thickness of 50-200 kPa is removed through transient etching, such as removing a thickness of 100-300 kPa.

계속하여 도 2f에 도시된 바와 같이, 고밀도 플라즈마 산화막으로 트렌치를 매립하여 소자분리막(18)을 형성하고 화학 기계연마를 이용하여 질화막(13)이 드러날 때까지 소자분리막(18)을 연마한다.Subsequently, as shown in FIG. 2F, the device isolation film 18 is formed by filling the trench with a high density plasma oxide film, and the device isolation film 18 is polished until the nitride film 13 is exposed by chemical mechanical polishing.

다음으로 도 2g에 도시된 바와 같이, 드러난 질화막(13)을 제거한다.Next, as shown in FIG. 2G, the exposed nitride film 13 is removed.

끝으로 도 2h에 도시된 바와 같이, 희생산화막 형성 공정과 게이트 산화 공정 각각의 이전에 HF 용액을 이용한 세정 공정을 거치게 되면 트렌치 모서리 부근에서의 소자분리막(18)이 액티브 영역보다 밑으로 내려가지 않는 절연물 형상을 얻을 수 있다.Finally, as shown in FIG. 2H, when the sacrificial oxide formation process and the gate oxidation process are performed prior to the cleaning process using the HF solution, the device isolation layer 18 near the trench edges does not fall below the active region. Insulation shape can be obtained.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아니다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above-described preferred embodiment, the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상기와 같이 이루어지는 본 발명은, 고밀도 플라즈마 산화막 증착시에 트렌치 측벽에 발생되는 보이드를 효과적으로 제거하고, 트렌치 모서리 부근에서의 절연막이 액티브 영역보다 밑으로 내려가는 현상을 방지하여 트렌치 모서리 부근에서의 전기장 집중에 의한 누설전류를 억제할 수 있으며, 트렌치 모서리 부근에서의 게이트 산화막의 씨닝 현상을 막아 전기적 특성 열화를 방지할 수 있는 효과가 있다.According to the present invention, the voids generated in the trench sidewalls are effectively removed during the deposition of the high density plasma oxide film, and the insulating film near the trench edges is prevented from falling below the active area, thereby concentrating the electric field near the trench edges. It is possible to suppress the leakage current due to, and to prevent the thinning of the gate oxide film near the trench edges, thereby preventing the deterioration of electrical characteristics.

Claims

A first step of forming a stacked pattern comprising a pad oxide film and a nitride film formed on a silicon substrate and defining a device isolation region;

Injecting nitrogen into a side surface of the pad oxide layer to form an oxynitride layer;

Selectively etching the silicon substrate exposed between the stacked patterns to form a trench in the silicon substrate;

Forming a sacrificial oxide film on the silicon substrate exposed through the trench sidewalls and removing the sacrificial oxide film by wet etching;

A fifth step of forming an oxide film on the silicon substrate exposed on the trench sidewalls;

A sixth step of filling the trench with an insulating film; And

A seventh step of removing the nitride film and the pad oxide film forming the stacked pattern

Device isolation film manufacturing method of a semiconductor device comprising a.

The method of claim 1,

In the first step,

The pad oxide film is a device isolation film manufacturing method of a semiconductor device, characterized in that formed to a thickness of 50-200-.

The method of claim 1,

In the first step,

The nitride film is a device isolation film manufacturing method of a semiconductor device, characterized in that formed to a thickness of 1000-3000Å.

The method of claim 1,

In the second step,

The method of manufacturing a device isolation film of a semiconductor device, characterized in that the oxynitride film is formed by injecting nitrogen to the side of the pad oxide film by a plasma doping method to a depth of 150-300Å.

The method of claim 1,

In the fourth step,

The sacrificial oxide film is formed to a thickness of 50-200Å,

Method of manufacturing a device isolation film of a semiconductor device, characterized in that for removing the sacrificial oxide film by wet etching with HF solution.

The method of claim 1,

In the sixth step,

A method of manufacturing a device isolation film for a semiconductor device, comprising forming an oxide film to fill the trench.