KR20010003272A - 알에프 회로를 사용하는 시스템에서의 이득 제어회로 - Google Patents

Abstract

본 발명은 RF 회로를 사용하는 각종 시스템에 있어서, RF 신호가 입출력되는 입출력단의 전압 차이에 따라 RF 신호의 이득을 일정하게 제어함으로써 환경 및 기타 요인으로 인하여 특정 RF 회로에서 요구되는 이득 특성이 변화하는 것을 방지할 수 있도록 한 RF 회로를 사용하는 시스템에서의 이득 제어회로에 관한 것으로, 입력단의 파워와 출력단의 파워를 검출하여 비교하고, 그 편차에 따라 구성 경로의 이득을 일정하게 제어함으로써 입력 파워에 비례하는 고정 이득 만큼의 출력 파워를 얻을 수 있도록 함을 특징으로 하며, 이와 같이 입출력단의 파워를 DC 전압으로 변환하여 비교하고, 그 출력값으로 메인 경로의 감쇄값을 조정하여 RF 신호의 이득을 제어함으로써 환경 및 기타 요인으로 인하여 특정 RF 회로에서 요구되는 이득 특성이 변화하는 것을 방지할 수 있게 되는 등, 온도나 환경 변화에 민감한 회로 또는 시스템의 안정도를 확보할 수 있게 되는 효과가 있다.

Description

알에프 회로를 사용하는 시스템에서의 이득 제어회로 {Gain control circuit of system using RF circuit}

본 발명은 RF(Radio Frequency) 회로를 사용하는 전기, 전자 및 통신 등의 각종 시스템에 있어서, RF 신호가 입출력되는 입출력단의 전압 차이에 따라 RF 신호의 이득을 일정하게 제어함으로써 환경 및 기타 요인으로 인하여 특정 RF 회로에서 요구되는 이득 특성이 변화하는 것을 방지할 수 있도록 한 RF 회로를 사용하는 시스템에서의 이득 제어회로에 관한 것이다.

일반적으로 전기, 전자 및 통신 등의 각종 시스템에서는 안정된 아날로그 신호 처리 수행을 위해 특정 RF 회로에서 RF 신호에 대해 일정한, 즉 고정된 이득을 얻을 수 있도록 하고자 한다.

이에 따라, 종래에는 특정 시스템의 최종 출력단을 감시하여 원하는 출력에서 출력값이 변화할 경우 구성 경로의 이득 제어를 통해 일정 출력을 얻는 방법을 사용하였다.

즉, TPTL(Transmit Power Tracking Loop) 방식의 자동 이득 제어 방법을 사용하였다.

상기와 같은 종래의 이득 제어 방법은 입력 파워의 변화 또는 구현된 회로의 오류 및 환경 요인에 의해 발생되는 최종 출력단의 출력 변화 오류를 보정하기 위해 구현된 방법이다.

한편, 현재 RF 회로를 사용하는 시스템의 구성에서 환경 및 기타 내부 부품의 오동작 등으로 인하여 요구되는 이득 특성을 얻지 못하는 경우가 대부분이다.

이에 따라, 상기와 같은 종래의 이득 제어 방법을 사용하였으면 좋겠으나, 상기 종래의 이득 제어 방법은 환경 및 기타 오류 요인을 극복하면서 입력에 비례하는 출력값을 얻고자 하는 시스템에서는 사용이 불가능하다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 그 목적은 RF 회로를 사용하는 각종 시스템에 있어서, RF 신호가 입출력되는 입출력단의 전압 차이에 따라 RF 신호의 이득을 일정하게 제어함으로써 환경 및 기타 요인으로 인하여 특정 RF 회로에서 요구되는 이득 특성이 변화하는 것을 방지할 수 있도록 한 RF 회로를 사용하는 시스템에서의 이득 제어회로를 제공하는 데에 있다.

도 1은 본 발명에 의한 알에프 회로를 사용하는 시스템에서의 이득 제어회로의 블록 구성도.

<도면의 주요부분에 대한 부호의 설명>

1 : 제1 2웨이 스플리터2 : 제1 스텝 감쇄 블록

3 : 제1 검출부 4 : 핀 감쇄 블록

5 : 각종 RF 회로소자 구성 블록6 : 제2 2웨이 스플리터

7 : 제2 스텝 감쇄 블록8 : 제2 검출부

9 : 차동 증폭부

이러한 목적을 달성하기 위한 본 발명의 RF 회로를 사용하는 시스템에서의 이득 제어회로는, 입력단의 파워와 출력단의 파워를 검출하여 비교하고, 그 편차에 따라 구성 경로의 이득을 일정하게 제어함으로써 입력 파워에 비례하는 고정 이득 만큼의 출력 파워를 얻을 수 있도록 함을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 RF 회로를 사용하는 시스템에서의 이득 제어회로의 구성 및 동작을 상세히 설명한다.

도 1은 본 발명에 의한 RF 회로를 사용하는 시스템에서의 이득 제어회로의 블록 구성도로서, 입력되는 RF 신호를 동일한 두 개의 신호로 분리하는 제1 2웨이 스플리터(2Way Splitter)(1)와, 상기 제1 2웨이 스플리터(1)를 통해 분리되어 입력되는 RF 신호를 일정한 간격으로 감쇄시키는 제1 스텝 감쇄 블록(Step Attenuator)(2)과, 다이오드(Diode)로 구성되어 상기 제1 스텝 감쇄 블록(2)을 통해 일정 감쇄된 RF 신호를 크기에 따라 DC 전압으로 변환하는 제1 검출부(Detector)(3)와, 상기 제1 2웨이 스플리터(1)를 통해 분리되어 입력되는 RF 신호의 이득을 DC 제어 전압에 따라 가변적으로 감쇄시키는 핀 감쇄 블록(Pin Attenuator)(4)과, 상기 핀 감쇄 블록(4)을 통해 이득이 제어된 RF 신호를 이용하여 동작하는 보드를 구성하는 각종 RF 회로소자 또는 시스템을 구성하는 모듈로 이루어진 각종 RF 회로소자 구성 블록(5)과, 상기 각종 RF 회로소자 구성 블록(5)을 통해 출력되는 RF 신호를 동일한 두 개의 신호로 분리하는 제2 2웨이 스플리터(6)와, 상기 제2 2웨이 스플리터(6)를 통해 분리되어 입력되는 RF 신호를 일정한 간격으로 감쇄시키는 제2 스텝 감쇄 블록(7)과, 다이오드로 구성되어 상기 제2 스텝 감쇄 블록(7)을 통해 일정 감쇄된 RF 신호를 크기에 따라 DC 전압으로 변환하는 제2 검출부(8)와, OP 앰프(Amp)로 구성되어 상기 제1 검출부(3)에서 변환된 DC 전압과 상기 제2 검출부(8)에서 변환된 DC 전압을 비교하고 그 차이만큼 증폭하여 상기 핀 감쇄 블록(4)으로 DC 제어 전압을 출력하는 차동 증폭부(9)로 구성된다.

상기 핀 감쇄 블록(4)은 상기 차동 증폭부(9)에서 출력되는 DC 제어 전압으로 제어되는 가변 감쇄기로 구성되며, 이때 DC 제어 전압은 -V∼+V 범위에 따라 조정되고, -V일 때 최대의 감쇄값을 +V일 때 최소의 감쇄값을 갖는다.

상기 차동 증폭부(9)에서는 상기 제1 검출부(3)에서 변환된 DC 전압은 +단자를 통해 입력하고 상기 제2 검출부(8)에서 변환된 DC 전압은 -단자를 통해 각각 입력하여 비교하게 되는데, +입력과 -입력이 동일할 경우에는 0V를, +입력보다 -입력이 클 경우에는 '-'전압을, -입력보다 +입력이 클 경우에는 각각 '+'전압을 출력한다.

상기와 같이 구성된 본 발명에 의한 이득 제어회로의 동작을 설명하면 다음과 같다.

RF 신호 입력부터 RF 신호 출력까지의 이득이 +X dB라고 하면 제2 스텝 감쇄 블록(7)의 입력은 제1 스텝 감쇄 블록(2)의 입력보다 X dB만큼 높게 된다.

따라서, 제1 스텝 감쇄 블록(2)의 감쇄값을 0dB로, 제2 스텝 감쇄 블록(7)의 감쇄값을 X dB로 설정하면 제1 스텝 감쇄 블록(2)과 제2 스텝 감쇄 블록(7)의 출력 신호 크기는 동일하게 된다.

RF 신호 입력부터 RF 신호 출력까지의 이득이 -X dB라고 하면 제1 스텝 감쇄 블록(2)의 입력은 제2 스텝 감쇄 블록(7)의 입력보다 X dB만큼 높게 된다.

따라서, 제2 스텝 감쇄 블록(7)의 감쇄값을 0dB로, 제1 스텝 감쇄 블록(2)의 감쇄값을 X dB로 설정하면 제1 스텝 감쇄 블록(2)과 제2 스텝 감쇄 블록(7)의 출력 신호 크기는 동일하게 된다.

즉, 제1 스텝 감쇄 블록(2)의 감쇄는 RF 신호 입력부터 RF 신호 출력까지 이득이 '-'임을, 제2 스텝 감쇄 블록(7)의 감쇄는 RF 신호 입력부터 RF 신호 출력까지 '+'임을 나타낸다.

따라서, 상기 제1,2 스텝 감쇄 블록(2,7)은 RF 신호 입력부터 RF 신호 출력까지의 이득을 결정하는 이득 조정단이다.

상기와 같이 제1,2 스텝 감쇄 블록(2,7)을 통과한 신호는 제1,2 검출부(3,8)의 변환과정을 통해 RF 신호에서 DC 전압으로 변환된다.

이때, 상기 제1 검출부(3)와 제2 검출부(8)로 입력되는 RF 신호가 동일하므로 제1,2 검출부(3,8)의 출력전압은 동일하게 된다.

또한, 제1,2 검출부(3,8)는 다이오드라는 동일 회로소자를 사용하여 온도 등의 환경요인에 대해 동일한 특성을 나타내므로 온도나 환경에 의한 이득 제어회로 자체의 편차는 무시될 수 있다.

이어, 제1,2 검출부(3,8)에서 출력된 전압은 차동 증폭부(9)로 입력되며, 이때 제1 검출부(3)의 출력전압은 +입력으로, 제2 검출부(8)의 출력전압은 -입력으로 연결된다.

상기 차동 증폭부(9)로 입력된 전압은 두 입력 단자의 전압에 따라 전압을 출력하게 되는데, 즉 +입력과 -입력이 동일할 경우에는 0전압, +입력이 -입력 전압보다 클 경우에는 +전압, -입력이 +입력 전압보다 클 경우에는 -전압을 각각 출력하게 된다.

상기 차동 증폭부(9)의 출력전압은 두 입력 전압의 차에 비례하여 출력된다.

다음으로, 상기 핀 감쇄 블록(4)은 상기 차동 증폭부(9)로부터 출력되는 DC제어 전압에 의하여 감쇄값의 크기를 결정하게 되는데, 차동 증폭부(9)의 출력전압이 '-'전압이면 감쇄값을 증가시키고, 차동 증폭부(9)의 출력전압이 '+'전압이면 감쇄값을 감소시켜 상기 제1,2 스텝 감쇄 블록(2,7)에서 결정된 이득값으로 RF 입력단부터 출력단까지의 이득을 보정 제어한다.

상기와 같이 동작하는 본 발명에 의한 이득 제어회로의 동작을 일 예로 들어 설명하면, 정상 상태에 있던 회로 또는 시스템이 온도 변화에 의하여 RF 입력단부터 RF 출력단까지의 이득이 정상치보다 감소되었을 경우, 정상 상태에서는 제1,2 검출부(3,8)의 입력 신호의 세기가 동일하여 동일한 전압을 출력하고 있었으나, 온도 변화에 의하여 RF 신호의 이득이 감소하였을 때에는 제2 검출부(8)의 입력신호가 제1 검출부(3)의 입력신호 보다 작고, 이어 차동 증폭부(9)의 출력은 +전위를 나타낸다.

이에 따라, 상기 차동 증폭부(9)의 +전압에 따라 상기 핀 감쇄 블록(4)의 감쇄값을 줄여 RF 입력부터 출력까지의 이득을 정상 상태로 복귀시키도록 한다.

이상, 상기 설명에서와 같이 본 발명의 이득 제어회로는 입출력단의 파워를 DC 전압으로 변환하여 비교하고, 그 출력값으로 메인 경로의 감쇄값을 조정하여 RF 신호의 이득을 제어함으로써 환경 및 기타 요인으로 인하여 특정 RF 회로에서 요구되는 이득 특성이 변화하는 것을 방지할 수 있게 되는 등, 온도나 환경 변화에 민감한 회로 또는 시스템의 안정도를 확보할 수 있게 되는 효과가 있다.

Claims (1)

1. 입력되는 RF 신호를 동일한 두 개의 신호로 분리하는 제1 2웨이 스플리터(1)와, 상기 제1 2웨이 스플리터(1)를 통해 분리되어 입력되는 RF 신호를 일정한 간격으로 감쇄시키는 제1 스텝 감쇄 블록(2)과, 다이오드로 구성되어 상기 제1 스텝 감쇄 블록(2)을 통해 일정 감쇄된 RF 신호를 크기에 따라 DC 전압으로 변환하는 제1 검출부(3)와, 상기 제1 2웨이 스플리터(1)를 통해 분리되어 입력되는 RF 신호의 이득을 DC 제어 전압에 따라 가변적으로 감쇄시키는 핀 감쇄 블록(4)과, 상기 핀 감쇄 블록(4)을 통해 이득이 제어된 RF 신호를 이용하여 동작하는 보드를 구성하는 각종 RF 회로소자 또는 시스템을 구성하는 모듈로 이루어진 각종 RF 회로소자 구성 블록(5)과, 상기 각종 RF 회로소자 구성 블록(5)을 통해 출력되는 RF 신호를 동일한 두 개의 신호로 분리하는 제2 2웨이 스플리터(6)와, 상기 제2 2웨이 스플리터(6)를 통해 분리되어 입력되는 RF 신호를 일정한 간격으로 감쇄시키는 제2 스텝 감쇄 블록(7)과, 다이오드로 구성되어 상기 제2 스텝 감쇄 블록(7)을 통해 일정 감쇄된 RF 신호를 크기에 따라 DC 전압으로 변환하는 제2 검출부(8)와, OP 앰프로 구성되어 상기 제1 검출부(3)에서 변환된 DC 전압과 상기 제2 검출부(8)에서 변환된 DC 전압을 비교하고 그 차이만큼 증폭하여 상기 핀 감쇄 블록(4)으로 DC 제어 전압을 출력하는 차동 증폭부(9)로 구성됨을 특징으로 하는 알에프 회로를 사용하는 시스템에서의 이득 제어회로.