KR20010001378A - 반도체소자의 금속배선 콘택 제조방법 - Google Patents

반도체소자의 금속배선 콘택 제조방법 Download PDF

Info

Publication number
KR20010001378A
KR20010001378A KR1019990020536A KR19990020536A KR20010001378A KR 20010001378 A KR20010001378 A KR 20010001378A KR 1019990020536 A KR1019990020536 A KR 1019990020536A KR 19990020536 A KR19990020536 A KR 19990020536A KR 20010001378 A KR20010001378 A KR 20010001378A
Authority
KR
South Korea
Prior art keywords
layer
hard mask
forming
mask layer
contact
Prior art date
Application number
KR1019990020536A
Other languages
English (en)
Inventor
박창현
신현상
김명필
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990020536A priority Critical patent/KR20010001378A/ko
Publication of KR20010001378A publication Critical patent/KR20010001378A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 콘택 제조방법에 관한 것으로서, 층간절연막상에 금속 하드마스크층을 형성하고, 얇은 콘택 마스크를 사용하여 콘택 식각 공정을 진행하여 콘택홀을 형성하고, 상기의 콘택홀을 W 플러그로 메운 후, Al 패턴을 형성하였으므로, 콘택 마스크로 사용되는 감광막패턴의 두께를 감소시킬 수 있어 노광 공정의 안정성을 향상시킬 수 있고, W 플러그 형성을 위한 W 전면 식각공정시 하드마스크층이 에치 스톱으로 작용하여 W 전면식각의 오버에치 여유도가 증가되며, 접착성이 우수한 하드마스크층이 Al과 접촉되게 되어 Al 패턴의 전자 축퇴 특성을 향상시킬 수 있다.

Description

반도체소자의 금속배선 콘택 제조방법{Manufacturing method for a metal line contact of semiconductor device}
본 발명은 반도체소자의 금속배선 콘택 제조방법에 관한 것으로서, 특히 베리어 메탈을 하드마스크로 사용하여 미세 금속배선 콘택 형성시의 공정여유도를 증가시킬 수 있는 반도체소자의 금속배선 콘택 제조방법에 관한 것이다.
최근의 반도체 장치의 고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 받고 있으며, 미세 패턴 형성을 위하여는 반도체 장치의 제조 공정 중에서 식각 또는 이온주입 공정 등의 마스크로 매우 폭 넓게 사용되는 감광막 패턴의 미세화가 필수 요건이다.
이러한 감광막 패턴의 분해능(R)은 감광막 자체의 재질이나 기판과의 접착력등과도 밀접한 연관이 있으나, 일차적으로는 사용되는 축소노광장치의 광원 파장(λ) 및 공정 변수(k)에 비례하고, 노광 장치의 렌즈 구경(numerical aperture; NA, 개구수)에 반비례한다. [R=k*λ/NA,~R=해상도,~λ=광원의~파장,~NA=개구수~]
여기서 상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되는데, 예를들어 파장이 436 및 365㎚인 G-라인 및 i-라인 축소노광장치는 공정 분해능이 라인/스페이스 패턴의 경우 각각 약 0.7, 0.5㎛ 정도가 한계이고, 0.5㎛ 이하의 미세 패턴을 형성하기 위해서는 이보다 파장이 더 작은 원자외선(deep ultra violet; DUV), 예를들어 파장이 248㎚인 KrF 레이저나 193㎚인 ArF 레이저를 광원으로 사용하는 노광 장치를 이용하여야 한다.
또한 축소노광장치와는 별도로 공정 상의 방법으로는 통상의 노광마스크(photo mask) 대신에 위상반전마스크(phase shift mask)로 사용하는 방법이나, 이미지 콘트라스트를 향상시킬 수 있는 별도의 박막을 웨이퍼 상에 형성하는 씨.이.엘(contrast enhancement layer; CEL) 방법이나, 두층의 감광막 사이에 에스.오.지(spin on glass; SOG)등의 중간층을 개재시킨 삼층레지스트(Tri layer resister; 이하 TLR이라 칭함) 방법 또는 감광막의 상측에 선택적으로 실리콘을 주입시키는 실리레이션 방법 등이 개발되어 분해능 한계치를 낮추고 있다.
더욱이 상하의 도전배선을 연결하는 콘택홀은 상기에서의 라인/스페이스 패턴에 비해 디자인 룰이 더 크게 나타나는데, 소자가 고집적화 되어감에 따라 자체의 크기와 주변배선과의 간격이 감소되고, 콘택홀의 지름과 깊이의 비인 에스팩트비(aspect ratio)가 증가됨에 따라 다층의 도전배선을 구비하는 고집적 반도체소자에서는 콘택을 형성하기 위하여 제조 공정에서의 마스크들간의 정확하고 엄격한 정렬이 요구되어 공정여유도가 감소된다.
이러한 콘택 홀은 홀간의 간격 유지를 위하여 마스크 정렬시의 오배열 여유(misalignment tolerance), 노광공정시의 렌즈 왜곡(lens distortion), 마스크 제작 및 사진식각 공정시의 임계크기 변화(critical dimension variation), 마스크간의 정합(registration)등과 같은 요인들을 고려하여 마스크를 형성하여야하므로 더욱 공정마진이 감소되어 소자의 고집적화를 방해한다.
종래 기술에 따른 종횡비가 크고, CD가 작은 금속배선 콘택의 형성 공정은, 하부 구조물들이 형성된 반도체기판 상에 층간절연막을 형성하고, 콘택 마스크를 사용하여 상기 층간절연막에 고종횡비, 저 CD의 콘택홀을 형성하고, 상기 콘택홀(12)을 메우는 Ti/TiN 적층 구조의 확산방지막과 W층으로된 금속배선이 형성되어있다.
상기와 같은 종래 기술에 따른 반도체소자의 미세 금속배선 콘택 형성방법은 2.5㎛ 이상의 깊은 콘택을 형성하기 위하여 두꺼운 감광막패턴을 형성하여야하므로 노광 공정 여유도가 더욱 감소되어 공정 안정성이 떨어지는 문제점이 있다.
본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은 고종횡비와 저 CD를 갖는 미세 금속배선 콘택 형성시 절연막상에 금속 하드마스크층을 형성하고 콘택홀 식각 공정을 진행하여 콘택마스크의 두께를 감소시켜 노광 공정의 안정성을 향상시키며, 콘택홀을 메우는 W 플러그 형성을 위한 W의 전면 식각 공정에서도 하드마스크층이 에치 스톱으로서 작용하여 Al 배선의 전자축퇴 특성을 향상시켜 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 금속배선 콘택 형성방법에 관한 것이다.
도 1a 내지 도 1d는 본 발명에 따른 반도체소자의 금속배선 콘택 제조공정도.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : 반도체기판 12 : 층간절연막
14 : 하드마스크층 16 : 감광막패턴
18 : 콘택홀 20 : 확산방지막
22 : W 플러그 24 : Al층
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자 제조방법의 특징은,
소정의 하부구조물이 형성되어있는 반도체기판상에 층간절연막을 형성하는 공정과,
상기 층간절연막상에 하드마스크층을 형성하는 공정과,
상기 하드마스크층상에 상기 하드마스크층을 패턴닝할 수 있는 콘택 마스크용 감광막패턴을 형성하는 공정과,
상기 감광막패턴을 마스크로 노출되어있는 하드마스크층을 제거하여 콘택홀로 예정된 층간절연막의 상부를 노출시키는 공정과,
상기 하드마스크층 패턴에 의해 노출되어있는 층간절연막을 제거하여 콘택홀을 형성하는 공정과,
상기 구조의 전표면에 확산방지막을 형성하는 공정과,
상기 구조의 전표면에 W층을 형성하는 공정과,
상기 W층을 전면 식각하여 상기 콘택홀의 내부에 W플러그를 형성하는 공정과,
상기 구조의 전표면에 Al층을 형성하고, 상기 Al층과 확산방지막 및 하드마스크층을 순차적으로 패턴닝하는 공정을 구비함에 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체소자의 제조방법에 대하여 상세히 설명을 하기로 한다.
도 1a 내지 도 1d는 본 발명에 따른 반도체소자의 금속배선 콘택 제조공정도이다.
먼저, 모스 팻(MOSFET)이나 캐패시터등과 같은 소정의 하부 구조물(도시되지 않음)들이 형성되어 있는 반도체기판(10)상에 테오스(Tetra Ortho Silicate; 이하 TEOS라 칭함) 산화막이나 비.피.에스.지(Boro Phosphor Silicate Glass; 이하 BPSG라 칭함)등과 같은 층간절연막(12)을 형성하고, 상기 층간절연막(12)상에 Ti/TiN 적층 구조로된 하드마스크층(14)을 형성한 후, 상기 하드마스크층(14)상에 콘택 마스크인 감광막패턴(16)을 형성한다. 이때 상기 감광막패턴(16)은 상기 하드마스크층(14)을 식각하는데 필요한 정도의 두께만 형성하면 되므로 종래의 콘택 마스크에 비해 얇은 두께로 형성할 수 있다. 또한 상기 산화막 재질의 층간절연막(12) 식각 공정시 CF4, CHF3또는 C5F8등의 플루오린계열 가스를 상기 하드마스크층(14)과 층간절연막(12)간의 식각 선택비를 1:10∼100 정도까지도 유지할 수 있어 더욱 공정여유도가 증가된다. (도 1a 참조).
그다음 상기 감광막패턴(16)에 노출되어있는 하드마스크층(14)을 제거하고, 다시 노출된 층간절연막(12)을 제거하여 반도체기판(10)을 노출시키는 콘택홀(18)을 형성한다. 이때 상기 감광막패턴(16)은 모두 식각 공정에서 제거된다. (도 1b 참조).
그후, 상기 구조의 전표면에 Ti/TiN 이나 Ti/TiN/Ti등의 적층 구조로된 확산방지막(20)을 형성하고, 상기 구조의 전표면에 CVD등의 방법으로 W층을 형성하고, 이를 전면 식각하여 상기 콘택홀(18)의 내부에 W플러그(22)를 형성한다. 이때 상기 전면 식각 공정에서도 하드마스크층(14)이 확산방지막(20)과 함께 에치 스톱의 역할을 수행할 수 있어 콘택 이외 부분에 W 막을 남지않도록 오버에치를 여유있게 실시할 수 있다. 또한 하드마스크층(14)이 존재하므로, W층의 전면 식각 공정시 확산방지막(20)과 W층의 식각 선택비를 1:1 로하면 플러그의 손실을 방지하는 최상의 조건을 얻을 수 있다. 이는 하드마스크 없이 확산방지막만으로 플러그를 형성하려면 텅스텐 식각에 쓰이는 SF6가스로 확산방지막과 식각선택비가 있어야 텅스텐 레시듀 없이 플러그를 형성할 수 있으며, 이러한 식각선택비를 확보하고자하면 플러그 손실이 발생된다. 따라서 하드마스크가 베리어메탈과 같은 물질을 사용하므로 플러그의 손상을 줄일 수 있어 공정여유도가 높아진다.
이때의 공정조건은 디커플드 플라스마 소스 식각장비에서 5∼15mTorr의 압력, 800∼1000Watt의 소오스 파워, 30∼200의 바이어스 파워, SF6가스와 희석가스인 Ar 가스를 각각 40∼200 및 30∼200sccm의 조건에서 실시한다. (도 1c 참조).
그다음 상기 구조의 전표면에 Al층(24)을 형성하고, 배선용 마스크(도시되지 않음)를 사용하여 콘택홀(18) 부분을 제외한 노출되어있는 Al층(24)과 확산방지막(20) 및 하드마스크층(14)을 순차적으로 제거하여 Al층(24), 확산방지막(20) 및 하드마스크층(14) 패턴으로된 금속배선을 형성하다. 이때 상기 확산방지막(20)이 W막의 전면 에치백 공정에서 모두 제거되어도 접착성이 우수한 하드마스크층(14)이 남아 있게되어 Al층(24)의 전자 축퇴 특성이 향상된다. (도 1d 참조).
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 금속배선 콘택 제조방법은, 층간절연막상에 금속 하드마스크층을 형성하고, 얇은 콘택 마스크를 사용하여 콘택 식각 공정을 진행하여 콘택홀을 형성하고, 상기의 콘택홀을 W 플러그로 메운 후, Al 패턴을 형성하였으므로, 콘택 마스크로 사용되는 감광막패턴의 두께를 감소시킬 수 있어 노광 공정의 안정성을 향상시킬 수 있고, W 플러그 형성을 위한 W 전면 식각공정시 하드마스크층이 에치 스톱으로 작용하여 W 전면식각의 오버에치 여유도가 증가되며, 접착성이 우수한 하드마스크층이 Al과 접촉되게 되어 Al 패턴의 전자 축퇴 특성을 향상시킬 수 있는 이점이 있다.

Claims (6)

  1. 소정의 하부구조물이 형성되어있는 반도체기판상에 층간절연막을 형성하는 공정과,
    상기 층간절연막상에 하드마스크층을 형성하는 공정과,
    상기 하드마스크층상에 상기 하드마스크층을 패턴닝할 수 있는 콘택 마스크용 감광막패턴을 형성하는 공정과,
    상기 감광막패턴을 마스크로 노출되어있는 하드마스크층을 제거하여 콘택홀로 예정된 층간절연막의 상부를 노출시키는 공정과,
    상기 하드마스크층 패턴에 의해 노출되어있는 층간절연막을 제거하여 콘택홀을 형성하는 공정과,
    상기 구조의 전표면에 확산방지막을 형성하는 공정과,
    상기 구조의 전표면에 W층을 형성하는 공정과,
    상기 W층을 전면 식각하여 상기 콘택홀의 내부에 W플러그를 형성하는 공정과,
    상기 구조의 전표면에 Al층을 형성하고, 상기 Al층과 확산방지막 및 하드마스크층을 순차적으로 패턴닝하는 공정을 구비하는 반도체소자의 금속배선 콘택 제조방법.
  2. 제 1 항에 있어서,
    상기 하드마스크층을 Ti/TiN 적층 구조로 형성하는 것을 특징으로하는 반도체소자의 금속배선 콘택 제조방법.
  3. 제 1 항에 있어서,
    상기 층간절연막 식각 공정시 플루오린계열 가스를 사용하여 하드마스크층과 층간절연막간의 식각 선택비가 1:10∼100가 되도록하는 것을 특징으로하는 반도체소자의 금속배선 콘택 제조방법.
  4. 제 1 항에 있어서,
    상기 확산방지막은 Ti/TiN 또는 Ti/TiN/Ti 적층 구조로된 것을 특징으로하는 반도체소자의 금속배선 콘택 제조방법.
  5. 제 1 항에 있어서,
    상기 W 전면식각공정은 상기 확산방지막과 W층의 식각 선택비를 1:2∼5 정도로 하는 것을 특징으로하는 반도체소자의 금속배선 콘택 제조방법.
  6. 제 5 항에 있어서,
    상기 W 전면식각 공정은 디커플드 플라스마 소스 식각장비에서 5∼15mTorr의 압력, 800∼1000Watt의 소오스 파워, 30∼200의 바이어스 파워, SF6가스와 희석가스인 Ar 가스를 각각 40∼200 및 30∼200sccm의 조건에서 실시하는 것을 특징으로하는 반도체소자의 금속배선 콘택 제조방법.
KR1019990020536A 1999-06-03 1999-06-03 반도체소자의 금속배선 콘택 제조방법 KR20010001378A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990020536A KR20010001378A (ko) 1999-06-03 1999-06-03 반도체소자의 금속배선 콘택 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990020536A KR20010001378A (ko) 1999-06-03 1999-06-03 반도체소자의 금속배선 콘택 제조방법

Publications (1)

Publication Number Publication Date
KR20010001378A true KR20010001378A (ko) 2001-01-05

Family

ID=19589907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990020536A KR20010001378A (ko) 1999-06-03 1999-06-03 반도체소자의 금속배선 콘택 제조방법

Country Status (1)

Country Link
KR (1) KR20010001378A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100665405B1 (ko) * 2002-07-09 2007-01-04 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100665405B1 (ko) * 2002-07-09 2007-01-04 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법

Similar Documents

Publication Publication Date Title
KR100350764B1 (ko) 반도체소자의 제조방법
KR20020058288A (ko) 반도체소자의 제조방법
KR100694422B1 (ko) 반도체소자의 제조방법
KR100324023B1 (ko) 반도체소자의제조방법
US7087533B2 (en) Method for fabricating semiconductor device
KR20010063763A (ko) 반도체 소자의 제조 방법
KR20010001378A (ko) 반도체소자의 금속배선 콘택 제조방법
KR20060113282A (ko) 반도체소자의 제조방법
KR20060114446A (ko) 반도체소자의 제조방법
KR100307560B1 (ko) 반도체소자의 제조방법
KR20020058289A (ko) 반도체소자의 제조방법
KR100333548B1 (ko) 반도체소자의 제조방법
KR100482997B1 (ko) 반도체소자의 제조방법
KR100861188B1 (ko) 반도체소자의 제조방법
KR100546142B1 (ko) 반도체소자의 콘택홀 제조방법_
KR100535083B1 (ko) 반도체소자의 제조방법
KR20000045358A (ko) 반도체소자의 제조방법
KR20040089305A (ko) 반도체소자의 제조방법
KR20020002009A (ko) 반도체소자의 제조방법
KR20010063856A (ko) 반도체소자의 제조방법
KR20040061857A (ko) 반도체소자의 제조방법
KR20000043205A (ko) 반도체소자의 콘택홀 형성방법
KR20050041551A (ko) 반도체소자의 제조방법
KR20040080574A (ko) 반도체소자의 제조방법
KR20050041553A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination