KR20010000908U - 칩 사이즈 패키지 - Google Patents

칩 사이즈 패키지 Download PDF

Info

Publication number
KR20010000908U
KR20010000908U KR2019990011099U KR19990011099U KR20010000908U KR 20010000908 U KR20010000908 U KR 20010000908U KR 2019990011099 U KR2019990011099 U KR 2019990011099U KR 19990011099 U KR19990011099 U KR 19990011099U KR 20010000908 U KR20010000908 U KR 20010000908U
Authority
KR
South Korea
Prior art keywords
lead frame
lead
protrusion
ball land
ball
Prior art date
Application number
KR2019990011099U
Other languages
English (en)
Inventor
김재면
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR2019990011099U priority Critical patent/KR20010000908U/ko
Publication of KR20010000908U publication Critical patent/KR20010000908U/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 칩 사이즈 패키지를 개시한다. 개시된 본 고안은, 반도체 칩의 밑면에 리드 프레임이 접착된다. 리드 프레임의 밑면에는 볼 랜드 영역 주위만 식각되어, 볼 랜드가 되는 돌출부가 형성된다. 또한, 반도체 칩의 본딩 패드측에 배치된 리드 프레임의 접지 또는 파워용 리드는 하부면이 짧은 사다리꼴 형상으로 이루어진다. 식각되지 않은 리드 프레임의 인너 리드가 금속 와이어에 의해 본딩 패드에 전기적으로 연결된다. 볼 랜드용 돌출부만이 노출되도록 전체 결과물이 봉지제로 몰딩되고, 솔더 볼이 돌출부 밑면에 마운트된다.

Description

칩 사이즈 패키지{chip size package}
본 고안은 칩 사이즈 패키지에 관한 것으로서, 보다 구체적으로는 패키지의 크기가 반도체 칩의 크기 정도로 구현되는 칩 사이즈 패키지에 관한 것이다.
반도체 패키지는 소형화, 고속화, 고기능화라는 전자 기기의 요구에 대응하기 위해, 새로운 형태가 계속해서 개발되어 종류가 다양해 지고 있다. 거기에 전자 기기의 용도에 대응하여 반도체 패키지의 적절한 사용이 중요하게 되었다. 메모리 반도체 제품에 있어서는 패키지의 소형, 박형화가 중요한 과제이며, 메모리로서는 대용량의 반도체 칩을 고밀도로 패키징하고 싶다는 요구가 강하다. 이러한 관점에서 1.0 mm 두께를 갖는 TSOP(thin small outlead package)와 같은 패키지가 개발되었다.
그러나, 기존의 패키지는 그 크기가 너무 크기 때문에, 최근에는 경박단소의 추세에 따라 반도체 칩 정도의 크기를 갖는 칩 스캐일 패키지가 개발되었다.
칩 스캐일 패키지는 패키지의 크기를 칩의 크기로 설정할 수 있다는 장점이 있기 때문에, 경박단소화되는 패키지 경향에 따라 연구가 계속되고 있는 추세이다. 이러한 칩 스캐일 패키지중 종래의 한 유형이 도 1에 도시되어 있다.
도시된 바와 같이, 리드 프레임(3)이 접착제(2)를 매개로 반도체 칩(1)의 밑면에 부착되어 있다. 리드 프레임(3)의 인너 리드가 금속 와이어(4)에 의해 반도체 칩(1)의 본딩 패드(1a)에 전기적으로 연결되어 있다. 리드 프레임(3)의 밑면은 절반 정도의 두께가 부분 식각되어, 하나의 리드당 총 3개의 돌출부(3a,3b,3c)가 형성되어 있다. 이 중, 외곽에 배치된 돌출부(3c)만이 노출되도록 전체 결과물이 봉지제(5)로 몰딩되어 있고, 돌출부(3c) 밑면에 솔더 볼(6)이 마운트되어 있다. 특히, 리드 프레임(3)의 밑면보다 아래로 처지는 금속 와이어(4)가 노출되지 않도록, 봉지제(5)의 이 부분에는 돌출부(5a)가 형성되어 있다.
도 2는 상기된 리드 프레임(3) 전체를 나타낸 평면도로서, 도시된 바와 같이, 복수개의 리드들이 일정 간격으로 배열되어 있다. 각 리드에는 전술된 바와 같이, 3개의 돌출부(3a,3b,3c)가 형성되는데, 각 돌출부(3a,3b,3c)는 부분 식각에 의해 형성된다. 즉, 원형의 돌출부(3c)인 볼 랜드와 도 2에서 빗금친 영역을 제외한 나머지 부분 전체가 부분 식각되어 절반 정도의 두께가 제거되므로써, 각 돌출부(3a,3b,3c)가 형성되는 것이다.
도 3은 도 2의 Ⅲ-Ⅲ 선을 따라 취한 어느 한 리드의 단면도이다. 도시된 바와 같이, 볼 랜드용 돌출부(3c)와 와이어 본딩용 돌출부(3b) 및 접지 또는 파워용 돌출부(3a)가 외측으로 내측을 향해 배치되어 있다. 특히, 볼 랜드용 돌출부(3c)와 와이어 본딩용 돌출부(3b)간의 간격 W1이 상당히 넓다.
주지된 사실대로, 리드 프레임을 통해 흐르는 전기 신호가 받는 저항 및 인덕턴스는 리드 프레임의 길이에 비례하고 두께에는 반비례한다. 그런데, 종래의 리드 프레임은 볼 랜드 부분과 와이어 본딩 및 접지 또는 파워 부분을 제외한 나머지 전체 부분이 식각되기 때문에, 돌출부를 제외한 나머지 부분의 두께가 원래 두께의 절반 정도가 된다. 이로 인하여, 저항 및 인덕턴스가 증가되어, 전기 신호에서 심한 노이즈가 발생되는 문제점이 있었다.
또한, 종래의 접지 또는 파워용 돌출부는 직사각형 단면 구조를 갖는다. 이로 인하여, 이 돌출부 하부를 지나가는 금속 와이어가 돌출부의 모서리에 접촉되어 쇼트되는 경우가 많았다. 쇼트 방지를 위해 금속 와이어를 밑으로 더 처지게 하면, 봉지제의 돌출부도 더 두껍게 형성해야만 하는 새로운 문제점이 유발된다.
본 고안은 상기된 문제점을 해소하기 위해 안출된 것으로서, 볼 랜드 영역을 제외한 리드 프레임의 대부분이 원래 두께로 유지되도록 하여, 전기 신호가 받는 저항 및 인덕턴스를 저감시킬 수 있는 칩 사이즈 패키지를 제공하는데 목적이 있다.
본 고안의 다른 목적은, 접지 또는 파워용 돌출부가 금속 와이어에 접촉되는 것을 방지하는데 있다.
도 1은 종래의 칩 사이즈 패키지를 나타낸 단면도.
도 2는 종래의 칩 사이즈 패키지에 사용되는 리드 프레임을 나타낸 평면도.
도 3은 도 2의 Ⅲ-Ⅲ 선을 따라 취한 단면도.
도 4는 본 고안에 따른 칩 사이즈 패키지에 사용되는 리드 프레임을 나타낸 단면도.
도 5는 본 고안에 따른 칩 사이즈 패키지를 나타낸 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 반도체 칩 11 ; 본딩 패드
20 ; 접착제 30 ; 리드 프레임
31 ; 파워 또는 접지용 리드 32 ; 인너 리드
33 ; 볼 랜드용 돌출부 40 ; 금속 와이어
50 ; 봉지제 60 ; 솔더 볼
상기와 같은 목적을 달성하기 위하여, 본 고안에 따른 칩 사이즈 패키지는 다음과 같은 구성으로 이루어진다.
반도체 칩의 밑면에 리드 프레임이 접착된다. 리드 프레임의 밑면에는 볼 랜드 영역 주위만 식각되어, 볼 랜드가 되는 돌출부가 형성된다. 또한, 반도체 칩의 본딩 패드측에 배치된 리드 프레임의 접지 또는 파워용 리드는 하부면이 짧은 사다리꼴 형상으로 이루어진다. 식각되지 않은 리드 프레임의 인너 리드가 금속 와이어에 의해 본딩 패드에 전기적으로 연결된다. 볼 랜드용 돌출부만이 노출되도록 전체 결과물이 봉지제로 몰딩되고, 솔더 볼이 돌출부 밑면에 마운트된다.
상기된 본 고안의 구성에 의하면, 리드 프레임의 오직 볼 랜드 주위만 식각되어 돌출부가 형성되고 나머지 부분은 식각되지 않고 원래 두께를 가지게 되므로써, 저항 및 인덕턴스가 감소된다. 또한, 접지 또는 파워용 리드는 하부면 길이가 짧은 사다리꼴 형상을 이루게 되므로써, 금속 와이어에 리드가 접촉되어 쇼트되는 현상이 방지된다.
이하, 본 고안의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
도 4는 본 고안에 따른 칩 사이즈 패키지에 사용되는 리드 프레임을 나타낸 단면도이고, 도 5는 본 고안에 따른 칩 사이즈 패키지를 나타낸 단면도이다.
도 4에 리드 프레임(30)이 단면도로 도시되어 있다. 도시된 바와 같이, 볼 랜드 영역이 되는 리드 프레임(30)의 밑면 부분 주위만이 식각되어, 이 식각된 부분내에 볼 랜드용 돌출부(33)가 형성된다. 즉, 도 3과 도 4를 비교해보면, 본 고안에 따라 볼 랜드용 돌출부(33) 주위에 형성된 식각홈의 폭 W2가 종래 폭인 W2보다 상당히 짧다는 것을 명백히 알 수 있다. 따라서, 리드 프레임(30) 대부분은 원래 두께를 갖게 된다.
한편, 리드 프레임(30)의 내측 부분이 파워 또는 접지용 리드(31)가 되고, 볼 랜드용 돌출부(33)와 파워 또는 접지용 리드(31) 사이 부분이 와이어 본딩이 실시되는 인너 리드(32)가 된다. 그런데, 파워 또는 접지용 리드(31)는 종래와는 달리 직사각형이 아니라 사다리꼴이다. 즉, 하부면이 상부면보다 짧은 사다리꼴 형상으로 파워 또는 접지용 리드(31)가 형성된다. 파워 또는 접지용 리드(31)가 사다리꼴 형상으로 형성된 이유는 후술한다.
상기된 구조로 이루어진 리드 프레임(30)을 이용해서 칩 사이즈 패키지가 구현된 상태가 도 5에 도시되어 있다. 도시된 바와 같이, 본딩 패드(11)가 하부를 향하게 반도체 칩(10)이 배치된다. 리드 프레임(30)이 접착제(20)에 의해 반도체 칩(10)의 밑면에 접착된다.
금속 와이어(40)에 의해 인너 리드(32)와 본딩 패드(11)가 전기적으로 연결되는데, 금속 와이어(40)는 파워 또는 접지용 리드(31) 하부를 지나가게 된다. 금속 와이어(40)를 파워 또는 접지용 리드(31)의 하부로 더 많이 처지게 하면 패키지의 두께가 두꺼워지므로, 금속 와이어(40)의 처짐 정도는 제한된다. 그러므로, 금속 와이어(40)가 파워 또는 접지용 리드(31)의 하부를 근접하게 배치되는데, 본 고안에서는 파워 또는 접지용 리드(31)가 하부가 짧은 사다리꼴 형상이므로, 상부보다 하부 길이가 짧아서 금속 와이어(40)로부터 그만큼 멀리 떨어지게 된다.
볼 랜드용 돌출부(33)만이 노출되도록 전체 결과물이 봉지제(50)로 몰딩된다. 파워 또는 접지용 리드(31)의 하부에 위치한 금속 와이어(40) 부분은 리드 프레임(30)의 밑면보다 더 아래로 처지므로, 이 금속 와이어(40) 부분이 봉지제(50)에서 노출되지 않도록 하기 위해서, 이 부분의 봉지제(50)에는 돌출부(51)가 형성된다. 노출된 볼 랜드용 돌출부(33)에 솔더 볼(60)이 마운트된다.
한편, 도 5에서, 솔더 볼(60)의 내외측에 있는 리드 프레임(30) 부분의 밑면도 봉지제(50)로부터 노출되는데, 이 부분들을 노출시키는 이유는 열발산 효율이 향상되도록 하기 위함이다.
그리고, 인너 리드(32)에는 금속 와이어(40)와의 접착력 향상을 위해, 금, 은, 니켈, 인듐 및 주석 등으로 구성된 그룹으로부터 선택된 금속층이 도금되는 것이 바람직하다. 또한, 볼 랜드용 돌출부(33)에 주석/납, 팔라듐/니켈/금, 구리/니켈/크롬/금, 구리/니켈/코발트/금, 구리/니켈/금/주석, 구리/니켈/크롬/금/주석 및 구리/니켈/코발트/금/주석으로 구성된 그룹으로부터 선택된 합금층이 도금되는 것이 바람직하다.
이상에서 설명한 바와 같이 본 고안에 의하면, 리드 프레임에서 볼 랜드 영역이 되는 부분 주위만 식각되므로, 리드 프레임 대부분이 원래 두께를 갖게 된다. 따라서, 저항 및 인덕턴스가 감소된다.
또한, 파워 또는 접지용 리드가 하부가 짧은 사다리꼴 형상으로 형성되므로써, 이러한 형상의 리드와 금속 와이어간의 거리가 더욱 벌어지게 된다. 따라서, 리드와 금속 와이어가 접촉되어 쇼트되는 현상이 방지된다.
이상에서는 본 고안의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 고안은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 고안의 요지를 벗어남이 없이 당해 고안이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (1)

  1. 본딩 패드가 하부를 향하게 배치된 반도체 칩;
    밑면이 부분 식각되어 형성된 볼 랜드용 돌출부와, 상기 본딩 패드측에 배치되고 하부가 상부보다 짧은 사다리꼴 단면 형상으로 이루어진 접지 또는 파워용 리드 및 상기 리드와 볼 랜드용 돌출부 사이에 위치하는 인너 리드로 구성되어, 상기 반도체 칩의 밑면에 접착된 리드 프레임;
    상기 리드 프레임의 인너 리드에서 접지 또는 파워용 리드 하부를 지나 상기 본딩 패드에 연결된 금속 와이어;
    상기 리드 프레임의 볼 랜드용 돌출부가 노출되도록 전체 결과물을 몰딩하는 봉지제; 및
    상기 볼 랜드용 돌출부에 마운트된 솔더 볼을 포함하는 것을 특징으로 하는 칩 사이즈 패키지.
KR2019990011099U 1999-06-22 1999-06-22 칩 사이즈 패키지 KR20010000908U (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019990011099U KR20010000908U (ko) 1999-06-22 1999-06-22 칩 사이즈 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019990011099U KR20010000908U (ko) 1999-06-22 1999-06-22 칩 사이즈 패키지

Publications (1)

Publication Number Publication Date
KR20010000908U true KR20010000908U (ko) 2001-01-15

Family

ID=54764405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019990011099U KR20010000908U (ko) 1999-06-22 1999-06-22 칩 사이즈 패키지

Country Status (1)

Country Link
KR (1) KR20010000908U (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010058583A (ko) * 1999-12-30 2001-07-06 마이클 디. 오브라이언 리드 엔드 그리드 어레이 반도체패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010058583A (ko) * 1999-12-30 2001-07-06 마이클 디. 오브라이언 리드 엔드 그리드 어레이 반도체패키지

Similar Documents

Publication Publication Date Title
US5953589A (en) Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same
KR100265563B1 (ko) 볼 그리드 어레이 패키지 및 그의 제조 방법
US5646831A (en) Electrically enhanced power quad flat pack arrangement
US8278150B2 (en) Stackable packages for three-dimensional packaging of semiconductor dice
US6472749B1 (en) Semiconductor device having a shortened wiring length to reduce the size of a chip
US5708304A (en) Semiconductor device
US6864588B2 (en) MCM package with bridge connection
KR0179802B1 (ko) 반도체 패키지
KR19990085107A (ko) 반도체칩 패키지 및 그 제조방법
KR100649878B1 (ko) 반도체 패키지
KR100390466B1 (ko) 멀티칩 모듈 반도체패키지
KR20010000908U (ko) 칩 사이즈 패키지
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
KR100473336B1 (ko) 반도체패키지
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
JP2993480B2 (ja) 半導体装置
KR100369501B1 (ko) 반도체패키지
KR100548592B1 (ko) 적층형 마이크로 비 지 에이 패키지
KR20060074143A (ko) Ｆｂｇａ 패키지
KR100324932B1 (ko) 칩 사이즈 패키지
KR200313831Y1 (ko) 바텀리드패키지
KR100525091B1 (ko) 반도체 패키지
KR100337461B1 (ko) 반도체패키지 및 그 제조 방법
KR100381844B1 (ko) 반도체패키지용써킷테이프

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid