KR20000074090A - 테스트시 드라우지 모드로의 진입 시간을 줄이고 다 항목 테스트를 할 수 있는 램버스 디램 - Google Patents

테스트시 드라우지 모드로의 진입 시간을 줄이고 다 항목 테스트를 할 수 있는 램버스 디램 Download PDF

Info

Publication number
KR20000074090A
KR20000074090A KR1019990017794A KR19990017794A KR20000074090A KR 20000074090 A KR20000074090 A KR 20000074090A KR 1019990017794 A KR1019990017794 A KR 1019990017794A KR 19990017794 A KR19990017794 A KR 19990017794A KR 20000074090 A KR20000074090 A KR 20000074090A
Authority
KR
South Korea
Prior art keywords
rambus dram
drowsy
clock signal
mode
dram
Prior art date
Application number
KR1019990017794A
Other languages
English (en)
Inventor
김경기
최창주
김태석
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990017794A priority Critical patent/KR20000074090A/ko
Publication of KR20000074090A publication Critical patent/KR20000074090A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

테스트시 드라우지 모드로의 진입 시간을 줄일 수 있는 램버스 디램이 개시된다. 본 발명은 디램 코아(core)로 구성되는 메모리 블락 및 외부 채널과의 프로토콜(protocol)을 제공하는 인터페이스 로직 부분을 가지는 램버스 디램에 있어서, 외부에서 제공되는 소정의 드라우지 패드에 의하여 인터페이스 로직 부분을 테스트할 때에 저속(low speed)으로 테스트하도록 지시하는 드라우지 모드(drowsy mode)로 동작된다. 바람직하게, 드라우지 패드는 램버스 디램의 동작 상태를 나타내는 레지스터들의 소정의 비트를 셋팅시키고, 램버스 디램의 기준 클럭 신호에 대하여 램버스 디램 내의 먼곳으로 전송되는 내부 클럭 신호의 위상을 동기시키는 지연동기루프의 동작을 차단시킨다.

Description

테스트시 드라우지 모드로의 진입 시간을 줄이고 다 항목 테스트를 할 수 있는 램버스 디램{Rambus DRAM capable of reducing test time to enter drowsy mode and multi parameter testing}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 테스트시 드라우지 모드로의 진입 시간을 줄일 수 있는 램버스 디램에 관한 것이다.
최근에 일반적으로 컴퓨터 시스템의 성능 향상을 위해서는 CPU의 동작 속도 향상과 더불어, CPU가 요구하는 데이터, 프로그램 등을 저장하기 위한 메모리 장치의 성능 향상이 요구된다. 메모리 장치의 성능을 향상시키기 위해서는 단위 시간당 전송되는 입출력 데이터량(bandwidth)을 증가시켜야 하는 데, 입출력 데이터량을 증가시키는 방법으로는 입출력 데이터 비트수의 증가 또는 억세스 속도를 증가시키는 방법이 있다. 그 대표적인 예로 램버스 디램(Rambus DRAM: 이하 "RDRAM"이라 칭함)을 들 수 있다. 램버스 디램에서 한번에 읽거나 쓰는 데이터량은 입출력 라인의 개수에 직접적으로 영향을 받으며 ×16 데이터 패킷(data packet) 또는 ×18 데이터 패킷 등의 데이터 입출력 규정으로 정의된다.
램버스 디램은 사실상, 디램 메모리 셀 블락으로 구성되어 ×128 디램 또는 ×144 디램 구조의 메모리부분 및 메모리부분과 외부 채널과의 통신 프로토콜을 제공하는 인터페이스 로직부분을 구비한다. 이러한 램버스 디램은 메모리부분과 인터페이스 로직 부분을 따로 테스트하도록 설계된다. 메모리부분을 테스트할 때에는 메모리 용량에 비례하여 증가되는 테스트 시간을 줄이기 위하여 고속으로 메모리 데이터에 직접 억세스(direct access)하여 테스트를 진행한다. 반면에, 인터페이스 로직부분은 메모리부분 및 외부 채널과의 통신 프로토콜을 검증하기 위하여 고속(high speed)으로 테스트되거나 로직상태를 검증하기 위하여 저속(low speed)으로 테스트되는 데, 이 저속 테스트 모드는 드라우지 모드(drowsy mode)라고 불리운다.
그런데, 종래의 드라우지 모드로의 진입은 연속되는 클럭 신호(serial clock), 드라우지 모드로의 진입을 지시하는 명령(command) 및 직렬 연결된 입출력 데이터(serial input output:SIO) 등의 타이밍 조합과 램버스 디램의 파워다운 모드의 동작되지 않는 상태인 냅(nap) 상태를 탈출한 후에 비로소 개시된다. 또한, 드라우지 모드의 정상동작을 위해서는 필요한 레지스터를 셋팅(setting)해 주어야 한다. 그러므로, 이러한 드라우지 모드로의 진입을 위해 소요되는 시간은 램버스 디램의 전체 테스트 시간에 상당한 부분을 차지한다. 게다가 램버스 디램이 한달에 수만개씩 대량 생산됨에 따라 램버스 디램 테스트에 소요되는 시간이 엄청나게 된다. 이러한 테스트 시간은 테스트 단가를 올리게 되고 결국에는 생산성을 떨어뜨리게 되는 문제점을 지닌다. 따라서, 램버스 테스트시 드라우지 모드로의 진입에 소요되는 시간을 줄일 수 있는 방법이 요구된다. 그리고 생산성 향상을 위해서는 한번에 테스트하는 항목 수를 늘리는 것이 중요하며, 항목 수를 늘리기 위해서는 디바이스에 필요한 채널 수를 줄여야 한다. 따라서, 테스트 시간과 테스트 채널 수를 줄이는 것이 절실히 요구된다.
본 발명의 목적은 드라우지 모드로의 진입 시간을 줄이고 다 항목 테스트를 할 수 있는 램버스 디램을 제공하는 것이다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 드라우지 패드(DrowsyPad)와 연결되는 램버스 디램의 레지스터들을 포함하는 램버스 디램을 나타내는 도면이다.
도 2는 도 1의 초기화 레지스트(INIT register)의 구조를 나타내는 도면이다.
도 3은 도 1의 드라우지 패드(DrowsyPad)와 연결되는 지연동기루프회로 및 드라우지 앰프를 구비하여 독출 패스(transfer)에 관련되는 드라우지 클럭을 발생시키는 블락도를 나타내는 도면이다.
도 4는 도 1의 드라우지 패드(DrowsyPad)와 연결되는 지연동기루프회로 및 드라우지 앰프를 구비하여 기입 패스(receive)에 관련되는 드라우지 클럭을 발생시키는 블락도를 나타내는 도면이다.
상기 목적을 달성하기 위하여 본 발명은 디램 코아(core)로 구성되는 메모리 블락 및 외부 채널과의 프로토콜(protocol)을 제공하는 인터페이스 로직 부분을 가지는 램버스 디램에 있어서, 외부에서 제공되는 소정의 드라우지 패드에 의하여 인터페이스 로직 부분을 테스트할 때 저속(low speed)으로 테스트하도록 지시하는 드라우지 모드(drowsy mode)로 기동된다. 바람직하게, 드라우지 패드는 램버스 디램의 동작 상태를 나타내는 레지스터들의 소정의 비트를 셋팅시키고, 램버스 디램의 기준 클럭 신호에 대하여 램버스 디램 내의 먼곳으로 전송되는 내부 클럭 신호의 위상을 동기시키는 지연동기루프의 동작을 리셋시킨다. 그리고, 램버스 디램은 드라우지 모드시 램버스 디램의 독출동작 및 기입동작에 연관되는 인터페이스 로직 부분을 각각 테스트하는 내부 클럭 신호들을 발생하는 드라우지 앰프를 더 구비하는 것이 적합하다.
이와 같은 본 발명에 의하면, 드라우지 패드에 의하여 드라우지 모드로 바로 진입하기 때문에 종래의 드라우지 모드로의 진입을 위하여 소요되던 시간이 더 이상 필요치 않게 되고, 드라우지 모드 진입 및 레지스터 셋팅에 필요한 핀들이 더 이상 필요 없게 된다. 또한, 드라우지 모드로의 진입시 램버스 디램 내 클럭 신호들의 위상 동기를 맞추기 위하여 동작되는 지연동기루프회로의 동작이 차단되기 때문에 소비전력이 줄어든다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다. 본 명세서에서는 디램 코아(core)로 구성되는 2개의 메모리 블락 즉, DQA 블락 및 DQB 블락과 외부와의 채널 프로토콜(protocol)을 제공하는 인터페이스 로직을 구비하는 램버스 디램에 대하여 기술된다. 램버스 디램은 메모리 블락인 DQA 블락 및 DQB 블락을 테스트하기 위하여 직접 억세스 모드(direct access mode: 이하 "DA 모드"라 칭함) 및 인터페이스 로직을 테스트하는 드라우지 모드(drowsy mode)를 포함한다. DA 모드는 고속(high speed)으로 테스트하는 방법인 반면, 드라우지 모드는 저속(low speed)으로 테스트하는 방법이다.
도 1은 본 발명의 일실시예에 따른 드라우지 패드(DrowsyPad)와 연결되는 램버스 디램의 레지스터들을 나타내는 도면이다. 이를 참조하면, 드라우지 패드(DrowsyPad)는 램버스 디램의 동작 모드들을 초기화시키는 초기화 레지스트(INIT register), DQA 블락의 데이터 스윙폭을 조절하는 제1 전류 제어 레지스터(CCA register), DQB 블락의 데이터 스윙폭을 조절하는 제2 전류 제어 레지스터(CCB register), 파워 다운 모드(power down mode)임을 나타내는 네프 레지스터(NAPX register) 및 램버스 디램의 로우방향의 동작을 지시하는 로우 패킷(row packet) 후 칼럼 방향의 동작을 지시하는 칼럼 패킷(column packet) 사이의 시간 간격을 나타내는 시간 프레임 레지스터(TFRM register)에 제공된다. 드라우지 패드(Drowsy Pad)가 셋팅되면 초기화 레지스트(INIT register), 제1 전류 제어 레지스터(CCA register), 제2 전류 제어 레지스터(CCB register), 네프 레지스터(NAPX register) 및 시간 프레임 레지스터(TFRM register)의 값들도 셋팅된다. 따라서, 드라우지 패드(DrowsyPad)에 의하여 램버스 디램의 동작 상태와 관련되는 레지스터들에는 드라우지 모드임을 나타내고 드라우지 모드로 동작시 필요한 디바이스의 AC 항목 또는 DC 항목 등의 필요값들이 저장된다.
도 2은 도 1의 초기화 레지스트(INIT register)의 구조를 나타내는 도면이다. 이를 참조하면, 초기화 레지스터(INIT register)는 램버스 디램의 동작 모드들을 초기화시키는 데 필요한 16 비트로 구성된다.
비트[0]에서 비트[4]까지의 5비트는 디바이스 어드레스(SDEVID4...0)를 나타내는 데, 이 디바이스 어드레스(SDEVID4...0)는 이 후에 설명될 비트[7]의 직렬로 데이터 리피트(repeat) 동작(SRP)되는 램버스 디램의 어드레스를 나타낸다.
비트[5]는 램버스 디램의 인터페이스 로직부분을 테스트할 때 저속으로 테스트하는 드라우지 모드(drowsy mode)임을 나타내고, 드라우지 패드(DrowsyPad)에 의하여 바로 셋팅된다. 그러므로, 종래의 드라우지 모드로의 진입을 위하여 소요되던 시간이 더 이상 필요치 않게 된다. 또한, 종래의 드라우지 모드로 셋팅을 위하여 사용되던 다수개의 핀들 예컨대, 클럭 신호(serial clock) 핀, 드라우지 모드로의 진입을 지시하는 명령(command) 핀 및 직렬 연결된 입출력 데이터(serial input output:SIO) 핀 등을 하나의 드라우지 패드(DrowsyPad)로 대체 시킴으로써, 테스트시 채널 수를 줄일 수 있게 된다.
비트[6]은 파워다운 탈출(PSX) 후 디바이스 어드레스와 관련된다.
비트[7]은 직렬로 데이터 리피트 동작(SRP)을 나타내는 비트로서, 램버스 디램이 여러개 장착되는 모듈상에서 체인처럼 연결되어 데이터가 직렬로 리피트(repeater) 동작되도록 지시한다.
비트[8]은 네프 셀프 리프레쉬(NSR)를 나타내는 비트로서 파워다운 모드와 고속 동작 모드 사이의 리프레쉬를 지시한다.
비트[9]는 파워 다운 모드시 셀프 리프레쉬(PSR)를 나타내는 비트이다.
비트[10]은 저전력 셀프 리프레쉬(LSR)를 나타내는 비트로서 리프레쉬 사이클을 길게 하여 테스트하여 전력을 절약하도록 지시한다.
비트[11]은 온도 센싱 인에이블 비트(TEN)로서 램버스 디램의 온도 예컨대, 100℃ 이상인가를 측정하도록 지시한다.
비트[12]는 비트[11]의 온도 센싱 인에이블 비트(TEN)가 "1"로 셋팅된 후 센싱된 온도 출력값을 나타내도록 지시한다.
비트[13]은 디세이블 비트(DIS)로서 램버스 디램의 동작을 디세이블시킨다.
비트[14]는 비트[4:0]으로 지정되는 디바이스 이외에 더 추가되는 디바이스에 대하여 어드레스를 부여하는 추가 디바이스 어드레스(SDEV5)를 나타낸다.
비트[15]은 "0"으로 셋팅된다.
도 3은 드라우지 패드(DrowsyPad)와 연결되는 지연동기루프회로 및 드라우지 앰프를 구비하여 독출 패스에 관련되는 드라우지 클럭을 발생시키는 블락도이다. 이를 참조하면, 지연동기루프회로(Delayed Locked Loop: 이하 "DLL"이라 칭함)는 고속의 제1 기준 클럭 신호들(CTM, CTMN)을 수신하여 제1 기준 클럭 신호(CTM)에 대하여 위상 동기되는 제1 내부 클럭 신호(tclkdrv)를 발생한다.
제1 기준 클럭 신호(CTM)는 램버스 모듈의 하나의 핀(PIN)으로 입력되어 램버스 디바이스(device) 전체에 분배되는 데, 램버스 모듈상의 콘트롤러(controller)에서 램버스 디램쪽으로 제공되는 클럭신호로서 램버스 디램의 독출동작에 연관되는 클럭 신호이다. 입력 핀으로부터 비교적 멀리 떨어진 부분에 도달하는 제1 기준 클럭 신호(CTM)는 입력 핀에 바로 인접한 부분의 제1 기준 클럭 신호(CTM)에 대하여 상당히 지연될 수 있다. 이러한 지연은 IC의 각부분 사이의 동기를 유지하는 것을 어렵게 한다. 이러한 문제점을 보상하기 위하여 지연동기루프회로(DLL)가 이용되며, 지연동기루프회로(DLL)는 전형적으로 제1 기준 클럭 신호(CTM)를 입력하는 입력 핀에 가까이 위치한다.
이 지연동기루프회로(DLL)는 제1 기준 클럭 신호(CTM)에 대하여 제1 내부 클럭 신호(tclkdrv)를 발생한다. 제1 내부 클럭 신호(tclkdrv)는 제1 기준 클럭 신호(CTM)와 대체적으로 유사하며 램버스 디램의 독출동작을 수행하는 회로들을 동기시키게 된다. 제1 기준 클럭 신호(CTM)는 제1 기준 클럭 신호(CTM)의 입력 핀 가까이에서 사용되는 반면에, 제1 내부 클럭 신호(tclkdrv)는 원래의 제1 기준 클럭 신호(CTM)에 정렬하여 위에서 언급한 IC의 더 멀리 떨어진 곳으로 전송된다. 제1 내부 클럭 신호(tclkdrv)는 제1 기준 클럭 신호(CTM)가 제1 기준 클럭 신호(CTM)의 입력 핀에 비교적 가까이 있는 집적 회로의 부분들로부터 먼 곳까지 도달하는데 요구되는 시간과 거의 동일한 양으로 위상이 앞서나간다. 따라서, 지연동기루프회로(DLL)는 제1 기준 클럭 신호(CTM)와 제1 내부 클럭 신호(tclkdrv)와의 위상을 일치시키는 데 지연동기루프회로(DLL) 내 지연보상회로에 의하여 결정되는 지연시간을 조정하여 위상을 일치시키게 된다.
제1 기준 클럭 신호(CTM)에 대하여 반대의 위상을 갖는 반전된 제1 기준 클럭 신호(CTMN)는 제1 기준 클럭 신호(CTM)에 실리는 불가피한 노이즈(noise)로 인하여 제1 기준 클럭 신호(CTM)의 동기 판별이 어려운 문제를 극복하기 위하여 제공된다. 제1 기준 클럭 신호(CTM)와 반전된 제1 기준 클럭 신호(CTMN)와의 크로스 포인트(cross point)가 제1 기준 클럭 신호(CTM)의 동기 기준이 된다.
그런데, 이 지연동기루프회로(DLL)는 제1 기준 클럭 신호(CTM)와 제1 내부 클럭 신호(tclkdrv)와의 위상 동기를 맞추는 데에 많은 전력을 소모한다. 그래서, 램버스 디램의 인터페이스 로직부분을 저속으로 테스트하는 드라우지 모드(drowsy mode)에서는 굳이 고속의 제1 내부 클럭 신호(tclkdrv)가 필요치 않기 때문에 지연동기루프회로(DLL)의 동작이 차단된다. 따라서, 드라우지 패드(DrowsyPad)를 직접 지연동기루프회로(DLL)에 연결시켜서 드라우지 모드(Drowsy mode)로의 진입시 지연동기루프회로(DLL)의 동작이 차단되어 내부 클럭 신호(tclkdrv)는 "하이레벨"로 리셋된다.
드라우지 앰프(DrowsyAmp)는 드라우지 모드시 제1 드라우지 모드 클럭(DrwsyT)을 발생한다. 드라우지 패드(DrowsyPad)와 직접 연결되는 드라우지 앰프(DrowsyAmp)는 드라우지 모드(Drowsy mode)로의 진입시 인에이블 되어 드라우지 모드 테스트시 사용되는 제1 드라우지 모드 클럭(DrwsyT)을 발생한다. 제1 드라우지 모드 클럭(DrowyT)은 제1 기준 클럭 신호(CTM)에 대하여 증폭된 값을 갖으며 램버스 디램의 독출동작에 연관되는 인터페이스 로직 부분을 테스트하는 클럭 신호이다.
제1 드라우지 모드 클럭(DrwsyT) 및 리셋된 내부 클럭 신호(tclkdrv)를 수신하는 2-입력 낸드 게이트(30)의 출력은 제1 드라우지 모드 클럭(DrwsyT)에 따라 발생되는 데, 드라우지 모드시 테스트되는 회로부분을 구동하는 내부 클럭 신호(tclk)가 발생된다.
도 4는 드라우지 패드(DrowsyPad)와 연결되는 지연동기루프회로 및 드라우지 앰프를 구비하여 독출 패스에 관련되는 드라우지 클럭을 발생시키는 블락도이다. 이를 참조하면, 도 3의 드라우지 패드(DrowsyPad)와 연결되는 지연동기루프회로 및 드라우지 앰프의 동작과 거의 유사하다. 다만, 지연동기루프회로(DLL)에서 도 3의 제1 기준 클럭 신호(CTM) 대신에 제2 기준 클럭 신호(CFM)가 사용하고, 이에 따라 제2 기준 클럭 신호(CFM)에 대하여 파생되는 클럭 신호들(mclk, rclk, sclk)을 발생시킨다는 점에서만 차이가 있다.
제2 기준 클럭 신호(CFM)는 램버스 모듈상의 콘트롤러(controller)에서 램버스 디램쪽으로 제공되는 클럭신호로서 램버스 디램의 기입동작에 연관되는 클럭 신호이다. 클럭 신호(mclk)는 램버스 디램 내의 메모리 블락 동작에 있어서 행방향으로의 동작 예컨대, 행 어드레스 입력, 워드라인 인에이블 등의 동작을 활성화시키는 클럭 신호이고, 클럭 신호(rclk)는 메모리 블락 동작에 있어서 열방향으로의 동작 예컨대, 열 어드레스 입력, 비트라인 센싱 인에이블 등의 동작을 활성화시키는 클럭 신호이며, 클럭 신호(sclk)는 램버스 디램의 데이터 패킷(data packet)에 관련되는 클럭 신호이다. 따라서, 본 명세서에서는 설명의 중복을 피하기 위하여 지연동기루프회로(DLL) 및 드라우지 앰프(DrowsyAmp)의 구체적인 동작 설명이 생략된다.
간단히, 지연동기루프회로(DLL)는 제2 기준 클럭 신호(CFM)에 위상 동기 되는 제2 내부 클럭 신호(rclkdrv)를 발생하는 데, 드라우지 패드(DrowsyPad)에 직접 연결되어 드라우지 모드로의 진입 시 지연동기루프회로(DLL)가 차단된다. 그리하여 제2 내부 클럭 신호(rclkdrv)는 리셋된다. 제2 내부 클럭 신호(rclkdrv)는 램버스 디램의 기입 동작에 연관되는 인터페이스 로직 부분을 테스트하는 클럭 신호이다. 드라우지 앰프(DrowsyAmp)는 제2 기준 클럭 신호(CFM)에 대하여 증폭된 값을 갖는 제2 드라우지 모드 클럭(DrwsyR)을 발생한다. 제2 드라우지 모드 클럭(DrwsyT) 및 리셋된 제2 내부 클럭 신호에 응답하여 클럭 신호들(mclk, rclk, sclk)을 발생한다.
이와같은 본 발명은 드라우지 패드(Drowsy Pad)에 의하여 설정되는 드라우지 모드로의 진입 시 기준 클럭 신호(CTM, CFM)와 내부 클럭 신호(tclkdrv, rclkdrv)와의 위상 동기를 맞추기 위하여 동작되는 지연동기루프회로(DLL)의 동작을 차단시키기 때문에 전력 소비를 줄인다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명의 드라우지 패드를 구비하는 램버스 디램에 의하면, 드라우지 패드에 의하여 드라우지 모드로 바로 진입하기 때문에 종래의 드라우지 모드로의 진입을 위하여 소요되던 시간이 더 이상 필요치 않게 되고, 테스트에 필요한 채널 수가 줄어들어 다 항목 테스트가 가능하게 된다. 또한, 램버스 디램 내 클럭 신호들의 위상 동기를 맞추기 위하여 동작되는 지연동기루프회로의 동작이 차단되기 때문에 소비전력이 줄어든다.

Claims (4)

  1. 디램 코아(core)로 구성되는 메모리 블락 및 외부 채널과의 프로토콜(protocol)을 제공하는 인터페이스 로직 부분을 가지는 램버스 디램에 있어서,
    외부에서 제공되는 소정의 드라우지 패드에 의하여 상기 인터페이스 로직 부분을 테스트할 때 저속(low speed)으로 테스트하도록 지시하는 드라우지 모드(drowsy mode)로 동작되는 것을 특징으로 하는 램버스 디램.
  2. 제1 항에 있어서, 상기 드라우지 패드는
    상기 램버스 디램의 동작 상태를 나타내는 레지스터들의 소정의 비트를 셋팅시키는 것을 특징으로 하는 램버스 디램.
  3. 제1 항에 있어서, 상기 드라우지 패드는
    상기 램버스 디램의 기준 클럭 신호에 대하여 상기 램버스 디램 내의 먼곳으로 전송되는 내부 클럭 신호의 위상을 동기시키는 지연동기루프의 동작을 차단시키는 것을 특징으로 하는 램버스 디램.
  4. 제1 항에 있어서, 상기 램버스 디램은
    상기 드라우지 모드시 상기 램버스 디램의 독출동작 및 기입동작에 연관되는 상기 인터페이스 로직 부분을 각각 테스트하는 내부 클럭 신호들을 발생하는 드라우지 앰프를 더 구비하는 것을 특징으로 하는 램버스 디램.
KR1019990017794A 1999-05-18 1999-05-18 테스트시 드라우지 모드로의 진입 시간을 줄이고 다 항목 테스트를 할 수 있는 램버스 디램 KR20000074090A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990017794A KR20000074090A (ko) 1999-05-18 1999-05-18 테스트시 드라우지 모드로의 진입 시간을 줄이고 다 항목 테스트를 할 수 있는 램버스 디램

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990017794A KR20000074090A (ko) 1999-05-18 1999-05-18 테스트시 드라우지 모드로의 진입 시간을 줄이고 다 항목 테스트를 할 수 있는 램버스 디램

Publications (1)

Publication Number Publication Date
KR20000074090A true KR20000074090A (ko) 2000-12-05

Family

ID=19586154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990017794A KR20000074090A (ko) 1999-05-18 1999-05-18 테스트시 드라우지 모드로의 진입 시간을 줄이고 다 항목 테스트를 할 수 있는 램버스 디램

Country Status (1)

Country Link
KR (1) KR20000074090A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809690B1 (ko) * 2006-07-14 2008-03-07 삼성전자주식회사 저속 테스트 동작이 가능한 반도체 메모리 장치 및 반도체메모리 장치의 테스트 방법
US7567109B2 (en) 2006-02-28 2009-07-28 Samsung Electronics Co., Ltd. Integrated circuit devices generating a plurality of drowsy clock signals having different phases

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7567109B2 (en) 2006-02-28 2009-07-28 Samsung Electronics Co., Ltd. Integrated circuit devices generating a plurality of drowsy clock signals having different phases
KR100809690B1 (ko) * 2006-07-14 2008-03-07 삼성전자주식회사 저속 테스트 동작이 가능한 반도체 메모리 장치 및 반도체메모리 장치의 테스트 방법

Similar Documents

Publication Publication Date Title
US9552853B2 (en) Methods for calibrating a read data path for a memory interface
US7689879B2 (en) System and method for on-board timing margin testing of memory modules
KR100335455B1 (ko) 멀티-포트 반도체 메모리 장치
JP4339534B2 (ja) メモリチップとロジックチップとを搭載し，メモリチップの試験を可能にした半導体装置
US7484141B2 (en) Semiconductor device capable of performing test at actual operating frequency
EP1040404B1 (en) Method and apparatus for coupling signals between two circuits operating in different clock domains
US20060239095A1 (en) Memory device communication using system memory bus
US20080068911A1 (en) System and method for providing swap path voltage and temperature compensation
JP2001006395A (ja) 半導体メモリ装置及びそのテストモード時の読出方法
US10614904B2 (en) Apparatuses and methods for high speed writing test mode for memories
US7212053B2 (en) Measure-initialized delay locked loop with live measurement
US7913131B2 (en) Scan chain cell with delay testing capability
KR20050064036A (ko) 클럭신호를 이용한 데이터 스트로브 회로
KR20000074090A (ko) 테스트시 드라우지 모드로의 진입 시간을 줄이고 다 항목 테스트를 할 수 있는 램버스 디램
US8176370B2 (en) Method and system for direct access memory testing of an integrated circuit
US6675329B1 (en) Internal memory in application specific integrated circuit device and method for testing internal memory
KR100373419B1 (ko) 어드레스가능 메모리 장치용 어드레스 랩 기능
KR20070066185A (ko) 데이터 라인을 공유하는 반도체 메모리 장치의 병렬 비트테스트 회로
KR100197570B1 (ko) 고성능 동기 반도체 메모리 장치의 클럭 패드 배치 구조
KR20030002503A (ko) 지연 동기 루프 테스트 모드를 갖는 반도체 메모리 장치
KR100224691B1 (ko) 반도체 메모리장치의 로우 프리차아지 지연회로
KR20020049386A (ko) 테스트시 기입 데이터의 마스킹 동작이 가능한 반도체메모리 장치 및 데이터 마스킹 방법
KR20030005492A (ko) 저속 테스트 동작 모드를 갖는 고속 반도체 메모리 장치
JPH02310885A (ja) 半導体メモリの組込み検査回路
TW202001921A (zh) 用於可測試性設計的資料讀取裝置及資料讀取方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination