KR20000072964A - 버팅 콘택 형성 방법 - Google Patents

버팅 콘택 형성 방법 Download PDF

Info

Publication number
KR20000072964A
KR20000072964A KR1019990015936A KR19990015936A KR20000072964A KR 20000072964 A KR20000072964 A KR 20000072964A KR 1019990015936 A KR1019990015936 A KR 1019990015936A KR 19990015936 A KR19990015936 A KR 19990015936A KR 20000072964 A KR20000072964 A KR 20000072964A
Authority
KR
South Korea
Prior art keywords
conductive film
butting contact
etching
lower conductive
insulating film
Prior art date
Application number
KR1019990015936A
Other languages
English (en)
Inventor
박재현
김남중
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990015936A priority Critical patent/KR20000072964A/ko
Publication of KR20000072964A publication Critical patent/KR20000072964A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H16/00—Unwinding, paying-out webs
    • B65H16/02—Supporting web roll
    • B65H16/06—Supporting web roll both-ends type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H18/00—Winding webs
    • B65H18/02—Supporting web roll
    • B65H18/028—Both ends type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H2301/00—Handling processes for sheets or webs
    • B65H2301/40—Type of handling process
    • B65H2301/41—Winding, unwinding
    • B65H2301/413—Supporting web roll
    • B65H2301/4134—Both ends type arrangement
    • B65H2301/41346—Both ends type arrangement separate elements engaging each end of the roll (e.g. chuck)
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H2402/00—Constructional details of the handling apparatus
    • B65H2402/50—Machine elements
    • B65H2402/51—Joints, e.g. riveted or magnetic joints

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 버팅 콘택 형성 방법에 관한 것으로서, 반도체 기판 상에 하부 도전막 및 절연막이 차례로 형성된다. 그리고 상기 절연막은 상기 하부 도전막 상부와 오버랩되는 중간 도전막을 포함한다. CO 및 O2를 포함하는 식각 가스들을 사용하여 상기 절연막이 식각되어 버팅 콘택홀이 형성된다.

Description

버팅 콘택 형성 방법{METHOD FOR FORMING BUTTING CONTACT}
본 발명은 반도체 장치에 관한 것으로서, 더 구체적으로는 버팅 콘택 구조를 갖는 반도체 장치의 콘택 홀 형성 방법에 관한 것이다.
반도체 장치의 콘택 형성 방법은 도 1의 'A'와 같이 하부 도전막과 상부 도전막을 연결하는 방법 및 도 1의 'B'와 같이, 상부 도전막과 하부 도전막 및 중간 도전막을 동시에 연결하는 즉, 버팅 콘택 형성 방법이 있다.
도 1의 B를 참조하면, 버팅 콘택 형성 방법은 하부 도전막 (12)(게이트 전극의 폴리실리콘)상에 절연막 (14)이 증착된 후, 상기 절연막 (14) 내에 중간 도전막(16)이 형성된다.
상기 하부 도전막의 일부가 노출되도록 절연막 (14)이 식각되어 버팅 콘택홀 (butting contact hole) (B)이 형성된다.
이때, 상기 버팅 콘택홀 (B)내에 상기 중간 도전막 (16)의 상부 표면의 일부 및 측면이 노출된다. 다음, 상기 버팅 콘택홀 (B)이 완전히 채워지도록 절연막상에 상부 도전막이 형성된다. 상기 상부 도전막(미도시됨)은 상기 하부 도전막 (12)및 중간 도전막 (16)과 동시에 연결된다.
상기 절연막이 35mT/1700W/18C4F8/10O2/500Ar의 조건에서 식각되므로서 'A'의 콘택홀과 'B'의 버팅 콘택홀이 형성된다.
그러나, 상술한 바와 같은 식각 조건은 'A'의 콘택홀이 형성되는 동작 버팅 콘택홀 형성시 상기 중간 도전막이 과도하게 식각되는 문제점이 발생된다. 상기 조건에서 02는 식각 정지와 도전막 선택비에 큰 영향을 미친다. 상기 중간 도전막 (16)의 과도한 식각을 막기 위해 상기 10O2를 7O2로 줄이게 되면 버팅 콘택이 형성된다. 그러나 웨이퍼의 센터와 에지의 식각율 차이로 웨이퍼 센터의 도 2와 도 3에서는 20c와 30bc처럼 이상적인 콘택홀이 형성되지만 웨이퍼 에지 부위의 도 4와 도 5에서는 20e와 30be처럼 식각 정지 (etch stop) 현상이 발생된다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 반도체 장치의 버팅 콘택 형성시 중간 도전막의 과도한 식각을 방지할 수 있고, 웨이퍼의 에지부위의 식각 정지를 막을 수 있는 버팅 콘택 형성 방법을 제공함에 그 목적이 있다.
도 1은 일반적인 상호 연결 콘택 및 이상적인 버팅 콘택을 보여주는 단면도;
도 2는 웨이퍼 센터 부위의 콘택을 보여주는 단면도;
도 3은 웨이퍼 센터 부위의 버팅 콘택을 보여주는 단면도;
도 4는 종래의 콘택 형성시 웨이퍼 에지 부위에 발생되는 문제점을 보여주는 단면도;
도 5는 종래의 콘택 형성시 웨이퍼 에지 부위에 발생되는 문제점을 보여주는 단면도;
도 6는 본 발명에 따른 웨이퍼 센터 부위의 콘택을 보여주는 단면도;
도 7은 본 발명에 따른 웨이퍼 센터 부위의 버팅 콘택을 보여주는 단면도;
도 8은 본 발명에 따른 웨이퍼 에지 부위의 콘택을 보여주는 단면도 및;
도 9는 본 발명에 따른 웨이퍼 에지 부위의 버팅 콘택을 보여주는 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 반도체 기판 12 : 하부 도전막
14 : 절연막 16 : 중간 도전막
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 반도체 장치의 버팅 콘택 형성 방법은 반도체 기판상에 하부 도전막을 형성한다. 상기 하부 도전막 상에 절연막을 형성하되, 상기 절연막은 상기 하부 도전막 상부와 오버랩되는 중간 도전막을 포함한다. CO 및 O2를 포함하는 식각 가스들을 사용하여 상기 절연막을 식각하므로서 버팅 콘택홀을 형성한다.
(작용)
본 발명에 따르면, 버팅 콘택 홀 형성시 O2 및 CO를 포함하는 식각가스를 사용하여 중간 도전막의 과식각을 막는다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면 도 1 및 도 6내지 도 9를 참조하여 상세히 설명한다.
본 발명의 실시예에 따른 신규한 반도체 장치의 버팅 콘택 형성 방법은 버팅 콘택 홀 형성시 O2 및 CO를 포함하는 식각가스를 사용하므로 중간 도전막의 과식각을 막을 수 있다.
도 1의 B를 참조하면, 버팅 콘택 형성 방법은 반도체 기판 (10)의 하부 도전막 (12)(게이트 전극의 폴리실리콘)상에 절연막 (14)이 증착된다. 상기 절연막 (14) 내에는 중간 도전막 (16)이 형성된다.
상기 중간 도전막 (16)을 포함하여 상기 절연막 (14)상에 다른 절연막(미도시됨)이 증착된후, 이 분야에서 잘 알려진 포토리소그라피 (photolithography)공정을 통해 상기 하부 도전막 (12)의 일부가 노출되도록 절연막 (14)이 식각되어 버팅 콘택홀 (butting contact hole) (B)이 형성된다.
이때, 상기 버팅 콘택홀 (B)내에 상기 중간 도전막 (16)의 상부 표면의 일부 및 측면이 노출된다. 다음, 상기 버팅 콘택홀 (B)이 완전히 채워지도록 절연막 (14)상에 상부 도전막 (미도시됨)이 형성된다. 상기 상부 도전막은 상기 하부 도전막 (12)및 중간 도전막 (16)과 동시에 연결된다.
상기 절연막 (14)이 35mT/1700W/18C4F8/7O2/60CO/500Ar의 조건에서 식각되므로서 일반적인 콘택홀 (A)과 버팅 콘택홀 (B)이 동시에 형성된다.
상기 식각 가스중 O2는 폴리머를 제거하는 성질이 있고, 상기 CO는 폴리머를 형성하는 성질이 있어 웨이퍼의 센터와 에지의 식각율 차이가 줄어들게 된다.
도 6 및 도 7은 본 발명에 따른 웨이퍼 센터 부위의 일반 콘택 (20c)과 버팅 콘택 (30bc)을 보여주는 단면도이다.
도 6 및 도 7을 참조하면, 절연막이 DRM oxide etcher (dipole ring magnet oxide etcher)에 의해 식각된다. 상기 절연막 (14) 식각을 위해 사용되는 식각가스중 O2는 종래의 10sccm보다 적은 7sccm이 사용된다. 이는 02가 도전막인 폴리실리콘에 대해 식각율이 높으므로 버팅 콘택 (30bc)형성시 중간 도전막이 상기 02에 의해 과식각되는 것을 최소화하기 위함이다.
도 8 및 도 9는 본 발명에 따른 웨이퍼 에지 부위의 일반 콘택 (20e)과 버팅 콘택 (30be)을 보여주는 단면도이다.
상기와 같이 식각 가스중 산소의 양을 줄이게 되면 웨이퍼의 센터와 에지간의 식각율 차이로 인해 웨이퍼의 에지 부분에서 식각 중지 현상이 발생하게 된다. 그러나 본 발명에서는 C4F8, O2, Ar을 포함하는 식각 가스에 CO를 첨가하므로서 웨이퍼의 센터와 에지 부분에서 식각율 차이가 최소화된다. 상기 CO는 60sccm 내지 100sccm을 사용하는 것이 바람직하다. 상기 웨이퍼의 센터와 에지간의 식각율 차의 감소는 O2가 도전막에 대해 식각이 빠르고 CO는 폴리머를 형성하는 상보적인 특성이 있기 때문에 가능한 것이다.
이상과 같은 본 발명에 의하면, 버팅 콘택 홀 형성시 O2 및 CO를 포함하는 식각가스를 사용하므로 중간 도전막의 과식각을 막을 수 있다.
본 발명에 따르면, 웨이퍼의 센터와 에지간의 식각율 차이를 최소화하므로 식각 정지 현상을 방지할 수 있는 효과가 있다.

Claims (3)

  1. 상부 도전막이 하부 도전막 및 중간 도전막과 동시에 연결되도록 하는 반도체 장치의 버팅 콘택 형성 방법에 있어서,
    반도체 기판상에 하부 도전막을 형성하는 단계와;
    상기 하부 도전막 상에 절연막을 형성하되, 상기 절연막은 상기 하부 도전막 상부와 오버랩되는 중간 도전막을 포함하며,
    CO 및 O2를 포함하는 식각 가스들을 사용하여 상기 절연막을 식각한 결과 버팅 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 버팅 콘택 형성 방법.
  2. 제 1 항에 있어서,
    상기 절연막 식각 공정은 O2의 유량이 7sccm, CO의 유량이 60sccm 내지 100sccm인 식각 가스를 사용하는 것을 특징으로 하는 버팅 콘택 형성 방법.
  3. 제 1 항에 있어서,
    상기 절연막을 식각하는 공정은 DRM OXIDE ETCHER 설비로 수행되는 것을 특징으로 하는 버팅 콘택 형성 방법.
KR1019990015936A 1999-05-03 1999-05-03 버팅 콘택 형성 방법 KR20000072964A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990015936A KR20000072964A (ko) 1999-05-03 1999-05-03 버팅 콘택 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990015936A KR20000072964A (ko) 1999-05-03 1999-05-03 버팅 콘택 형성 방법

Publications (1)

Publication Number Publication Date
KR20000072964A true KR20000072964A (ko) 2000-12-05

Family

ID=19583642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990015936A KR20000072964A (ko) 1999-05-03 1999-05-03 버팅 콘택 형성 방법

Country Status (1)

Country Link
KR (1) KR20000072964A (ko)

Similar Documents

Publication Publication Date Title
KR100255663B1 (ko) 알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법
KR20050071156A (ko) 반도체 소자의 게이트 스페이서형성방법
US7341955B2 (en) Method for fabricating semiconductor device
KR100464391B1 (ko) 실리콘옥시나이트라이드막에대한건식식각공정을포함하는반도체소자의콘택홀형성방법
US6794294B1 (en) Etch process that resists notching at electrode bottom
KR20010045401A (ko) 반도체 소자의 게이트 형성방법
KR20000072964A (ko) 버팅 콘택 형성 방법
US6716760B2 (en) Method for forming a gate of a high integration semiconductor device including forming an etching prevention or etch stop layer and anti-reflection layer
KR100505407B1 (ko) 반도체 소자의 하드 마스크막 식각방법
KR100313542B1 (ko) 반도체 장치의 게이트 형성방법
JPH07201830A (ja) 半導体装置の製造方法
JP2001332510A (ja) 半導体装置およびその製造方法
KR20010058959A (ko) 반도체 소자의 제조 방법
KR100312655B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100353527B1 (ko) 반도체 소자의 게이트 전극 및 그 형성방법
KR100398574B1 (ko) 반도체 소자의 게이트 스페이서 형성방법
KR20010019642A (ko) 폴리실리콘 게이트의 식각 방법
KR20000045433A (ko) 반도체소자의 게이트전극 형성방법
KR100403327B1 (ko) 반도체 소자의 제조 방법
KR100950890B1 (ko) 반도체소자의 살리사이드 형성방법
KR20060011021A (ko) 반도체 소자의 제조 방법
KR20040057641A (ko) 반도체소자의 살리사이드 형성방법
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
KR20040051229A (ko) 텅스텐실리사이드 게이트전극을 구비하는 반도체 소자의제조 방법
JP2000223476A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid